JPH05336657A - Power supply controller - Google Patents
Power supply controllerInfo
- Publication number
- JPH05336657A JPH05336657A JP4135034A JP13503492A JPH05336657A JP H05336657 A JPH05336657 A JP H05336657A JP 4135034 A JP4135034 A JP 4135034A JP 13503492 A JP13503492 A JP 13503492A JP H05336657 A JPH05336657 A JP H05336657A
- Authority
- JP
- Japan
- Prior art keywords
- power
- sequence
- volatile memory
- counter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体試験装置などに
利用される電源投入及び電源断のシーケンスを生成する
ようにした電源制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control device for generating a power-on / power-off sequence used in a semiconductor tester or the like.
【0002】[0002]
【従来の技術】従来、半導体試験装置などの試験装置に
おいて、装置を構成する各機器の電源を投入する場合、
同時に投入するのではなく装置の条件により各機器の電
源を順番に投入する必要がある。この種電源投入シーケ
ンスを制御するようにした電源制御装置は、電源投入シ
ーケンスの生成にコンデンサ・抵抗器の時定数を用いて
いるか、又はコンピュータで制御することにより、シー
ケンスを生成するように構成されている。2. Description of the Related Art Conventionally, in a test apparatus such as a semiconductor test apparatus, when powering on each device constituting the apparatus,
It is necessary to turn on the power of each device in order, depending on the conditions of the device, instead of turning on at the same time. A power supply control device that controls such a power-on sequence uses a time constant of a capacitor / resistor for generation of the power-on sequence, or is configured to generate a sequence by being controlled by a computer. ing.
【0003】[0003]
【発明が解決しようとする課題】しかしながら上記従来
の電源制御装置では、コンデンサ・抵抗器の時定数を利
用する場合、設定できるシーケンスの精度・分解能は低
く、時定数であり変更する場合は数種のコンデンサ、抵
抗器を付け替えなければならない。However, in the above-mentioned conventional power supply control device, when the time constant of the capacitor / resistor is used, the accuracy and resolution of the sequence that can be set are low, and there are several types of time constants that can be changed. You have to replace the capacitors and resistors.
【0004】またコンピュータ制御ではシーケンスの精
度・分解能は高いが、プログラムが暴走した場合、電源
投入不可になることもあり、また高電圧を発生する機器
がある場合などではシーケンスに異常をきたすことによ
って危険な状態になるという問題があった。In computer control, the accuracy and resolution of the sequence are high, but if the program runs away, the power may not be turned on. If there is a device that generates a high voltage, the sequence may become abnormal. There was the problem of being in a dangerous state.
【0005】本発明は、このような従来の問題を解決す
るものであり、シーケンスの時間設定を高精度・高分解
能で設定することができ、かつシステムの変更に伴う電
源投入シーケンスおよび電源断のシーケンスを変更する
必要がある場合、変更が容易で動作の確実な優れた電源
制御装置を提供することを目的とする。The present invention solves the above-mentioned conventional problems and enables the time setting of the sequence to be set with high accuracy and high resolution, and the power-on sequence and the power-off associated with the system change. It is an object of the present invention to provide an excellent power supply control device which can be easily changed and operates reliably when the sequence needs to be changed.
【0006】[0006]
【課題を解決するための手段】本発明は上記目的を達成
するために、装置の主電源が投入されるのと同時に発振
を開始する発振器と、前記発振器によって発振された信
号によってカウントをするカウンタと、前記カウンタに
よって発生された信号をアドレスとし、電源投入及び電
源断のシーケンス信号を発生するようにプログラムされ
た不揮発性メモリーと、前記不揮発性メモリーが発生し
たシーケンス信号によって電源を接続/切断する各機器
に対応する複数のリレーと、前記不揮発性メモリーが発
生したシーケンス信号をドライブするリレードライバを
備え、前記各機器の電源投入及び電源断のシーケンスを
生成するようにしたものである。In order to achieve the above object, the present invention provides an oscillator which starts oscillating at the same time when the main power source of the device is turned on, and a counter which counts by a signal oscillated by the oscillator. And a non-volatile memory programmed to generate a sequence signal of power-on and power-off, using the signal generated by the counter as an address, and connecting / disconnecting the power source by the sequence signal generated by the non-volatile memory. A plurality of relays corresponding to each device and a relay driver for driving a sequence signal generated by the non-volatile memory are provided, and a sequence of power-on and power-off of each device is generated.
【0007】[0007]
【作用】本発明によれば、安定な発振器と不揮発性メモ
リーのプログラムにより、高精度・高分解能な電源投入
及び電源断のシーケンスを生成することができ、また不
揮発性メモリーを交換するだけで、システムの変更に伴
う電源投入及び電源断のシーケンスを容易に変更するこ
とができるという効果を有する。According to the present invention, it is possible to generate a sequence of power-on and power-off with high precision and high resolution by a stable oscillator and a program of the non-volatile memory, and by simply replacing the non-volatile memory, This has an effect that the sequence of power-on and power-off accompanying a system change can be easily changed.
【0008】[0008]
【実施例】図1は本発明の一実施例の構成を示すブロッ
ク図であり、図1において、1は電源スイッチであり、
AC電源を接続/切断する。2は直流電源装置であり、
発振器3,カウンタ4,不揮発性メモリー5,リレード
ライバ6,アンド回路15に夫々直流電源を供給する。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In FIG. 1, 1 is a power switch,
Connect / disconnect AC power. 2 is a DC power supply device,
DC power is supplied to each of the oscillator 3, the counter 4, the non-volatile memory 5, the relay driver 6, and the AND circuit 15.
【0009】発振器3は、シーケンスタイミングの基と
なるクロックS6を生成する。カウンタ4は、発振器3
で発振したクロックS6を分周し出力信号S7〜S11を
生成する。不揮発性メモリー5は、カウンタ4で発生し
た信号S7〜S11をメモリアドレスとし、電源投入・電
源断時のシーケンスタイミングを書き込んでおく。また
電源投入シーケンスが終了したことを示す電源投入シー
ケンス終了信号S16を発生する。リレードライバ6は不
揮発性メモリー5からのシーケンス信号でリレー7,
8,9,10を制御線S12ないしS15を介して接続/切断
する。The oscillator 3 generates a clock S6 which is the basis of sequence timing. The counter 4 is the oscillator 3
The clock S6 oscillated in step S4 is divided to generate output signals S7 to S11. The nonvolatile memory 5 uses the signals S7 to S11 generated by the counter 4 as memory addresses and writes sequence timings at power-on / power-off. Further, a power-on sequence end signal S16 indicating that the power-on sequence is completed is generated. The relay driver 6 uses the sequence signal from the non-volatile memory 5 to relay 7,
8, 9 and 10 are connected / disconnected via control lines S12 to S15.
【0010】前記リレー7,8,9,10は分配されたA
C電源S1を接続/切断する。11,12,13,14は前記分
配されたAC電源S2,S3,S4,S5で動作する機
器であり、各機器11,12,13,14はリレー7,8,9,
10と夫々接続される。15はアンド回路で、アラーム信号
S17と電源断要求信号S18がディセーブルで、かつ電源
投入シーケンス終了信号S16がイネーブルのときにカウ
ンタ終了要求信号S19を発生する。The relays 7, 8, 9 and 10 are distributed to the A
C Connect / disconnect the power source S1. 11, 12, 13, and 14 are devices that operate with the distributed AC power sources S2, S3, S4, and S5, and the devices 11, 12, 13, and 14 are relays 7, 8, 9, and
Connected with 10, respectively. An AND circuit 15 generates a counter end request signal S19 when the alarm signal S17 and the power-off request signal S18 are disabled and the power-on sequence end signal S16 is enabled.
【0011】16は電源異常検出器で、装置内の各電源の
電圧を監視し、電源異常時にアラーム信号S17を発生す
る。17は電源断要求器で、装置の電源を切断したとき
に、電源断要求信号S18を発生する。A power supply abnormality detector 16 monitors the voltage of each power supply in the apparatus and generates an alarm signal S17 when the power supply is abnormal. Reference numeral 17 is a power-off request device, which generates a power-off request signal S18 when the apparatus is powered off.
【0012】次に上記の実施例の動作について説明す
る。まず電源投入シーケンスでは、電源スイッチ1をA
C電源に接続すると、直流電源装置2で直流電圧を発生
し、発振器3,カウンタ4,不揮発性メモリー5,リレ
ードライバ6,アンド回路15に夫々直流電源を供給す
る。Next, the operation of the above embodiment will be described. First, in the power-on sequence, set the power switch 1 to A
When connected to the C power source, a DC voltage is generated by the DC power supply device 2, and the DC power is supplied to the oscillator 3, the counter 4, the nonvolatile memory 5, the relay driver 6, and the AND circuit 15, respectively.
【0013】電源投入後、発振器3が発振を始めクロッ
クS6を出力し、これによりカウンタ4がカウントを開
始し、不揮発性メモリー5にアドレスを与える。カウン
タ4のカウントアップに伴い不揮発性メモリー5にあら
かじめプログラムされたシーケンスにより、リレードラ
イバ6がリレー7,8,9,10を制御するリレー制御線
S12,S13,S14,S15をドライブすることによりリレ
ーに接続された機器11,12,13,14にAC電源S2,S
3,S4,S5を夫々接続/切断する。After the power is turned on, the oscillator 3 starts oscillating and outputs the clock S6, whereby the counter 4 starts counting and gives an address to the non-volatile memory 5. The relay driver 6 drives the relay control lines S12, S13, S14, S15 for controlling the relays 7, 8, 9, 10 according to a sequence programmed in advance in the non-volatile memory 5 as the counter 4 counts up. AC power sources S2, S for the devices 11, 12, 13, 14 connected to
3, S4 and S5 are respectively connected / disconnected.
【0014】あらかじめ不揮発性メモリー5にプログラ
ムされたカウント数になると、不揮発性メモリー5から
電源投入シーケンス終了信号S16が発生され、アンド回
路15がカウンタ終了要求信号S19を発生し、カウンタ4
がカウントを停止して電源投入シーケンスを終了する。When the count number programmed in the non-volatile memory 5 in advance is reached, the non-volatile memory 5 generates a power-on sequence end signal S16, the AND circuit 15 generates a counter end request signal S19, and the counter 4
Stops counting and ends the power-on sequence.
【0015】ここで電源投入シーケンスのタイミングに
ついて、図2のタイミング図によって説明する。図2に
おいて、クロックS6は、図1の発振器3が発生した信
号であり、メモリアドレス1(S7),メモリアドレス2(S
8),メモリアドレス3(S9),メモリアドレス4(S10),
メモリアドレス5(S11)は、図1のカウンタ4が発生し
た信号である。この信号をアドレスとし、あらかじめプ
ログラムされたシーケンスによる不揮発性メモリー5の
出力信号がリレー制御線1(S12),2(S13),3(S14),
4(S15)である。Here, the timing of the power-on sequence will be described with reference to the timing chart of FIG. In FIG. 2, a clock S6 is a signal generated by the oscillator 3 of FIG. 1, and is a memory address 1 (S7) and a memory address 2 (S7).
8), memory address 3 (S9), memory address 4 (S10),
The memory address 5 (S11) is a signal generated by the counter 4 of FIG. Using this signal as an address, the output signals of the non-volatile memory 5 according to a preprogrammed sequence are relay control lines 1 (S12), 2 (S13), 3 (S14),
4 (S15).
【0016】リレー制御線1(S12)が、0から1に立ち
上がったとき、図1のリレー7が接続し、分離AC電源
1(S2)にAC電源が出力され、機器11にAC電源が供給
される。以下、リレー制御線の立ち上がりのタイミング
で各リレーが接続し各機器12,13,14にAC電源2(S
3),3(S4),4(S5)が供給される。When the relay control line 1 (S12) rises from 0 to 1, the relay 7 of FIG. 1 is connected, the AC power is output to the separated AC power supply 1 (S2), and the AC power is supplied to the device 11. To be done. Below, each relay is connected at the rising timing of the relay control line, and the AC power supply 2 (S
3), 3 (S4), 4 (S5) are supplied.
【0017】図2における、リレー制御線1(S12),2
(S13),3(S14),4(S15)の発生シーケンスを、不揮発
性メモリー5にプログラムしておく。これにより任意の
タイミングで電源投入シーケンスを作成することができ
る。Relay control lines 1 (S12), 2 in FIG.
The generation sequence of (S13), 3 (S14), 4 (S15) is programmed in the non-volatile memory 5. This makes it possible to create a power-on sequence at an arbitrary timing.
【0018】つぎに電源断シーケンスでは、電源異常を
検出したアラーム信号S17または電源断要求信号S18が
発生されると、カウンタ終了要求信号S19を解除し、カ
ウンタ4が再起動し電源断シーケンスを開始する。Next, in the power-off sequence, when the alarm signal S17 or the power-off request signal S18 that detects an abnormal power supply is generated, the counter end request signal S19 is released and the counter 4 is restarted to start the power-off sequence. To do.
【0019】カウンタ4がカウントを再開し不揮発性メ
モリー5にアドレスを与える。カウンタ4のカウントア
ップに伴い不揮発性メモリー5にあらかじめプログラム
されたシーケンスにより、リレードライバ6が、リレー
7,8,9,10を切断するためのリレー制御線1(S1
2),2(S13),3(S14),4(S15)をドライブし、リレー
に接続された機器11,12,13,14のAC電源を切断す
る。The counter 4 restarts counting and gives an address to the non-volatile memory 5. As the counter 4 counts up, the relay driver 6 disconnects the relays 7, 8, 9, 10 according to a sequence preprogrammed in the non-volatile memory 5 (S1).
2), 2 (S13), 3 (S14), 4 (S15) are driven to disconnect the AC power of the devices 11, 12, 13, 14 connected to the relay.
【0020】本実施例ではリレーの数を4個、カウンタ
出力を5ビットとしたが、不揮発性メモリーの容量に応
じて任意に設定することができる。In the present embodiment, the number of relays is four and the counter output is five bits, but it can be set arbitrarily according to the capacity of the nonvolatile memory.
【0021】[0021]
【発明の効果】以上説明したように本発明の電源制御装
置は、電源の投入及び電源断シーケンスを不揮発性メモ
リー内のプログラムにより生成することができ、発振器
の発振周波数、カウンタのビット数によって、任意でか
つ高精度・高分解能なシーケンスを作成することができ
るという効果を有する。As described above, the power supply control device of the present invention can generate a power-on and power-off sequence by a program in the non-volatile memory. This has the effect of being able to create an arbitrary sequence with high precision and high resolution.
【0022】さらに本発明によれば、不揮発性メモリー
を交換することによりシーケンスの異なるシステムにも
柔軟に対応することができるという効果を有する。Further, according to the present invention, by exchanging the non-volatile memory, it is possible to flexibly cope with a system having a different sequence.
【図1】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an exemplary embodiment of the present invention.
【図2】図1の電源投入シーケンスのタイミング図であ
る。FIG. 2 is a timing diagram of the power-on sequence of FIG.
1…電源スイッチ、 2…直流電源装置、 3…発振
器、 4…カウンタ、 5…不揮発性メモリー、 6…
リレードライバ、 7,8,9,10…リレー、 11,1
2,13,14…機器、 15…アンド回路、 16…電源異常
検出器、 17…電源断要求器。1 ... Power switch, 2 ... DC power supply device, 3 ... Oscillator, 4 ... Counter, 5 ... Non-volatile memory, 6 ...
Relay driver, 7, 8, 9, 10 ... Relay, 11, 1
2, 13, 14 ... Equipment, 15 ... AND circuit, 16 ... Power failure detector, 17 ... Power shutdown requester.
Claims (1)
振を開始する発振器と、前記発振器によって発振された
信号によってカウントをするカウンタと、前記カウンタ
によって発生された信号をアドレスとし、電源投入及び
電源断のシーケンス信号を発生するようにプログラムさ
れた不揮発性メモリーと、前記不揮発性メモリーが発生
したシーケンス信号によって電源を接続/切断する各機
器に対応する複数のリレーと、前記不揮発性メモリーが
発生したシーケンス信号をドライブするリレードライバ
を備え、前記各機器の電源投入及び電源断のシーケンス
を生成するようにしたことを特徴とする電源制御装置。1. An oscillator that starts oscillating at the same time when the main power of the device is turned on, a counter that counts by a signal oscillated by the oscillator, and a signal that is generated by the counter as an address. And a non-volatile memory programmed to generate a power-off sequence signal, a plurality of relays corresponding to each device for connecting / disconnecting power according to the sequence signal generated by the non-volatile memory, and the non-volatile memory. A power supply control device comprising a relay driver for driving the generated sequence signal so as to generate a sequence of power-on and power-off of each device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4135034A JPH05336657A (en) | 1992-05-27 | 1992-05-27 | Power supply controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4135034A JPH05336657A (en) | 1992-05-27 | 1992-05-27 | Power supply controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05336657A true JPH05336657A (en) | 1993-12-17 |
Family
ID=15142401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4135034A Pending JPH05336657A (en) | 1992-05-27 | 1992-05-27 | Power supply controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05336657A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007306646A (en) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | Starting circuit, method and low-voltage malfunction preventive circuit using the same, power supply circuit, and electronic equipment |
-
1992
- 1992-05-27 JP JP4135034A patent/JPH05336657A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007306646A (en) * | 2006-05-09 | 2007-11-22 | Rohm Co Ltd | Starting circuit, method and low-voltage malfunction preventive circuit using the same, power supply circuit, and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997045959A1 (en) | Microcontroller having a minimal number of external components | |
EP0402144B1 (en) | Interunit communication system and resetting method | |
JP3057340B2 (en) | Electronic clock | |
CN118017805A (en) | Power supply system, vehicle, method, apparatus, and storage medium | |
JPH05336657A (en) | Power supply controller | |
US5032971A (en) | Power sypply system for converting an A.C. power supply voltage into D.C. power supply voltage | |
KR100296219B1 (en) | Microcontroller with Minimum Number of External Components | |
TWI437392B (en) | Programmable controller system | |
US11847004B2 (en) | Electronic device system including a plurality of electronic devices and a control device connected to the plurality of electronic devices addressing variations due to clock variations in each electronic device | |
JPH07120508A (en) | Battery alarm detection circuit | |
TW394865B (en) | Means for reactivating a system operating in ""sleep"" mode | |
JPH04361301A (en) | Count signal processing circuit | |
JP3202538B2 (en) | Measurement system using electromagnetic flow meter | |
JP2002287807A (en) | System and method for detecting operation abnormality of control device | |
KR100312043B1 (en) | auto reset methode and apparatus of ECR | |
KR910001885Y1 (en) | Protective circuit of memory in the source of electric power | |
JPS5952324A (en) | Detecting circuit for service interruption and its recovery | |
SU1164714A1 (en) | Device for monitoring power supply to computer | |
JPS6124794B2 (en) | ||
JPH0447636Y2 (en) | ||
JPH07333368A (en) | Clock system | |
JPH01120652A (en) | Setting system for monitor time of input/output device | |
JPH01122328A (en) | Cooling device | |
JPH077348B2 (en) | Microcomputer runaway detection and start-up device | |
JP2002189521A (en) | Power source unit |