JPH05336112A - Noise detector for isdn line - Google Patents

Noise detector for isdn line

Info

Publication number
JPH05336112A
JPH05336112A JP4139251A JP13925192A JPH05336112A JP H05336112 A JPH05336112 A JP H05336112A JP 4139251 A JP4139251 A JP 4139251A JP 13925192 A JP13925192 A JP 13925192A JP H05336112 A JPH05336112 A JP H05336112A
Authority
JP
Japan
Prior art keywords
noise
signal
detection
pulse
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4139251A
Other languages
Japanese (ja)
Other versions
JP2980300B2 (en
Inventor
Mitsuo Sato
光夫 佐藤
Shotaro Yamashita
正太郎 山下
Teruo Kuwabara
照雄 桑原
Akio Ochiai
昭夫 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Anritsu Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp, Nippon Telegraph and Telephone Corp filed Critical Anritsu Corp
Priority to JP4139251A priority Critical patent/JP2980300B2/en
Publication of JPH05336112A publication Critical patent/JPH05336112A/en
Application granted granted Critical
Publication of JP2980300B2 publication Critical patent/JP2980300B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Noise Elimination (AREA)

Abstract

PURPOSE:To simply detect the occurrence of noise on a signal line for each kind of noise and to improve a noise evaluation job and a noise production prevention job by providing plural noise detection circuits detecting individually various kinds of noise caused on the signal line. CONSTITUTION:A noise detector 10 integrated in a diagnosis equipment 8 is connected to a signal line R3a and a T line 3b. The noise detector 10 is made up of a common mode noise detection section 11 detecting a common mode noise inputted externally from a power supply or an antenna or the like caused on a signal line 3, a normal mode noise detection section 12 detecting a normal mode noise caused between signal lines 3, a display section 13 displaying the result of detection of each of the noise detection sections 11,12 and a clock circuit 18 counting a current time. Then the result of detection of each of the detection sections 11,12 is displayed on the display section 13 and sent to a main control section 14 comprising a computer controlling the entire diagnostic device 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はISDNに係わり、特
に、ISDNの各信号回線上に生じる雑音をその雑音種
類も含めて適格に検出するISDN回線の雑音検出装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to ISDN, and more particularly to an ISDN line noise detecting apparatus for properly detecting noise generated on each signal line of ISDN, including the type of noise.

【0002】[0002]

【従来の技術】多数かつ多重のデジタルデータを高速で
かつ能率よく伝送する通信システムとしてISDN(サ
ービス総合デジタル網)が採用されている。このISD
Nにおいては、電話会社の局内に設置されたISDN交
換機がデータ回線を介して例えば企業内に配設されたD
SU(回線終端装置)に接続され、このDSU(回線終
端装置)に例えば電話機,テレックス,パーソナルコン
ピュータ,ファクシミリ等の多数の端末が接続される。
2. Description of the Related Art ISDN (Integrated Services Digital Network) is adopted as a communication system for transmitting a large number and multiple digital data at high speed and efficiently. This ISD
In N, an ISDN exchange installed in the office of the telephone company, for example, D installed in the company via a data line.
A large number of terminals such as a telephone, a telex, a personal computer, and a facsimile are connected to the SU (line terminating device), and the DSU (line terminating device) is connected.

【0003】そして、DSU(回線終端装置)と各端末
との間のインタフェースは、[2B+D]の基本インタ
フェースで構成されている。DSUと各端末とを接続す
る信号回線は、大きく分けて、DSU(回線終端装置)
から各端末方向へ信号を送信するR線と、各端末からD
SUへ信号を送信するT線とで構成されている。R線お
よびT線上を伝送される信号は一般にAMI(Alternat
e Mark Inversion)符号化されたデジタルのパルス信号
である。また、R線およびT線はそれぞれ一対の信号線
で構成されている。
The interface between the DSU (circuit terminating equipment) and each terminal is composed of a [2B + D] basic interface. The signal line that connects the DSU and each terminal is roughly divided into DSU (line terminator)
From each terminal to the R line that transmits signals from each terminal to each terminal
It is composed of a T line that transmits a signal to the SU. Signals transmitted on the R and T lines are generally AMI (Alternat).
e Mark Inversion) Encoded digital pulse signal. The R line and the T line are each composed of a pair of signal lines.

【0004】一般に建屋内に配線された信号回線上を伝
送される信号には、50Hzや60Hzの電源雑音や、付近
に設置された各種電子機器から出力される高周波のEM
I雑音や、外部の無線装置におけるアンテナから放射さ
れた電波による雑音が重畳される。このような、電源,
地気および空中線から信号回線へ入力される雑音をコモ
ンモード雑音と言う。
In general, a signal transmitted on a signal line wired in a building has a power source noise of 50 Hz or 60 Hz, and a high frequency EM output from various electronic devices installed in the vicinity.
I noise and noise due to radio waves radiated from an antenna of an external wireless device are superimposed. Such a power supply,
The noise input from the ground and antenna to the signal line is called common mode noise.

【0005】これに対して、信号回線のR線またはT線
における信号線相互間に発生する雑音をノーマルモード
雑音と言う、この雑音は伝送されるパルス信号の信号波
形に近似した波形および周波数を有する。
On the other hand, the noise generated between the signal lines in the R line or the T line of the signal line is called normal mode noise. This noise has a waveform and a frequency approximate to the signal waveform of the pulse signal to be transmitted. Have.

【0006】したがって、新規にISDNを構築する場
合、各信号回線上を伝送されるパルス信号に前述したコ
モンモード雑音やノーマルモード雑音が重畳されている
か否かを調べる必要がある。そして、許容値以上の雑音
が発生していた場合には、種々の雑音防止対策を施す必
要がある。
Therefore, when a new ISDN is constructed, it is necessary to check whether the above-mentioned common mode noise or normal mode noise is superimposed on the pulse signal transmitted on each signal line. Then, when the noise more than the allowable value is generated, it is necessary to take various noise prevention measures.

【0007】[0007]

【発明が解決しようとする課題】しかし、従来、この信
号回線に上述した各雑音が発生していること、および雑
音が発生していた場合にはその雑音の種類を簡単に検出
できる試験装置がなかった。よって、信号回線上を伝送
される信号に重畳している雑音成分を検出するために、
信号線にオシロスコープやロジックアナライザ等を接続
して作業員が各信号線を伝送されるパルス信号の波形を
観察して、雑音が重畳しているか、または雑音が重畳し
ていれば、その雑音の種類は何かを観察により判断して
いた。
However, conventionally, there is a test apparatus that can easily detect the type of noise described above and the type of noise that has been generated in this signal line. There wasn't. Therefore, in order to detect the noise component superimposed on the signal transmitted on the signal line,
By connecting an oscilloscope or logic analyzer to the signal line, an operator observes the waveform of the pulse signal transmitted through each signal line, and if noise is superimposed, or if noise is superimposed, the noise I was observing what kind it was.

【0008】したがって、多大の手間と費用が必要であ
った。また、オシロスコープに表示されたパルス信号波
形から、信号線相互間に発生するノーマルモード雑音を
見付けたり、その雑音種類を特定することはISDNに
対する高度な知識と測定に関する熟練した技術が必要で
あった。
Therefore, much labor and cost are required. Further, in order to find the normal mode noise generated between the signal lines from the pulse signal waveform displayed on the oscilloscope and to specify the noise type, it is necessary to have a high level of knowledge about ISDN and a skilled technique for measurement. ..

【0009】本発明はこのような事情に鑑みてなされた
ものであり、信号回線に発生する各種類の雑音をそれぞ
れ個別に検出する複数の雑音検出回路を設けることによ
って、信号回線に雑音が発生したことをその雑音種類毎
に簡単に検出でき、雑音評価作業とそれに続く雑音発生
防止作業の作業能率を大幅に向上できるISDN回線の
雑音検出装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and noise is generated in a signal line by providing a plurality of noise detection circuits that individually detect each type of noise generated in the signal line. It is an object of the present invention to provide an ISDN line noise detection device capable of easily detecting the above-mentioned noises for each noise type and significantly improving the work efficiency of the noise evaluation work and the noise generation prevention work that follows.

【0010】[0010]

【課題を解決するための手段】上記課題を解消するため
に、本発明のISDN回線の雑音検出装置は、ISDN
の信号回線に生じる電源や空中線等の外部から入力され
たコモンモード雑音を検出するコモンモード雑音検出部
と、信号回線における信号線相互間に生じるノーマルモ
ード雑音を検出するノーマルモード雑音検出部と、各雑
音検出部の検出結果を表示する表示部とで構成されてい
る。
In order to solve the above problems, an ISDN line noise detecting apparatus according to the present invention is provided with an ISDN.
A common mode noise detection unit that detects common mode noise that is input from the outside such as a power supply or an antenna that occurs in the signal line, and a normal mode noise detection unit that detects normal mode noise generated between the signal lines in the signal line, And a display unit that displays the detection result of each noise detection unit.

【0011】そして、コモンモード雑音検出部を、ハイ
パスフィルタでもって信号回線上を伝送される信号に含
まれる高周波雑音成分を抽出し、抽出された高周波雑音
成分のうち所定レベル以上の高周波雑音成分が存在した
とき高周波雑音検出信号を出力する高周波EMI検出回
路と、ハイパスフィルタでもって信号回線上を伝送され
る信号に含まれる高周波信号成分を抽出し、カウンタで
もってその高周波信号成分の抽出間隔を測定して、その
測定値が雑音の種別にて定まる時間間隔のときパルス性
雑音検出信号を出力するパルス性雑音検出回路とで構成
している。
Then, the common mode noise detector extracts a high frequency noise component contained in the signal transmitted on the signal line with a high pass filter, and a high frequency noise component of a predetermined level or more is extracted from the extracted high frequency noise component. A high-frequency EMI detection circuit that outputs a high-frequency noise detection signal when present, and a high-pass filter to extract the high-frequency signal component contained in the signal transmitted on the signal line, and a counter to measure the extraction interval of the high-frequency signal component The pulse noise detection circuit outputs a pulse noise detection signal when the measured value is a time interval determined by the type of noise.

【0012】さらに、ノーマルモード雑音検出部を、信
号回線上を伝送されるAMI符号化されたパルス信号の
信号レベルを測定し、その測定値が許容レベル範囲外の
とき雑音パルス検出信号を出力する異常信号レベル検出
回路と、パルス信号のパルス幅を測定して、その測定値
が許容パルス幅範囲外のとき雑音パルス検出信号を出力
する異常パルス幅検出回路とで構成している。
Further, the normal mode noise detector measures the signal level of the AMI-coded pulse signal transmitted on the signal line, and outputs a noise pulse detection signal when the measured value is outside the allowable level range. It is composed of an abnormal signal level detection circuit and an abnormal pulse width detection circuit which measures the pulse width of the pulse signal and outputs a noise pulse detection signal when the measured value is outside the allowable pulse width range.

【0013】[0013]

【作用】このように構成されたISDN回線の雑音検出
装置であれば、例えば空中線から放射される電波等に起
因して、信号回線に高周波雑音が発生すると、この高周
波雑音は、ハイパスフィルタでもって抽出される。そし
て、その雑音信号レベルが所定レベル以上であれば、高
周波EMI検出回路から高周波雑音検出信号が出力され
る。
In the ISDN line noise detecting device thus constructed, when high frequency noise is generated in the signal line due to, for example, radio waves radiated from the antenna, the high frequency noise is generated by the high pass filter. To be extracted. If the noise signal level is equal to or higher than a predetermined level, the high frequency EMI detection circuit outputs a high frequency noise detection signal.

【0014】また、例えば50Hz又は60Hzの電源雑音
が発生すると、この電源雑音成分は、ハイパスフィルタ
で抽出され、抽出間隔が50Hz又は60Hzに対応した時
間間隔になると、パルス性雑音検出信号が出力される。
Further, for example, when power source noise of 50 Hz or 60 Hz occurs, this power source noise component is extracted by the high-pass filter, and when the extraction interval becomes a time interval corresponding to 50 Hz or 60 Hz, a pulse noise detection signal is output. It

【0015】以上がコモンモード雑音が発生した場合の
動作である。次にノーマルモード雑音が発生した場合の
動作を説明する。
The above is the operation when common mode noise is generated. Next, the operation when normal mode noise occurs will be described.

【0016】信号回線上を伝送されるAMI符号化され
たパルス信号の各パルス波形の信号レベルおよびパルス
幅は異常信号レベル検出回路および異常パルス幅検出回
路でもって常時測定されている。したがって、信号レベ
ルが許容レベル範囲を外れる雑音パルスが入力される
と、異常信号レベル検出回路にて検出される。また、パ
ルス幅が許容パルス幅範囲を外れる雑音パルスが入力さ
れると、異常パルス幅検出回路にて検出される。
The signal level and pulse width of each pulse waveform of the AMI-encoded pulse signal transmitted on the signal line are constantly measured by the abnormal signal level detection circuit and the abnormal pulse width detection circuit. Therefore, when a noise pulse whose signal level is outside the allowable level range is input, it is detected by the abnormal signal level detection circuit. When a noise pulse whose pulse width is out of the allowable pulse width range is input, it is detected by the abnormal pulse width detection circuit.

【0017】このように、雑音発生を検出できるととも
に、典型的な雑音種類も自動的に特定される。
As described above, the noise occurrence can be detected, and the typical noise type is automatically specified.

【0018】[0018]

【実施例】以下本発明の一実施例を図面を用いて説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0019】図2は実施例の雑音検出装置が組込まれた
ISDN全体を示す模式図である。例えば電話会社の電
話局内に設置されたISDN交換機1にデータ回線を介
して複数のDSU(回線終端装置)2が接続されてい
る。そして、各DSU2には信号回線3を介して多数の
端末4が接続されている。DSU2と各端末4との情報
の授受は、前述した[2B+D]構成の基本インタフェ
ースに基づいて実行される。
FIG. 2 is a schematic diagram showing the entire ISDN in which the noise detecting device of the embodiment is incorporated. For example, a plurality of DSUs (line terminators) 2 are connected to an ISDN exchange 1 installed in a telephone office of a telephone company via a data line. A large number of terminals 4 are connected to each DSU 2 via a signal line 3. Information is exchanged between the DSU 2 and each terminal 4 based on the basic interface of the [2B + D] configuration described above.

【0020】ISDN交換機1にはデジタルのDSU2
の他に既存のアナログ回線5、および専用のDSU6を
介してこのISDN全体の動作を監視制御するコンピュ
ータからなるセンタ装置7が接続されている。
The ISDN exchange 1 has a digital DSU 2
In addition to the above, an existing analog line 5 and a center unit 7 including a computer for monitoring and controlling the operation of the ISDN as a whole are connected via a dedicated DSU 6.

【0021】そして、本発明の実施例の雑音検出装置が
組込まれた診断装置8が試験対象となる信号回線3に必
要に応じて接続される。また、この診断装置8は専用の
DSU9を介してISDN交換機1に接続されている。
よって。診断装置8の診断結果は試験対象の信号線3を
介さずに、ISDN交換機1を介してセンタ装置7へ直
接送信することが可能である。逆に、センタ装置7から
診断装置8を直接遠隔操作することも可能である。
Then, the diagnostic device 8 incorporating the noise detecting device of the embodiment of the present invention is connected to the signal line 3 to be tested as required. The diagnostic device 8 is also connected to the ISDN exchange 1 via a dedicated DSU 9.
Therefore. The diagnostic result of the diagnostic device 8 can be directly transmitted to the center device 7 via the ISDN exchange 1 without passing through the signal line 3 to be tested. On the contrary, it is also possible to directly remotely operate the diagnostic device 8 from the center device 7.

【0022】DSU2と各端末4とを接続する信号回線
3は、図3に示すように、DSU2から各端末4へ信号
を送信するための一対の信号線からなるR線3aと、各
端末4からDSU2へ信号を送信するための一対の信号
線からなるT線3bとで構成されている。
The signal line 3 connecting the DSU 2 and each terminal 4 is, as shown in FIG. 3, an R line 3a consisting of a pair of signal lines for transmitting a signal from the DSU 2 to each terminal 4, and each terminal 4 To the DSU 2 and a T line 3b composed of a pair of signal lines.

【0023】そして、診断装置8内に組込まれた雑音検
出装置10は信号回線3のR線3aおよびT線3bに接
続される。雑音検出装置10は、信号回線3に生じる電
源や空中線等の外部から入力されたコモンモード雑音を
検出するコモンモード雑音検出部11と、信号回線3に
おける信号線相互間に生じるノーマルモード雑音を検出
するノーマルモード雑音検出部12と、各雑音検出部1
1,12の検出結果を表示する表示部13と、現在時刻
を計時する時計回路18とで構成されている。そして、
各検出部11,12の検出結果は表示部13に表示され
ると共に、診断装置8全体を制御するコンピュータから
なる主制御部14へ送信される。
The noise detecting device 10 incorporated in the diagnostic device 8 is connected to the R line 3a and the T line 3b of the signal line 3. The noise detection device 10 detects a common mode noise detection unit 11 that detects common mode noise that is input to the signal line 3 from the outside, such as a power source or an antenna, and normal mode noise that occurs between signal lines in the signal line 3. Normal mode noise detector 12 and each noise detector 1
The display unit 13 displays the detection results of Nos. 1 and 12, and the clock circuit 18 that measures the current time. And
The detection results of the detection units 11 and 12 are displayed on the display unit 13 and transmitted to the main control unit 14 including a computer that controls the entire diagnostic device 8.

【0024】図1はT線3b上のコモンモード雑音を検
出するコモンモード雑音検出部11の概略構成を示すブ
ロック図である。
FIG. 1 is a block diagram showing a schematic configuration of a common mode noise detector 11 for detecting common mode noise on the T line 3b.

【0025】このコモンモード雑音検出部11は、大き
く分けて、T線3bを構成する一対の信号線間に接続さ
れた端末を想定した図5に示すインピーダンスマッチン
グ用の擬似通信回路15と、この擬似通信回路15の抵
抗15aの両端子間に現れる高周波雑音を検出する高周
波EMI検出回路16と、前記擬似通信回路15の抵抗
15aの両端子間に現れるパルス性雑音を検出するパル
ス性雑音検出回路17とで構成されている。
The common mode noise detection section 11 is roughly divided into a pseudo communication circuit 15 for impedance matching shown in FIG. 5, which is assumed to be a terminal connected between a pair of signal lines forming a T line 3b, and a pseudo communication circuit 15 for impedance matching. A high frequency EMI detection circuit 16 for detecting high frequency noise appearing between both terminals of the resistor 15a of the pseudo communication circuit 15, and a pulse noise detection circuit for detecting pulse noise appearing between both terminals of the resistor 15a of the pseudo communication circuit 15. It is composed of 17 and.

【0026】高周波EMI検出回路16内に入力したT
線3b上を伝送されるAMI符号化されたパルス信号は
減衰器16aでもって所定の減衰率で減衰された後、ハ
イパスフィルタ16bへ入力される。ハイパスフィルタ
16bの遮断周波数は正規のパルス信号の周波数より高
く設定されている。したがって、このハイパスフィルタ
16bでもって高周波雑音成分が抽出される。抽出され
た高周波雑音成分は次の増幅器16cで増幅された後、
検波整流回路16dでもって半波整流されて、一方の極
性のみの信号となる。そして、この半波整流された高周
波雑音信号の信号レベルはレベル検出回路16eで検出
される。
T input into the high frequency EMI detection circuit 16
The AMI-coded pulse signal transmitted on the line 3b is attenuated by the attenuator 16a at a predetermined attenuation rate and then input to the high-pass filter 16b. The cutoff frequency of the high pass filter 16b is set higher than the frequency of the regular pulse signal. Therefore, the high-pass filter 16b extracts the high-frequency noise component. After the extracted high frequency noise component is amplified by the next amplifier 16c,
Half-wave rectification is performed by the detection rectification circuit 16d, and a signal having only one polarity is obtained. Then, the signal level of the half-wave rectified high frequency noise signal is detected by the level detection circuit 16e.

【0027】そして、レベル検出回路16eは、予め定
められた所定信号レベル以上の高周波雑音信号を検出す
ると、アイソレート回路16fを介して次のラッチ回路
16gへ高周波雑音検出信号を送出する。ラッチ回路1
6gは外部から入力されるクロック信号に同期して、高
周波雑音検出信号をラッチして出力する。高周波EMI
検出回路16から出力された高周波雑音検出信号は表示
部13に時計回路18から読出された発生時刻と共に表
示される。
When the level detection circuit 16e detects a high frequency noise signal having a predetermined signal level or higher, it sends the high frequency noise detection signal to the next latch circuit 16g through the isolation circuit 16f. Latch circuit 1
6g latches and outputs a high frequency noise detection signal in synchronization with a clock signal input from the outside. High frequency EMI
The high frequency noise detection signal output from the detection circuit 16 is displayed on the display unit 13 together with the generation time read from the clock circuit 18.

【0028】したがって、この高周波EMI検出回路1
6は外部のアンテナから放射された電波や近傍に配設さ
れた他の電子機器から放射される高周波電波等からな高
周波EMI雑音を検出する。
Therefore, this high frequency EMI detection circuit 1
Reference numeral 6 detects high-frequency EMI noise such as radio waves radiated from an external antenna and high-frequency radio waves radiated from other electronic devices arranged near the antenna.

【0029】パルス性雑音検出回路17内に入力したT
線3a上を伝送されるAMI符号化されたパルス信号は
ハイパスフィルタ17aで低周波の雑音成分が除去さ
れ、さらに減衰器17bで所定の減衰率で減衰された
後、増幅器17cで増幅される。そして、増幅器17c
から出力されたパルス信号は検波整流回路17dでもっ
て半波整流されて、一方の極性のみのモノポーラ信号と
なる。モノポーラ信号は次のレベル検出回路17eでも
って正規のパルス信号の信号レベルの許容レベル範囲を
外れる雑音パルスのみが検出されて次のタイミング発生
回路17fへ入力される。
T input into the pulse noise detection circuit 17
The high-pass filter 17a removes low-frequency noise components from the AMI-encoded pulse signal transmitted on the line 3a, the attenuator 17b attenuates the low-frequency noise component at a predetermined attenuation rate, and the amplified signal is amplified by the amplifier 17c. And the amplifier 17c
The pulse signal output from is subjected to half-wave rectification by the detection rectification circuit 17d to become a monopolar signal having only one polarity. The monopolar signal is detected by the next level detection circuit 17e only as noise pulses that are outside the allowable level range of the signal level of the regular pulse signal, and is input to the next timing generation circuit 17f.

【0030】タイミング発生回路は、入力した各雑音パ
ルス信号の立上りタイミングを検出して、その立上り検
出信号をアイソレート回路17gを介して1回目立上り
検出回路17hおよび2回目立上り検出回路17iへ送
出する。1回目立上り検出回路17hは立上り検出信号
を受信すると、例えばカウンタからなるパルス幅検出回
路17jへ開始信号を送出すると共に、2回目立上り検
出回路17iへ1回目立上り検出信号を送出する。2回
目立上り検出回路17iは1回目立上り検出回路17h
から1回目立上り検出信号が入力された状態で、立上り
検出信号を受信すると、パルス幅検出回路17jへ終了
信号を送出する。
The timing generation circuit detects the rising timing of each input noise pulse signal and sends the rising detection signal to the first rising detection circuit 17h and the second rising detection circuit 17i via the isolation circuit 17g. .. Upon receipt of the rising edge detection signal, the first rising edge detection circuit 17h sends a start signal to the pulse width detecting circuit 17j including, for example, a counter, and sends the first rising edge detection signal to the second rising edge detection circuit 17i. The second rising detection circuit 17i is the first rising detection circuit 17h.
When the rising edge detection signal is received in the state where the first rising edge detection signal is input from, the end signal is sent to the pulse width detection circuit 17j.

【0031】したがって、パルス幅検出回路17jは雑
音パルスの発生間隔を計測する。そして、計測された発
生間隔が例えば50Hzまたは60Hzの電源周波数等の特
定の雑音種別よって定まる周期に一致した場合には、パ
ルス性雑音検出信号をラッチ回路17kへ送出する。ラ
ッチ回路17kは外部から入力されるクロック信号に同
期して、パルス性雑音検出信号をラッチして出力する。
パルス性雑音検出回路17から出力されたパルス性雑音
検出信号は表示部13に時計回路18から読出された発
生時刻と共に表示される。
Therefore, the pulse width detection circuit 17j measures the noise pulse generation interval. Then, when the measured generation interval coincides with a cycle determined by a specific noise type such as a power supply frequency of 50 Hz or 60 Hz, a pulse noise detection signal is sent to the latch circuit 17k. The latch circuit 17k latches and outputs the pulse noise detection signal in synchronization with a clock signal input from the outside.
The pulse noise detection signal output from the pulse noise detection circuit 17 is displayed on the display unit 13 together with the occurrence time read from the clock circuit 18.

【0032】したがって、このパルス性雑音検出回路1
7は例えば電源等の特定の周期でもって雑音パルスが発
生するパルス性雑音を検出する。
Therefore, this pulse noise detection circuit 1
Reference numeral 7 detects, for example, pulsed noise in which noise pulses are generated at a specific cycle of a power source or the like.

【0033】図4はT線3b上のノーマルモード雑音を
検出するノーマルモード雑音検出部12の概略構成を示
すブロック図である。なお、図示しないが、R線3aに
対しても同一構成のノーマルモード雑音検出部が接続さ
れている。
FIG. 4 is a block diagram showing a schematic structure of the normal mode noise detecting section 12 for detecting the normal mode noise on the T line 3b. Although not shown, a normal mode noise detector having the same configuration is also connected to the R line 3a.

【0034】このノーマルモード雑音検出部12は、大
きく分けて、T線3bを構成する一対の信号線間に接続
された端末を想定したインピーダンスマッチング用のト
ランス19と、このトランス19の両端子間に現れるパ
ルス信号における異常信号レベルを検出する異常信号レ
ベル検出回路20と、トランス19の両端子間に現れる
パルス信号における異常パルス幅を検出する異常パルス
幅検出回路21と、各検出回路20,21が異常パルス
を検出した場合に、そのパルスのオン/オフロジック波
形を記憶するロジック波形記憶部22とで構成されてい
る。
The normal mode noise detector 12 is roughly divided into a transformer 19 for impedance matching, which is assumed to be a terminal connected between a pair of signal lines forming the T line 3b, and a terminal between both terminals of the transformer 19. , An abnormal signal level detection circuit 20 for detecting an abnormal signal level in the pulse signal appearing at 1, an abnormal pulse width detection circuit 21 for detecting an abnormal pulse width in the pulse signal appearing between both terminals of the transformer 19, and the detection circuits 20, 21. When the abnormal pulse is detected, the logic waveform storage unit 22 stores the ON / OFF logic waveform of the pulse.

【0035】トランス19を介して異常信号レベル検出
回路20内へ入力したT線3b上を伝送されるAMI符
号化されたパルス信号は複数の比較器20aへ入力され
る。各比較器20aには比較値設定回路20bからそれ
ぞれしきい値が設定されている。この各しきい値はパル
ス信号の信号レベルがどの範囲に所属するかを示す値で
あり、例えば、0.23v(最低基準),0,27v(良),
0,4v(良), 0.6v(良). 0.8v(良), 1.0v
(良), 1.2v(否), 1.5v(否)のように設定され
る。そして、各比較器20は入力したパルス信号の信号
レベルをそれぞれしきい値と比較してその結果をレベル
判定部20cへ送出する。レベル判定部20cは各比較
結果から信号レベルを判定して、例えば1.2v以上の
信号レベルを有したパルスが存在すると、雑音パルス検
出信号を出力する。異常信号レベル検出回路20から出
力された雑音パルス検出信号は発生時刻とともに表示部
13に表示される。同時に、雑音パルス検出信号はロジ
ック波形記憶部22へ入力される。
The AMI-coded pulse signal transmitted through the T line 3b and inputted into the abnormal signal level detection circuit 20 via the transformer 19 is inputted into a plurality of comparators 20a. A threshold value is set in each comparator 20a from the comparison value setting circuit 20b. Each of the thresholds is a value indicating to which range the signal level of the pulse signal belongs, and for example, 0.23v (minimum standard), 0,27v (good),
0,4v (good), 0.6v (good). 0.8v (good), 1.0v
It is set as (Good), 1.2v (No), 1.5v (No). Then, each comparator 20 compares the signal level of the input pulse signal with a threshold value and sends the result to the level determination unit 20c. The level determination unit 20c determines the signal level from each comparison result, and outputs a noise pulse detection signal when there is a pulse having a signal level of 1.2v or higher, for example. The noise pulse detection signal output from the abnormal signal level detection circuit 20 is displayed on the display unit 13 together with the time of occurrence. At the same time, the noise pulse detection signal is input to the logic waveform storage unit 22.

【0036】また、トランス19を介して異常パルス幅
検出回路21内へ入力したT線3b上を伝送されるAM
I符号化されたパルス信号はバイポーラ・ユニポーラ変
換回路21aでもって例えば(+)極性のみを有するユ
ニポーラ信号に変換される。ユニポーラ信号に変換され
たパルス信号はクロック発振器21dのクロック信号に
同期して、一旦データラッチ回路21bへラッチされた
のち、カウンタte〜21cへ印加される。
Further, the AM transmitted on the T line 3b input into the abnormal pulse width detection circuit 21 via the transformer 19.
The I-coded pulse signal is converted by the bipolar / unipolar conversion circuit 21a into a unipolar signal having only (+) polarity, for example. The pulse signal converted into the unipolar signal is once latched in the data latch circuit 21b in synchronization with the clock signal of the clock oscillator 21d, and then applied to the counters te to 21c.

【0037】カウンタ回路21cはデータラッチ回路2
1bから出力されるパルスが立上るとクロック発振器2
1dからのクロック信号のクロックに基づいて経過時間
の計時を開始する。そして、パルスが立ち下がると、そ
の経過時間の計時を停止して、その計数値をクリアす
る。すなわち、カウンタ回路21はパルス信号のおける
各パルスのパルス幅を測定する。カウンタ回路21の計
数値はリアルタイムで長パルス幅検出回路21eおよび
短パルス幅検出回路21fへ入力される。
The counter circuit 21c is the data latch circuit 2
When the pulse output from 1b rises, the clock oscillator 2
The counting of the elapsed time is started based on the clock of the clock signal from 1d. When the pulse falls, the counting of the elapsed time is stopped and the count value is cleared. That is, the counter circuit 21 measures the pulse width of each pulse in the pulse signal. The count value of the counter circuit 21 is input to the long pulse width detection circuit 21e and the short pulse width detection circuit 21f in real time.

【0038】長パルス幅検出回路21e、短パルス幅検
出回路21f、短パルス間隔検出回路21gには長・短
パルス幅・短パルス間隔選別条件設定回路21hからそ
れぞれ限界パルス幅TL 、TS1、TS2が入力される。長
パルス幅検出回路21eはカウンタ回路21からリアル
タイムで入力されるパルス幅の計数値が限界パルス幅T
L を越えると、長異常パルス幅検出信号を出力する。ま
た、短パルス幅検出回路21fはカウンタ回路21から
リアルタイムで入力されるパルス幅の計数値が限界パル
ス幅TS1に達しないうちにクリアされると、短異常パル
ス幅検出信号を出力する。
The long pulse width detection circuit 21e, the short pulse width detection circuit 21f, and the short pulse interval detection circuit 21g have limit pulse widths TL, TS1, and TS2 from the long / short pulse width / short pulse interval selection condition setting circuit 21h, respectively. Is entered. In the long pulse width detection circuit 21e, the count value of the pulse width input from the counter circuit 21 in real time is the limit pulse width T.
When it exceeds L, a long abnormal pulse width detection signal is output. Further, the short pulse width detection circuit 21f outputs a short abnormal pulse width detection signal if the count value of the pulse width input from the counter circuit 21 in real time is cleared before reaching the limit pulse width TS1.

【0039】異常パルス幅検出回路21から出力された
長異常パルス幅検出信号,短異常パルス幅検出信号,短
異常パルス間隔検出信号は発生時刻と共に表示部13に
表示される。同時に、各検出信号は波形記憶部22へ入
力される。TS2も同様である。
The long abnormal pulse width detection signal, the short abnormal pulse width detection signal, and the short abnormal pulse interval detection signal output from the abnormal pulse width detection circuit 21 are displayed on the display unit 13 together with the occurrence time. At the same time, each detection signal is input to the waveform storage unit 22. The same applies to TS2.

【0040】ロジック波形記憶部22は入力されるパル
ス信号のうちの、常時、最新のロジックパルス波形を一
定時間だけ記憶しており、異常パルス幅検出回路21か
ら各検出信号が入力されると、この検出信号に対応する
ロジックパルス波形をクリアせずにその発生時刻と共に
記憶する。
The logic waveform storage unit 22 always stores the latest logic pulse waveform of the input pulse signals for a fixed time, and when each detection signal is input from the abnormal pulse width detection circuit 21, The logic pulse waveform corresponding to this detection signal is not cleared but stored together with its generation time.

【0041】このように構成されたISDN回線の雑音
検出装置であれば、例えばアンテナや信号回線3の近傍
に配設された他の電子機器から放射される電波等に起因
して、信号回線3に高周波雑音が発生すると、この高周
波雑音は、コモンモード雑音検出部11内の高周波EM
I検出回路16でもって自動的に検出されて、その発生
時刻と共に表示部13へ表示される。
In the ISDN line noise detecting device having the above-described structure, the signal line 3 is caused by, for example, an electric wave radiated from an antenna or another electronic device arranged near the signal line 3. When high-frequency noise is generated in the high-frequency noise, this high-frequency noise is generated by the high-frequency EM in the common mode noise detector 11.
It is automatically detected by the I detection circuit 16 and displayed on the display unit 13 together with the time of occurrence.

【0042】また、例えば50Hz又は60Hzの電源雑音
が例えば地気を介して信号回線3に侵入すると、この雑
音の種別で定まる一定周期で発生するパルス性雑音が混
入する。したがって、パルス性雑音検出回路17のパル
ス幅検出回路17jにおいて、その周期が測定され、予
め設定された雑音種類に対応した周期に一致すると、パ
ルス性雑音が存在すると判断されて、発生時刻と共に表
示部13に表示される。
Further, if power source noise of 50 Hz or 60 Hz, for example, enters the signal line 3 through the earth, pulse noise generated at a constant cycle determined by the type of the noise is mixed. Therefore, the pulse width detection circuit 17j of the pulse noise detection circuit 17 measures the period, and if the period matches the period corresponding to the preset noise type, it is determined that the pulse noise is present and is displayed together with the occurrence time. It is displayed on the section 13.

【0043】また、信号回線3を構成するR線3a,T
線3bにおける各信号線相互間にノーマルモード雑音が
発生すると、正規のパルス信号に雑音パルスが重畳す
る。したがって、正規のパルス信号の各パルスの信号レ
ベルが許容レベル範囲を外れたり、パルス幅が許容パル
ス幅範囲を外れる。このような場合、異常信号レベル検
出回路20および異常パルス幅検出回路21によって雑
音パルスに起因する異常が検出され、発生時刻と共に表
示される。さらに、異常ロジックパルス波形もロジック
波形記憶部22に記憶される。
Further, the R lines 3a and T which constitute the signal line 3
When normal mode noise occurs between the signal lines on the line 3b, the noise pulse is superimposed on the regular pulse signal. Therefore, the signal level of each pulse of the regular pulse signal is out of the allowable level range, or the pulse width is out of the allowable pulse width range. In such a case, the abnormal signal level detection circuit 20 and the abnormal pulse width detection circuit 21 detect the abnormality caused by the noise pulse, and display it together with the occurrence time. Further, the abnormal logic pulse waveform is also stored in the logic waveform storage unit 22.

【0044】このように、DSU2と各端末4とを接続
する信号回線3上に発生する各種の雑音を確実に検出で
きると共に、雑音の種類も自動的に判定される。したが
って、従来のオシロスコープやロジックアナライザを用
いて作業員が検出波形を観察する手法に比較して、雑音
測定作業の作業能率を大幅に向上できる。また、雑音の
種類も特定されるので、雑音発生時の雑音防止対策を容
易にかつ能率よく実施できる。
As described above, various kinds of noise generated on the signal line 3 connecting the DSU 2 and each terminal 4 can be surely detected, and the kind of the noise is automatically determined. Therefore, the work efficiency of the noise measurement work can be significantly improved as compared with the method in which the worker observes the detected waveform using the conventional oscilloscope or logic analyzer. Further, since the type of noise is also specified, it is possible to easily and efficiently take measures to prevent noise when noise occurs.

【0045】さらに、実施例装置においては、雑音発生
を発生時刻と共に自動的に記憶することが可能であるの
で、作業員が常時この装置を監視している必要がない。
Further, in the apparatus of the embodiment, it is possible to automatically store the noise occurrence together with the occurrence time, so that it is not necessary for the worker to constantly monitor this apparatus.

【0046】なお、本発明は上述した実施例に限定され
るものではない。実施例における異常パルス幅検出回路
21においては、パルス信号のパルス幅が許容パルス幅
範囲(TS1、TS2、TL )より長い場合、短い場合と間
隔が短い場合のみ検出する。
The present invention is not limited to the above embodiment. The abnormal pulse width detection circuit 21 in the embodiment detects only when the pulse width of the pulse signal is longer than the allowable pulse width range (TS1, TS2, TL), when it is short, and when the interval is short.

【0047】[0047]

【発明の効果】以上説明したように本発明のISDN回
線の雑音検出装置によれば、信号回線に発生する各種類
の雑音を、コモンモード雑音とノーマルモード雑音とに
分類し、さらに各モード雑音を複数の雑音種類に分類
し、それぞれ専用の雑音検出回路でもつて雑音発生の有
無と、発生雑音の種類とを検出している。したがって、
信号回線に発生する雑音をその種類を含めて自動的に検
出できるので、雑音評価作業とそれに続く雑音発生防止
作業の作業能率を大幅に向上できる。
As described above, according to the ISDN line noise detection apparatus of the present invention, each type of noise generated in the signal line is classified into common mode noise and normal mode noise, and each mode noise is further classified. Noise is classified into a plurality of noise types, and the presence or absence of noise generation and the type of generated noise are detected by respective dedicated noise detection circuits. Therefore,
Since the noise generated in the signal line, including its type, can be automatically detected, the work efficiency of the noise evaluation work and the noise generation prevention work that follows can be greatly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例に係わるISDN回線の雑
音検出装置のコモンモード雑音検出部を示すブロック
図、
FIG. 1 is a block diagram showing a common mode noise detector of an ISDN line noise detector according to an embodiment of the present invention;

【図2】 同実施例装置が組込まれたISDN全体構成
を示す模式図、
FIG. 2 is a schematic diagram showing an overall ISDN configuration in which the apparatus of the embodiment is incorporated,

【図3】 同実施例装置が組込まれた診断装置の要部を
示す模式図、
FIG. 3 is a schematic diagram showing a main part of a diagnostic device in which the device of the embodiment is incorporated,

【図4】 同実施例装置のノーマルモード雑音検出部を
示すブロック図、
FIG. 4 is a block diagram showing a normal mode noise detection unit of the apparatus of the embodiment.

【図5】 同実施例装置のコモンモード雑音検出部にお
ける擬似通信回路を示す回路図、
FIG. 5 is a circuit diagram showing a pseudo communication circuit in a common mode noise detector of the apparatus of the embodiment.

【図6】 一般的な雑音パルス波形を示す図。FIG. 6 is a diagram showing a general noise pulse waveform.

【符号の説明】[Explanation of symbols]

1…ISDN交換機、2…DSU(回線終端装置)、3
…信号回線、3a…R線、3b…T線、4…端末、8…
診断装置、10…雑音検出装置、11…コモンモード雑
音検出部、12…ノーマルモード雑音検出部、13…表
示部、15…擬似通信回路、16…高周波EMI検出回
路、17…パルス性雑音検出回路、19…トランス、2
0…異常信号レベル検出回路、21…異常パルス幅検出
回路、22…ロジック波形記憶部。
1 ... ISDN exchange, 2 ... DSU (line terminating equipment), 3
... Signal line, 3a ... R line, 3b ... T line, 4 ... Terminal, 8 ...
Diagnostic device, 10 ... Noise detection device, 11 ... Common mode noise detection unit, 12 ... Normal mode noise detection unit, 13 ... Display unit, 15 ... Pseudo communication circuit, 16 ... High frequency EMI detection circuit, 17 ... Pulse noise detection circuit , 19 ... trance, 2
0 ... Abnormal signal level detection circuit, 21 ... Abnormal pulse width detection circuit, 22 ... Logic waveform storage section.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑原 照雄 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 (72)発明者 落合 昭夫 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Teruo Kuwahara 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Inventor Akio Ochiai 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ISDNの信号回線(3,3a,3b) に生じる
電源や空中線等の外部から入力されたコモンモード雑音
を検出するコモンモード雑音検出部(11)と、前記信号回
線における信号線相互間に生じるノーマルモード雑音を
検出するノーマルモード雑音検出部(12)と、前記各雑音
検出部の検出結果を表示する表示部(13)とを備えたIS
DN回線の雑音検出装置であって、 前記コモンモード雑音検出部(11)は、ハイパスフィルタ
でもって前記信号回線上を伝送される信号に含まれる高
周波雑音成分を抽出し、抽出された高周波雑音成分のう
ち所定レベル以上の高周波雑音成分が存在したとき高周
波雑音検出信号を出力する高周波EMI検出回路(16)
と、ハイパスフィルタでもって前記信号回線上を伝送さ
れる信号に含まれる高周波信号成分を抽出し、カウンタ
でもってその高周波信号成分の抽出間隔を測定して、そ
の測定値が雑音の種別にて定まる時間間隔のときパルス
性雑音検出信号を出力するパルス性雑音検出回路(17)と
からなり、 前記ノーマルモード雑音検出部(12)は、前記信号回線上
を伝送されるAMI符号化されたパルス信号の信号レベ
ルを測定し、その測定値が許容レベル範囲外のとき雑音
パルス検出信号を出力する異常信号レベル検出回路(20)
と、前記パルス信号のパルス幅を測定して、その測定値
が許容パルス幅範囲外のとき雑音パルス検出信号を出力
する異常パルス幅検出回路(21)とからなるISDN回線
の雑音検出装置。
1. A common mode noise detection unit (11) for detecting common mode noise input to the ISDN signal line (3, 3a, 3b) from the outside such as a power supply or an antenna, and a signal line in the signal line. An IS including a normal mode noise detecting section (12) for detecting normal mode noise generated between each other and a display section (13) for displaying a detection result of each noise detecting section.
A noise detection device for a DN line, wherein the common mode noise detection section (11) extracts a high frequency noise component included in a signal transmitted on the signal line with a high-pass filter, and extracts the extracted high frequency noise component. High frequency EMI detection circuit (16) that outputs a high frequency noise detection signal when a high frequency noise component of a predetermined level or higher exists
A high-pass filter is used to extract the high-frequency signal component contained in the signal transmitted on the signal line, the counter measures the extraction interval of the high-frequency signal component, and the measured value is determined by the type of noise. And a pulse noise detection circuit (17) for outputting a pulse noise detection signal at a time interval, wherein the normal mode noise detector (12) is an AMI-encoded pulse signal transmitted on the signal line. Abnormal signal level detection circuit that measures the signal level of and outputs a noise pulse detection signal when the measured value is outside the allowable level range (20)
And an abnormal pulse width detection circuit (21) which measures the pulse width of the pulse signal and outputs a noise pulse detection signal when the measured value is outside the allowable pulse width range.
JP4139251A 1992-05-29 1992-05-29 ISDN line noise detection device Expired - Lifetime JP2980300B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4139251A JP2980300B2 (en) 1992-05-29 1992-05-29 ISDN line noise detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4139251A JP2980300B2 (en) 1992-05-29 1992-05-29 ISDN line noise detection device

Publications (2)

Publication Number Publication Date
JPH05336112A true JPH05336112A (en) 1993-12-17
JP2980300B2 JP2980300B2 (en) 1999-11-22

Family

ID=15240964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4139251A Expired - Lifetime JP2980300B2 (en) 1992-05-29 1992-05-29 ISDN line noise detection device

Country Status (1)

Country Link
JP (1) JP2980300B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005214902A (en) * 2004-01-30 2005-08-11 Tdk Corp Signal detector
JP2012502560A (en) * 2008-09-07 2012-01-26 イカノス テクノロジー リミテッド Systems and methods for impulse noise characterization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005214902A (en) * 2004-01-30 2005-08-11 Tdk Corp Signal detector
JP2012502560A (en) * 2008-09-07 2012-01-26 イカノス テクノロジー リミテッド Systems and methods for impulse noise characterization

Also Published As

Publication number Publication date
JP2980300B2 (en) 1999-11-22

Similar Documents

Publication Publication Date Title
US6825672B1 (en) Cable tester
KR200278981Y1 (en) Apparatus for detecting a portion of discharge in a power machinery and tools
CA2469443C (en) Method of detecting partial discharges and diagnostic system for electrical apparatus
Judd et al. Power transformer monitoring using UHF sensors: installation and testing
EP0208530B1 (en) Squelch detecting circuit with squelch start determining means
CN103954890A (en) DC partial discharge detection device and method for converter transformer
KR19990025593A (en) Partial discharge on-line diagnostic system
KR100360018B1 (en) Apparatus for detecting a portion of discharge in a power machinery and tools
US20010016503A1 (en) CDMA base station system
CN107561417A (en) A kind of distributed partial discharge detecting system
JP2980300B2 (en) ISDN line noise detection device
CN101123453A (en) Intelligent determination method for channel exchange test in frequency measurement
EP0465178B1 (en) Device for detecting a plurality of frequencies sent from an exchange
US4680783A (en) Telephone security violation detection device
JP3172626B2 (en) Partial discharge detection method for high voltage equipment
JPS60120268A (en) Corona discharge detecting apparatus
JP2008135902A (en) Line quality checking apparatus for optical signal transmission system
JP3220496B2 (en) Electromagnetic environment measurement device
EP0880258B1 (en) Remote testing of a communications line
JPH05300235A (en) Signal absence detector for isdn line
CN115001951B (en) Fault checking method based on wired communication equipment
US4504767A (en) Magnetron mode detector
JPH07336277A (en) Method and equipment for testing phase of power line
SU1695522A2 (en) Device for determination of performance of channels of discrete information transmission
JP3313197B2 (en) Noise measurement device for low piezoelectric path

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 13