JPH05300235A - Signal absence detector for isdn line - Google Patents

Signal absence detector for isdn line

Info

Publication number
JPH05300235A
JPH05300235A JP4098301A JP9830192A JPH05300235A JP H05300235 A JPH05300235 A JP H05300235A JP 4098301 A JP4098301 A JP 4098301A JP 9830192 A JP9830192 A JP 9830192A JP H05300235 A JPH05300235 A JP H05300235A
Authority
JP
Japan
Prior art keywords
line
signal
pulse
voltage
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4098301A
Other languages
Japanese (ja)
Inventor
Mitsuo Sato
光夫 佐藤
Masaaki Kitahara
政明 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP4098301A priority Critical patent/JPH05300235A/en
Publication of JPH05300235A publication Critical patent/JPH05300235A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To automatically detect the interruption of a signal due to a hardware fault such as improper contact or a broken line in a signal line 3 connecting to a DSU 2 and each terminal equipment 4 in an ISDN. CONSTITUTION:The detector is provided with R line, T line voltage detection circuits 11, 12 detecting the presence of a pulse signal on an R line 3a and a T line 3b and with two kinds of noise detection circuits 13, 14, 15 detecting various noise signals on a signal line 3. When other voltage detection circuit does not detect a voltage yet after lapse of an allowable time after one voltage detection circuit detects a voltage and the noise detection circuit does not detect any noise, it is discriminated that the signal line corresponding to the other voltage element has no signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はISDNに係わり、特
に、ISDNの信号回線上を伝送されるパルス信号がケ
ーブル故障等によって途絶えている状態を検出するIS
DN回線の信号無し検出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to ISDN, and more particularly, IS for detecting a state where a pulse signal transmitted on a signal line of ISDN is interrupted due to a cable failure or the like.
The present invention relates to a signal non-detection device for a DN line.

【0002】[0002]

【従来の技術】多数かつ多重のデジタルデータを高速で
かつ能率よく伝送する通信システムとしてISDN(サ
ービス総合デジタル網)が採用されている。このISD
Nにおいては、電話会社の局内に設置されたISDN交
換機がデータ回線を介して例えば企業内に配設されたD
SU(回線終端装置)に接続され、このDSU(回線終
端装置)に例えば電話機,テレックス,パーソナルコン
ピュータ,ファクシミリ等の多数の端末が接続される。
2. Description of the Related Art ISDN (Integrated Services Digital Network) is adopted as a communication system for transmitting a large number and multiple digital data at high speed and efficiently. This ISD
In N, an ISDN exchange installed in the office of the telephone company, for example, D installed in the company via a data line.
A large number of terminals such as a telephone, a telex, a personal computer, and a facsimile are connected to the SU (line terminating device), and the DSU (line terminating device) is connected.

【0003】そして、DSU(回線終端装置)と各端末
との間のインタフェースは、[2B+D]の基本インタ
フェースで構成されている。DSUと各端末とを接続す
る信号回線は、大きく分けて、DSU(回線終端装置)
から各端末方向へ信号を送信するR線と、各端末からD
SUへ信号を送信するT線とで構成されている。R線お
よびT線上を伝送される信号は一般にAMI(Alternat
e Mark Inversion)符号化されたデジタルのパルス信号
である。また、R線およびT線はそれぞれ一対の信号線
で構成されている。
The interface between the DSU (circuit terminating equipment) and each terminal is composed of a [2B + D] basic interface. The signal line that connects the DSU and each terminal is roughly divided into DSU (line terminator)
From each terminal to the R line that transmits signals from each terminal to each terminal
It is composed of a T line that transmits a signal to the SU. Signals transmitted on the R and T lines are generally AMI (Alternat).
e Mark Inversion) Encoded digital pulse signal. The R line and the T line are each composed of a pair of signal lines.

【0004】このようなISDNを新規に構築した場合
や定期的な点検保守時において、DSUと各端末とを接
続する信号回線において、ケーブルの断線障害や、コネ
クタの接触不良を発見して、早期に補修することが求め
られる。
When such an ISDN is newly constructed or at the time of regular inspection and maintenance, a disconnection failure of a cable or a contact failure of a connector is found in a signal line connecting a DSU and each terminal, and it is early. It is required to repair.

【0005】このケーブル断線やコネクタ接触不良を検
出する最も原始的な手法は、ケーブルに平行に別途試験
用の信号線を敷設して導通試験を行うことである。しか
し、ケーブルの両端には種々の装置が接続されているの
で、簡単に導通試験を行うことができない。そこで、I
SDNとしての通常の稼働状態において、R線を介して
DSUから各端末へパルス信号を送信した場合には、必
ずT線を介して端末からDSUへパルス信号が送出され
ることを利用して、R線,T線上の信号の有無からケー
ブル断線やコネクタ接触不良を検出する手法が採用可能
である。
[0005] The most primitive method for detecting this cable disconnection or connector contact failure is to lay a signal line for testing separately in parallel with the cable and conduct a continuity test. However, since various devices are connected to both ends of the cable, the continuity test cannot be easily performed. So I
In the normal operating state as SDN, when the pulse signal is transmitted from the DSU to each terminal via the R line, it is necessary to use the fact that the pulse signal is always sent from the terminal to the DSU via the T line, A method of detecting cable disconnection or connector contact failure based on the presence or absence of signals on the R and T lines can be adopted.

【0006】[0006]

【発明が解決しようとする課題】しかし、信号回線のR
線とT線上には常時パルス信号が伝送されていないの
で、R線,T線上を伝送されるパルス信号の有無を調べ
るのみでは、ケーブル断線故障やコネクタ接触不良に起
因する信号無し状態か、只単に伝送すべきパルス信号が
DSU又は端末から送信されていない状態であるのかの
区別が付かない。
However, the R of the signal line is
Since pulse signals are not always transmitted on the T-line and T-line, only checking for the presence of a pulse signal transmitted on the R-line and T-line indicates that there is no signal due to cable disconnection failure or connector contact failure. It cannot be distinguished simply whether the pulse signal to be transmitted is in the state where it is not transmitted from the DSU or the terminal.

【0007】R線とT線上を伝送される各信号相互間の
関係を考慮して、断線や接触不良に起因する信号無しを
自動的に検出する装置は存在しない。したがって、従
来、R線およびT線上の各パルス信号の有無を検出する
ために、各信号線にオシロスコープやロジックアナライ
ザ等を接続して作業員が各信号線上を伝送されるパルス
信号の有無を観察して、その相互関係から故障に起因す
る信号無しを判断していた。したがって、多大の手間と
費用が必要であった。
There is no device that automatically detects the absence of a signal due to a disconnection or a contact failure in consideration of the relationship between the signals transmitted on the R line and the T line. Therefore, conventionally, in order to detect the presence or absence of each pulse signal on the R line and the T line, an operator observes the presence or absence of the pulse signal transmitted on each signal line by connecting an oscilloscope or a logic analyzer to each signal line. Then, it was judged from the mutual relationship that there was no signal due to the failure. Therefore, a lot of trouble and expense were required.

【0008】また、一般に建屋内に配線された信号回線
上を伝送される信号には、50Hzや60Hzの電源雑音
や、付近に設置された各種電子機器から出力される高周
波のEMI雑音や、外部の無線装置におけるアンテナか
ら放射された電波による雑音が重畳される。このよう
な、電源,地気および空中線から信号回線へ入力される
雑音をコモンモード雑音と言う。
[0008] Generally, a signal transmitted on a signal line wired in a building has a power source noise of 50 Hz or 60 Hz, a high frequency EMI noise output from various electronic devices installed in the vicinity, and an external signal. The noise due to the radio waves radiated from the antenna of the wireless device is superposed. Such noise that is input from the power supply, ground and antenna to the signal line is called common mode noise.

【0009】これに対して、信号回線のR線またはT線
における信号線相互間に発生する雑音をノーマルモード
雑音と言う、この雑音は伝送されるパルス信号の信号波
形に近似した波形および周波数を有する。
On the other hand, the noise generated between the signal lines in the R line or the T line of the signal line is called normal mode noise. This noise has a waveform and a frequency approximate to the signal waveform of the transmitted pulse signal. Have.

【0010】したがって、R線およびT線上を伝送され
るパルス信号に前述したコモンモード雑音やノーマルモ
ード雑音が重畳されるので、オシロスコープで信号無し
を観察する場合に、この雑音に起因するパルスを信号あ
りと判断する懸念がある。よって、オシロスコープに表
示されたパルス信号波形から、信号線相互間に発生する
ノーマルモード雑音を見付けたり、その雑音種類を特定
することはISDNに対する高度な知識と測定に関する
熟練した技術が必要であった。
Therefore, since the above-mentioned common mode noise and normal mode noise are superimposed on the pulse signals transmitted on the R line and the T line, when observing no signal with an oscilloscope, the pulse caused by this noise is signaled. There is a concern to judge that there is. Therefore, in order to find the normal mode noise generated between the signal lines from the pulse signal waveform displayed on the oscilloscope and to identify the noise type, a high level of knowledge about ISDN and a skilled technique for measurement are required. ..

【0011】よって、不慣れな作業員においては、前述
したハード的な故障に起因する信号無し判断の正確度が
低下する懸念がある。
Therefore, there is a concern that an unfamiliar worker may reduce the accuracy of the no-signal determination due to the above-mentioned hardware failure.

【0012】本発明はこのような事情に鑑みてなされた
ものであり、R線上のパルス信号の有無状態とT線上の
パルス信号の有無状態と雑音の有無状態との相互関係を
所定論理を用いて分析することによって、雑音の影響も
排除された正しいハード的故障に起因する信号無し情報
が自動的に検出され、測定作業能率を大幅に向上できる
と共に、たとえISDNに対する高度な知識と測定に関
する熟練した技術を有していない不慣れな作業員でも正
確に信号無し状態を把握できるISDN回線の信号無し
検出装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and uses a predetermined logic to determine the mutual relationship between the presence / absence of a pulse signal on the R line, the presence / absence of a pulse signal on the T line, and the presence / absence of noise. Analysis, the signalless information due to the correct hardware failure without the influence of noise can be detected automatically, and the measurement work efficiency can be greatly improved. It is an object of the present invention to provide an ISDN line no signal detection device which enables an inexperienced worker who does not have the above technique to accurately grasp the no signal state.

【0013】[0013]

【課題を解決するための手段】上記課題を解消するため
に本発明のISDN回線の信号無し検出装置において
は、ISDNの信号回線を構成するR線上を伝送される
AMI符号化されたパルス信号のパルス電圧を検出する
R線電圧検出回路と、信号回線を構成するT線上を伝送
されるAMI符号化されたパルス信号のパルス電圧を検
出するT線電圧検出回路と、信号回線に生じる外部から
入力されたコモンモード雑音を検出するコモンモード雑
音検出回路と、R線およびT線を構成するそれぞれの信
号線相互間に生じるノーマルモード雑音を検出するノー
マルモード雑音検出回路と、R線電圧検出回路がパルス
電圧を検出してからの経過時間を計時するR線信号カウ
ンタと、T電圧検出回路がパルス電圧を検出してからの
経過時間を計時するT線信号カウンタと、各信号カウン
タがそれぞれ独自に定められた各許容時間を計時した時
点で互いに相手側の信号カウンタの経過時間を読取る相
手側時間読取手段と、この相手側時間読取手段にて読取
った経過時間が零の場合で、かつ各雑音検出回路が雑音
を検出していないとき、相手側の経過時間零に対応する
線を信号無しと判定する信号無し判定手段とを備えたも
のである。
In order to solve the above problems, in the signal non-detection device of the ISDN line of the present invention, the AMI-encoded pulse signal transmitted on the R line constituting the ISDN signal line is detected. An R line voltage detection circuit for detecting a pulse voltage, a T line voltage detection circuit for detecting a pulse voltage of an AMI-coded pulse signal transmitted on a T line forming a signal line, and an external input generated in the signal line A common mode noise detection circuit for detecting the generated common mode noise, a normal mode noise detection circuit for detecting normal mode noise generated between the signal lines forming the R line and the T line, and an R line voltage detection circuit. An R line signal counter that measures the elapsed time after detecting the pulse voltage and a elapsed time after the T voltage detection circuit detects the pulse voltage The line signal counter and the other party time reading means for reading the elapsed time of the other party's signal counter at the time when each allowed time set individually is measured, and the other party time reading means When the elapsed time is zero and no noise is detected by each noise detection circuit, the line corresponding to the elapsed time of zero on the other side is provided with no signal determination means for determining no signal. ..

【0014】[0014]

【作用】このように構成されたISDN回線の信号無し
検出装置において、信号回線を構成するR線およびT線
において断線や接触不良等のハード的故障がまったく存
在しない条件においては、DSUから端末へAMI符号
化した制御用のパルス信号をR線を介して送信すると、
指定端末からT線を介してDSUへ応答用のパルス信号
を送信する。このR線上を伝送される制御用のパルス信
号のとT線上の応答用のパルス信号との間の時間差は例
えはビット数で2ビット程度と非常に少ないので、R線
電圧検出回路およびT線電圧検出回路でそれぞれパルス
電圧を検出してからの経過時間をR線信号カウンタとT
線信号カウンタでそれぞれ検出して、それぞれ所定の許
容時間経過した後に相手側の経過時間を読取ると、必ず
零でない値が存在する。
In the signal non-detection device of the ISDN line constructed as described above, under the condition that there is no hardware failure such as disconnection or contact failure in the R line and the T line forming the signal line, the DSU transfers to the terminal. When an AMI-coded control pulse signal is transmitted via the R line,
A pulse signal for response is transmitted from the designated terminal to the DSU via the T line. Since the time difference between the control pulse signal transmitted on the R line and the response pulse signal on the T line is very small, for example, about 2 bits, the R line voltage detection circuit and the T line The elapsed time after each detection of the pulse voltage by the voltage detection circuit is the R line signal counter and T
If the line signal counters detect each of them and the elapsed time of the other party is read after the predetermined permissible time has elapsed, there is always a non-zero value.

【0015】一方、R線又はT線のうちのいずれか一方
にハード的故障が発生していた場合、当然故障の発生し
ている線にはパルス信号は存在しないので、前述した許
容時間経過した後に、相手側の経過時間を読取ると、零
である。
On the other hand, when a hardware failure occurs in either the R line or the T line, the pulse signal does not exist in the line in which the failure occurs, so the above-described allowable time has elapsed. Later, when the elapsed time of the other party is read, it is zero.

【0016】なお、雑音が存在すると、各電圧検出回路
はその雑音を正規のパルス電圧と判断して、正規のパル
ス信号前にこの雑音が発生すると、各信号カウンタが経
過時間の計数を開始する。したがって、最終的に信号無
しと判断する時点で、各雑音検出回路にて雑音が検出さ
れていないことを確認している。なお、雑音が検出され
た場合は、再度測定をやり直す。
When noise is present, each voltage detection circuit determines the noise as a regular pulse voltage, and when this noise occurs before the regular pulse signal, each signal counter starts counting elapsed time. .. Therefore, it is confirmed that noise is not detected by each noise detection circuit when it is finally determined that there is no signal. If noise is detected, repeat the measurement.

【0017】したがって、ハード的故障に起因する信号
無しを正確に把握できる。
Therefore, the absence of a signal due to a hardware failure can be accurately grasped.

【0018】[0018]

【実施例】以下本発明の一実施例を図面を用いて説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0019】図2は実施例の信号無し検出装置が組込ま
れたISDN全体を示す模式図である。例えば電話会社
の電話局内に設置されたISDN交換機1にデータ回線
を介して複数のDSU(回線終端装置)2が接続されて
いる。そして、各DSU2には信号回線3を介して多数
の端末4が接続されている。DSU2と各端末4との情
報の授受は前述した[2B+D]構成の基本インタフェ
ースに基づいて実行される。
FIG. 2 is a schematic view showing the entire ISDN in which the signal absence detecting device of the embodiment is incorporated. For example, a plurality of DSUs (line terminators) 2 are connected to an ISDN exchange 1 installed in a telephone office of a telephone company via a data line. A large number of terminals 4 are connected to each DSU 2 via a signal line 3. The exchange of information between the DSU 2 and each terminal 4 is executed based on the basic interface of the [2B + D] configuration described above.

【0020】ISDN交換機1にはデジタルのDSU2
の他に既存のアナログ回線5、および専用のDSU6を
介してこのISDN全体の動作を監視制御するコンピュ
ータからなるセンタ装置7が接続されている。
The ISDN exchange 1 has a digital DSU 2
In addition to the above, an existing analog line 5 and a center unit 7 including a computer for monitoring and controlling the operation of the ISDN as a whole are connected via a dedicated DSU 6.

【0021】そして、本発明の実施例の信号無し検出装
置8が組込まれた診断装置9が試験対象となる信号回線
3に必要に応じて接続される。また、この診断装置9は
専用のDSU10を介してISDN交換機1に接続され
ている。よって。診断装置9の診断結果は試験対象の信
号線3を介さずに、ISDN交換機1を介してセンタ装
置7へ直接送信することが可能である。逆に、センタ装
置7から診断装置9を直接遠隔操作することも可能であ
る。
The diagnostic device 9 incorporating the signal non-detection device 8 according to the embodiment of the present invention is connected to the signal line 3 to be tested as required. The diagnostic device 9 is also connected to the ISDN exchange 1 via a dedicated DSU 10. Therefore. The diagnostic result of the diagnostic device 9 can be directly transmitted to the center device 7 via the ISDN exchange 1 without passing through the signal line 3 to be tested. On the contrary, it is also possible to directly remotely operate the diagnostic device 9 from the center device 7.

【0022】DSU2と各端末4とを接続する信号回線
3は、図1に示すように、DSU2から各端末4へ信号
を送信するための一対の信号線からなるR線3aと、各
端末4からDSU2へ信号を送信するための一対の信号
線からなるT線3bとで構成されている。そして、診断
装置9内に組込まれた信号無し検出装置8は信号回線3
のR線3aおよびT線3bに接続される。
The signal line 3 connecting the DSU 2 and each terminal 4 is, as shown in FIG. 1, an R line 3a consisting of a pair of signal lines for transmitting a signal from the DSU 2 to each terminal 4, and each terminal 4 To the DSU 2 and a T line 3b composed of a pair of signal lines. The no-signal detecting device 8 incorporated in the diagnostic device 9 is connected to the signal line 3
Is connected to the R line 3a and the T line 3b.

【0023】信号無し検出装置8は、図1に示すよう
に、大きく分けて、R線3aに接続され、R線3a上を
伝送されるAMI符号化されたパルス信号のパルス電圧
を検出するR線電圧検出回路11,同じくT線3bに接
続され、T線3b上を伝送されるAMI符号化されたパ
ルス信号のパルス電圧を検出するT線電圧検出回路1
2,R線3a上に発生するノーマルモード雑音を検出す
るR線ノーマルモード雑音検出回路13,同じT線3b
上に発生するノーマルモード雑音を検出するT線ノーマ
ルモード雑音検出回路14,T線3b上に発生するコモ
ンモード雑音を検出するコモンモード雑音検出回路1
5,および各検出回路11〜15の検出信号に基づいて
信号無し状態を判断してその結果を表示部17へ表示す
る例えばマイクロコンピュータで構成された信号無し判
定処理部16とで構成されている。
As shown in FIG. 1, the no-signal detecting device 8 is roughly divided into R connected to the R line 3a and detecting the pulse voltage of the AMI-coded pulse signal transmitted on the R line 3a. A line voltage detection circuit 11, which is also connected to the T line 3b, detects a pulse voltage of an AMI-coded pulse signal transmitted on the T line 3b.
2, R line normal mode noise detection circuit 13 for detecting normal mode noise generated on the R line 3a, same T line 3b
T-line normal mode noise detection circuit 14 for detecting normal mode noise generated above, common mode noise detection circuit 1 for detecting common mode noise generated on T line 3b
5, and a signal absence determination processing unit 16 configured by, for example, a microcomputer that determines the signal absence state based on the detection signals of the detection circuits 11 to 15 and displays the result on the display unit 17. ..

【0024】R線電圧検出回路11は図示するように一
対の比較器11a,11bで構成されている。そして、
一方の比較器11aにはバルス電圧における下限電圧0.
23vがしきい値として設定され、他方の比較器11bに
はパルス電圧における上限電圧1.2 vが設定されてい
る。すなわち、R線3a上のパルス信号の電圧が下限電
圧0.23v未満下の場合は電圧無しと判断して、[0]の
出力信号CRAを信号有無判定処理部16へ送出する。逆
にパルス電圧が上限電圧1.2 vを越える場合は、このパ
ルス電圧は雑音に起因する電圧と判断して、[1]の出
力信号CRBを信号有無判定処理部16へ送出する。した
がって、信号有無判定処理部16としては、各出力信号
RB,CRAの組み合わせが[01]のとき、正規のパル
ス電圧がR線3a上に存在すると判断できる。
The R-line voltage detection circuit 11 is composed of a pair of comparators 11a and 11b as shown in the figure. And
One comparator 11a has a lower limit voltage of 0.
23 v is set as a threshold value, and the upper limit voltage 1.2 v in pulse voltage is set to the other comparator 11b. That is, when the voltage of the pulse signal on the R line 3a is lower than the lower limit voltage 0.23v, it is determined that there is no voltage, and the output signal C RA of [0] is sent to the signal presence / absence determination processing unit 16. On the contrary, when the pulse voltage exceeds the upper limit voltage 1.2 v, it is determined that the pulse voltage is a voltage caused by noise, and the output signal C RB of [1] is sent to the signal presence / absence determination processing unit 16. Therefore, the signal presence / absence determination processing unit 16 can determine that the regular pulse voltage exists on the R line 3a when the combination of the output signals C RB and C RA is [01].

【0025】T線電圧検出回路12は、前述したR線電
圧検出回路11と同一構成を有しており、信号有無判定
処理部16へ各出力信号CTA,CTBを送出する一対の比
較器12a,12bで構成されている。
The T-line voltage detection circuit 12 has the same configuration as that of the R-line voltage detection circuit 11 described above, and a pair of comparators for sending the output signals C TA and C TB to the signal presence / absence determination processing section 16. It is composed of 12a and 12b.

【0026】コモンモード雑音検出回路15は図3に示
すように構成されている。T線3bを構成する一対の信
号線間に接続されたインピーダンスマッチング用の擬似
通信回路15aを介して入力された信号はハイパスフィ
ルタ15bへ入力さる。このハイパスフィルタ15bは
入力されたパルス信号に含まれる高周波雑音成分を抽出
する。抽出された高周波雑音成分の信号レベルはレベル
検出器15cで測定される。仮定回路15dはレベル測
定値か予め定められたしきい値を越えると[1]の雑音
検出信号NC を出力する。
The common mode noise detection circuit 15 is constructed as shown in FIG. The signal input through the impedance matching pseudo communication circuit 15a connected between the pair of signal lines forming the T line 3b is input to the high pass filter 15b. The high pass filter 15b extracts a high frequency noise component included in the input pulse signal. The signal level of the extracted high frequency noise component is measured by the level detector 15c. The assumption circuit 15d outputs the noise detection signal N C of [1] when the level measurement value or a predetermined threshold value is exceeded.

【0027】また、擬似通信回路15aを介して入力さ
れたパルス信号は別のハイパスフィルタ15eでもって
低周波成分が除去された後、パルス間隔測定回路15f
でもってパルス間隔が測定される。判定回路15gは測
定されたパルス間隔が例えば50Hzまたは60Hzの電源
周波数に対応する間隔(周期)であれば、電源雑音が入
力したので、[1]の雑音検出信号NC を出力する。
Further, the pulse signal inputted through the pseudo communication circuit 15a has a low frequency component removed by another high pass filter 15e, and then the pulse interval measuring circuit 15f.
Thus the pulse interval is measured. If the measured pulse interval is the interval (cycle) corresponding to the power supply frequency of 50 Hz or 60 Hz, for example, the determination circuit 15g outputs the noise detection signal N C of [1] because the power supply noise is input.

【0028】なお、コモンモード雑音はR線3aおよび
T線3bに共通に現れるので、一方のT線3bの雑音の
みを検出している。
Since the common mode noise appears commonly on the R line 3a and the T line 3b, only the noise on one of the T lines 3b is detected.

【0029】図4は、T線ノーマルモード雑音検出回路
14の構成を示すブロック図である。T線3bからイン
ピーダンスマッチング用のトランス14aを介して入力
されたパルス信号はレベル検出回路14bへ入力され
る。レベル検出回路14bは入力されたパルス信号のパ
ルス電圧を測定する。そして、判定回路14cは測定さ
れたパルス電圧が許容レベル範囲を外れた場合は、入力
したパルスは雑音パルスであると判断して、[1]の雑
音検出信号NNTを出力する。
FIG. 4 is a block diagram showing the configuration of the T-line normal mode noise detection circuit 14. The pulse signal input from the T line 3b through the impedance matching transformer 14a is input to the level detection circuit 14b. The level detection circuit 14b measures the pulse voltage of the input pulse signal. Then, when the measured pulse voltage is out of the allowable level range, the determination circuit 14c determines that the input pulse is a noise pulse, and outputs the noise detection signal N NT of [1].

【0030】また、トランス14aを介して入力された
パルス信号はパルス幅測定回路14dへ入力される。パ
ルス幅測定回路14dは入力したパルス信号のパルス幅
を測定する。そして、判定回路14eは測定されたパル
ス幅が許容レベル範囲を外れた場合は、入力したパルス
は雑音パルスであると判断して、[1]の雑音検出信号
NTを出力する。
The pulse signal input through the transformer 14a is input to the pulse width measuring circuit 14d. The pulse width measuring circuit 14d measures the pulse width of the input pulse signal. Then, when the measured pulse width is out of the allowable level range, the determination circuit 14e determines that the input pulse is a noise pulse and outputs the noise detection signal N NT of [1].

【0031】R線ノーマルモード雑音件種回路13はT
線ノーマルモード雑音件種回路14と同一構成を有す
る。そして。R線3aに上述したノーマルモード雑音が
検出されると、[1]の雑音検出信号NNRを出力する。
The R line normal mode noise type circuit 13 is T
It has the same configuration as the line normal mode noise type circuit 14. And. When the normal mode noise described above is detected on the R line 3a, the noise detection signal N NR of [1] is output.

【0032】前記信号有無判定処理部16は例えば図5
に示すように構成されている。バスライン18に、各種
情報処理を実行するCPU19、制御プログラムを記憶
するROM20、各種可変データを記憶するRAM2
1、前述した各種検出回路11〜15からの各出力信号
RA,CRB,CTA,CTBと各雑音検出信号NNR,NNT
C とが入力される入力ポート22、処理周期Tm(=
100ms )毎にCPU19へ時間割込信号を送出するタイ
マ23、前記表示部17、外部装置との間で情報交換を
行うための入出力インタフェース24等が接続されてい
る。
The signal presence / absence determination processing unit 16 is shown in FIG.
It is configured as shown in. The bus line 18 includes a CPU 19 that executes various information processes, a ROM 20 that stores a control program, and a RAM 2 that stores various variable data.
1. Output signals C RA , C RB , C TA , C TB from the various detection circuits 11 to 15 and noise detection signals N NR , N NT ,
N C and the input port 22, the processing cycle Tm (=
A timer 23 for sending a time interrupt signal to the CPU 19 every 100 ms), the display unit 17, an input / output interface 24 for exchanging information with an external device, etc. are connected.

【0033】前記RAM21内には、T線3b上におけ
る有効なパルス電圧が検出される回数、すなわち電圧検
出時刻からの経過時間TT を計時するT線信号カウンタ
21a、同じくR線3a上における有効なパルス電圧が
検出される回数、すなわち電圧検出時刻からの経過時間
R を計時するR線信号カウンタ21b、データの有効
性を確認するためにデータ検出後に2秒の遅延時間TD
を計時する遅延カウンタ21cが形成されている。さら
に、RAM21内には、分析終了フラグEA および遅延
終了フラグED を記憶する各フラグメモリ21d,21
e、および出力メモリ21fが形成されている。
In the RAM 21, a T-line signal counter 21a for counting the number of times a valid pulse voltage is detected on the T-line 3b, that is, an elapsed time T T from the voltage detection time, and also an effective line on the R-line 3a. R pulse signal counter 21b that counts the number of times that various pulse voltages are detected, that is, the elapsed time T R from the voltage detection time, a delay time T D of 2 seconds after data detection to confirm the validity of the data.
A delay counter 21c for counting the time is formed. Further, in the RAM 21, the flag memories 21d and 21d for storing the analysis end flag E A and the delay end flag E D are stored.
e and an output memory 21f are formed.

【0034】そして、前記CPU19はタイマ23から
100ms 毎に時間割込信号が入力されると図6および図7
に示す流れ図を実行する。
Then, the CPU 19 controls the timer 23
6 and 7 when the time interrupt signal is input every 100ms
Execute the flow chart shown in.

【0035】流れ図が開始されると、各ノーマルモード
雑音検出回路13,14において入力パルス信号のパル
ス電圧およびパルス幅の測定期間中であれば(P1)、
各カウンタ21a〜21eおよびフラグメモリ21eを
クリアする。すなわち、測定期間中はこの時間割込処理
を実行しない。
When the flow chart is started, during the measurement period of the pulse voltage and pulse width of the input pulse signal in each of the normal mode noise detection circuits 13 and 14 (P1),
The counters 21a to 21e and the flag memory 21e are cleared. That is, this time interrupt process is not executed during the measurement period.

【0036】パルス電圧およびパルス幅測定期間中でな
ければ(P1)ば、前記診断装置9本体からモニタ要求
が入力されていることを確認する。そして、P2にて分
析終了フラグEA が1に設定されていないこと、および
遅延終了フラグED が1に設定されていないことを確認
する(P3)。
If it is not during the pulse voltage and pulse width measurement period (P1), it is confirmed that a monitor request is input from the diagnostic device 9 main body. Then, it is confirmed in P2 that the analysis end flag E A is not set to 1 and that the delay end flag E D is not set to 1 (P3).

【0037】T線3bのパルス信号におけるパルス電圧
が0.23〜1.2 vの間の正常な電圧が検出されたことをT
線電圧検出回路12からの各出力信号CTB,CTAの組合
わせ値[01]で判断する(P4,P5)。T線3bに
パルス電圧の存在が確認されると、各比較器12a,1
2bをクリアし、T線信号カウンタ21aの経過時間T
T に1を加算する。加算後の経過時間TT が300、す
なわち許容時間の30秒に達していない場合(P6)、
P7およびP8にて、R線3aに正規のパルス電圧が存
在するか否かをR線電圧検出回路11からの各出力信号
RB,CRAの組合わせ値[01]で判断する。R線3a
に正規のパルス電圧の存在が確認されると、R線電圧検
出回路11の各比較器11a,11bをクリアし、R線
信号カウンタ21bの経過時間TR に1を加算する。そ
して、P9にて、加算後の経過時間TR が2、すなわち
許容時間の0.2秒に達していない場合には、今回の時
間割込処理を終了する。
When a normal voltage between 0.23 and 1.2 v is detected as the pulse voltage in the pulse signal of the T line 3b, it is detected that T
It is judged by the combined value [01] of the output signals CTB and CTA from the line voltage detection circuit 12 (P4, P5). When the presence of the pulse voltage on the T-line 3b is confirmed, each comparator 12a, 1
2b is cleared, and the elapsed time T of the T-line signal counter 21a
Add 1 to T. When the elapsed time T T after addition is 300, that is, the allowable time of 30 seconds has not been reached (P6),
At P7 and P8, it is determined whether or not a regular pulse voltage is present on the R line 3a based on the combined value [01] of the output signals C RB and C RA from the R line voltage detection circuit 11. R line 3a
When it is confirmed that the regular pulse voltage exists, the comparators 11a and 11b of the R line voltage detection circuit 11 are cleared and 1 is added to the elapsed time T R of the R line signal counter 21b. Then, in P9, when the elapsed time T R after the addition is 2, that is, when it does not reach the allowable time of 0.2 seconds, the current time interrupt process is ended.

【0038】また、P9にて、加算後の経過時間TR
許容時間の0.2秒を経過した場合には、相手側のT線
3bのT線信号カウンタ21aの経過時間TT の値を読
取る。そして、この経過時間TT が0以外の値であれば
(P10)、R線3aおよびT線3bに正しいパルス電
圧が許容時間(0.2秒)の間に同時に存在したので、
カウンタ21a,21cおよび各フラグメモリ21d,
21eをクリアしたのち(P13)、遅延完了フラグE
D を1に設定する。
If the elapsed time T R after addition has exceeded the permissible time of 0.2 seconds at P9, the value of the elapsed time T T of the T-line signal counter 21a of the partner T-line 3b is obtained. Read. If the elapsed time T T is a value other than 0 (P10), the correct pulse voltage exists on the R line 3a and the T line 3b at the same time during the allowable time (0.2 seconds).
The counters 21a and 21c and the flag memories 21d,
After clearing 21e (P13), delay completion flag E
Set D to 1.

【0039】さらに、P10にて、相手側のT線信号カ
ウンタ21aの経過時間TT が0のままであれば、R線
3aにパルス電圧を検出してから許容時間(0.2秒)
経過するまでT線3bにバルス電圧が検出されなかった
と判断する。P11にて各雑音検出回路13.14.1
5からの各雑音検出信号NNR,NNT,NC がすべて
[0]であることを確認した後、出力メモリ21fにT
線信号無し情報を設定する(P12)。そして、P13
へ進む。
Further, at P10, if the elapsed time T T of the partner T-line signal counter 21a remains 0, the permissible time (0.2 seconds) after the pulse voltage is detected on the R-line 3a.
It is determined that the pulse voltage is not detected on the T line 3b until the time elapses. Each noise detection circuit 13.14.1 at P11
After confirming that all the noise detection signals N NR , N NT and N C from 5 are all [0], T is stored in the output memory 21f.
Information indicating no line signal is set (P12). And P13
Go to.

【0040】また、P6にて加算後のT線信号カウンタ
21aの経過時間TT が許容時間30秒に達すると、図
7のP14へ進み、相手側のR線信号カウンタ21bの
経過時間TR を読取る。そして、この経過時間TR が0
以外の値であれば、T線3bおよびR線3aに正しいパ
ルス電圧が許容時間(30秒)の間に同時に存在したの
で、カウンタ21b,21cおよび各フラグメモリ21
d,21eをクリアしたのち(P15)、遅延完了フラ
グED を1に設定する。
When the elapsed time T T of the T-line signal counter 21a after addition reaches the allowable time of 30 seconds at P6, the process proceeds to P14 of FIG. 7 and the elapsed time T R of the partner R-line signal counter 21b. Read. The elapsed time T R is 0
If it is a value other than, the correct pulse voltage exists on the T line 3b and the R line 3a at the same time during the allowable time (30 seconds). Therefore, the counters 21b and 21c and each flag memory 21
After clearing d and 21e (P15), the delay completion flag E D is set to 1.

【0041】なお、P5にて比較器12aの出力信号C
TAが[0]の場合は、T線3bにまだ正規のパルス電圧
が検出されていないと判断できるので、T線信号カウン
タ21aの経過時間TT を加算しない。また、P8にて
比較器11aの出力信号CRAが[0]の場合は、R線3
aにまだ正規のパルス電圧が検出されないので、R線信
号カウンタ21bの経過時間TR を加算しない。
The output signal C of the comparator 12a is set at P5.
When TA is [0], it can be determined that the regular pulse voltage is not yet detected on the T line 3b, so the elapsed time T T of the T line signal counter 21a is not added. When the output signal C RA of the comparator 11a is [0] at P8, the R line 3
Since the regular pulse voltage is not yet detected at a, the elapsed time T R of the R line signal counter 21b is not added.

【0042】さらに、P14にて、相手側のR線信号カ
ウンタ21bの経過時間TR が0のままであれぱ、T線
3bにパルス電圧を検出してから許容時間(30秒)経
過するまでにR線3aにパルス電圧が検出されなかった
と判断する。そして、P16にて各雑音検出回路13,
14,15からの各雑音検出信号NNR,NNT,NC がす
べて[0]であることを確認した後、出力メモリ21f
にR線信号無し情報を設定する(P17)。そして、P
15へ進む。
[0042] Further, at P14, the elapsed time T R of the mating of the R line signal counter 21b is remains 0 arepa, permissible time (30 seconds) from the detection of the pulse voltage to the T line 3b until passage Then, it is determined that the pulse voltage is not detected on the R line 3a. Then, at P16, each noise detection circuit 13,
After confirming that all the noise detection signals N NR , N NT and N C from 14 and 15 are all [0], the output memory 21f
The R line signal absence information is set to (P17). And P
Proceed to 15.

【0043】また、図6のP3において、フラグメモリ
21eの遅延フラグED が1に設定されていれば、図7
のP18において、遅延カウンタ21cの計数値が2
0、すなわち遅延時間TD が2秒に達していなかった場
合は、遅延時間TD に0.1秒加算する。そして今回の
時間割込処理を終了する。
If the delay flag E D of the flag memory 21e is set to 1 in P3 of FIG.
In P18, the count value of the delay counter 21c is 2
If 0, that is, the delay time T D has not reached 2 seconds, 0.1 second is added to the delay time T D. Then, the current time interruption processing is ended.

【0044】また、P18にて遅延カウンタ21cの遅
延時間TD が2秒に達すると、各カウンタ21a,21
bの各経過時間TT ,TR が共に0の場合は、全カウン
タ21a,21b.21cおよぴ各フラグメモリ21
d,21eをクリアする。
When the delay time T D of the delay counter 21c reaches 2 seconds at P18, each of the counters 21a, 21a
If both elapsed times T T and T R of b are 0, all counters 21a, 21b. 21c and each flag memory 21
Clear d and 21e.

【0045】少なくとも一方の経過時間TT ,TR が0
でない場合は、P20にて各雑音検出回路13,14,
15からの各雑音検出信号NNR,NNT,NC が0である
ことを確認する。そして、P21にて、データ有効情報
を出力メモリ21fに設定する。その後、全部のカウン
タ21a,21b,21cをクリアし、各フラグメモリ
21d,21eをクリアする。最後に、分析終了フラク
A を1に設定する。
At least one of the elapsed times T T and T R is 0
If not, the noise detection circuits 13, 14,
It is confirmed that the noise detection signals N NR , N NT and N C from 15 are 0. Then, in P21, the data validity information is set in the output memory 21f. After that, all the counters 21a, 21b, 21c are cleared, and the flag memories 21d, 21e are cleared. Finally, the analysis end flake E A is set to 1.

【0046】そして、出力メモリ21fに設定された各
信号無し情報は表示部17に表示される。
Then, each signal absence information set in the output memory 21f is displayed on the display unit 17.

【0047】なお、P11,P16,P20において、
各雑音検出信号NNR,NNT,NC のうちいずれか1つの
雑音信号が[1]であれば、測定途中に雑音パルスが混
入したと判断できる。この場合に、雑音を正規パルスと
判断する懸念があるので、R線3a,T線3bにハード
的故障が発生していたとしても信号無し情報が出力され
ない懸念がある。したがって、この場合は、各カウンタ
をクリアして測定を最初からやり直すようにしている。
In P11, P16 and P20,
If any one of the noise detection signals N NR , N NT , and N C is [1], it can be determined that a noise pulse is mixed during the measurement. In this case, there is a concern that noise will be determined to be a normal pulse, so there is a concern that no signal information will not be output even if a hardware failure has occurred in the R line 3a and T line 3b. Therefore, in this case, each counter is cleared and the measurement is restarted from the beginning.

【0048】このように構成された信号無し検出装置に
おいて、R線3a,T線3bに故障がない場合は、図8
に示すようにR線3aにDUS2からパルス信号25a
が出力されると、端末4からT線3bに約2ビット遅れ
でパルス信号25bが出力される。
In the signal non-detection device having the above structure, if there is no failure in the R line 3a and T line 3b, FIG.
Pulse signal 25a from DUS2 to R line 3a as shown in
Is output, the pulse signal 25b is output from the terminal 4 to the T line 3b with a delay of about 2 bits.

【0049】したがって、通常は、P4〜P5およびP
7〜P8において、いずれかがパルス電圧を検出した時
点で他方もパルス電圧を検出していれば、カウンタ21
a,21bがリセットされるので、信号無し情報は出力
されない。
Therefore, normally, P4 to P5 and P
In 7 to P8, if one detects the pulse voltage and the other also detects the pulse voltage, the counter 21
Since a and 21b are reset, no signal information is not output.

【0050】しかし、図9に示すように、端末4からT
線3bへ出力しているパルス信号25bを端末3の都合
によって途中で中断した場合は、DSU2はこれに応答
するパルス信号25aを遅れて送出するが、この遅れ時
間は最大30秒以内となるように規定されている。した
がって、この状態を想定して、実施例装置においては、
T線3b上のパルス電圧を検出してから最大30秒の許
容時間を経過した後に、R線3aにパルス電圧が検出さ
れなければ、P17にてR線3aが信号無し状態である
と判断している。
However, as shown in FIG.
When the pulse signal 25b being output to the line 3b is interrupted midway due to the convenience of the terminal 3, the DSU 2 delays the pulse signal 25a in response to this, and the delay time is within 30 seconds at maximum. Stipulated in. Therefore, assuming this state, in the embodiment apparatus,
If the pulse voltage is not detected on the R line 3a after the maximum allowable time of 30 seconds has elapsed after detecting the pulse voltage on the T line 3b, it is determined in P17 that the R line 3a has no signal. ing.

【0051】逆に、DSU2がパルス信号25aを送出
してから端末4からのパルス信号が直ぐに出力されなか
った場合の最大許容待時間は0.1秒(100ms )であ
る。したがって、実施例装置においてもそれ以上待つ必
要がない。しかし、余裕を考慮して0.2秒に設定して
いる。すなわち、R線3a上のパルス電圧を検出してか
ら0,2秒の時間経過の後にT線3aのカウンタ21b
の経過時間TT が0であれば(P10)、その時点でT
線3bに対する信号無し状態と判断している(P1
2)。
On the contrary, when the pulse signal from the terminal 4 is not immediately output after the DSU 2 has transmitted the pulse signal 25a, the maximum allowable waiting time is 0.1 second (100 ms). Therefore, even in the apparatus of the embodiment, it is not necessary to wait any longer. However, considering the margin, it is set to 0.2 seconds. That is, the counter 21b of the T line 3a is detected after a lapse of 0 or 2 seconds from the detection of the pulse voltage on the R line 3a.
If the elapsed time T T of 0 is 0 (P10), then T
It is determined that there is no signal for the line 3b (P1
2).

【0052】したがって、この実施例においては、パル
ス信号が検出されなかった場合、ソフト的にパルス信号
が送出されない限界時間まで待ってから信号無しと判断
している。したがって、ハード的な故障のみを確実に検
出できる。
Therefore, in this embodiment, if the pulse signal is not detected, it is judged that there is no signal after waiting until the limit time during which the pulse signal is not transmitted by software. Therefore, it is possible to reliably detect only a hardware failure.

【0053】さらに、R線ノーマルモード雑音検出回路
13,T線ノーマルモード雑音検出回路14およびコモ
ンモード雑音検出回路15を設けて、R線3a,T線3
bに発生する各雑音を常時監視して、上述したR線3a
およびT線3bに対する信号無し情報が検出された時点
で、雑音が発生していない条件のときのみ真に信号無し
状態と判断している。したがって、ケーブル断線やコネ
クタ接触不良が発生しているのに、雑音に起因して信号
無し情報が出力されない誤判断が生じるのが未然に防止
でき、装置全体の信頼性を向上できる。
Further, an R line normal mode noise detection circuit 13, a T line normal mode noise detection circuit 14 and a common mode noise detection circuit 15 are provided, and the R line 3a and the T line 3 are provided.
The noise generated in b is constantly monitored, and the R line 3a described above is monitored.
At the time when the signal absence information for the T line 3b and the signal absence is detected, only when there is no noise, it is determined that there is no signal. Therefore, it is possible to prevent an erroneous determination that the no-signal information is not output due to noise even if the cable is broken or the connector is not properly connected, and the reliability of the entire apparatus can be improved.

【0054】このように、ハード的故障に起因する信号
無し状態を自動的に検出して表示するので、たとえ不慣
れな作業員であっても、簡単に、かつ確実に信号回線3
における断線や接触不良等のハード的故障を把握でき
る。
As described above, since the no-signal state caused by a hardware failure is automatically detected and displayed, even an inexperienced worker can easily and reliably perform the signal line 3 operation.
It is possible to grasp a hardware failure such as disconnection or contact failure in the.

【0055】[0055]

【発明の効果】以上説明したように本発明の信号無し検
出装置によれば、R線上のパルス信号の有無状態とT線
上のパルス信号の有無状態と雑音の有無状態との相互関
係を所定論理を用いてR線およびT線における信号無し
状態を判断している。したがって、雑音の影響も排除さ
れた正しいハード的故障に起因する信号無し情報が自動
的に出力され、測定作業能率を大幅に向上できると共
に、たとえISDNに対する高度な知識と測定に関する
熟練した技術を有していない不慣れな作業員でも正確に
信号無し状態を把握できる。
As described above, according to the signal absence detecting apparatus of the present invention, the mutual relationship between the presence / absence state of the pulse signal on the R line, the presence / absence state of the pulse signal on the T line, and the presence / absence state of noise is determined by a predetermined logic. Is used to determine the no signal state on the R line and the T line. Therefore, the signalless information due to the correct hardware failure without the influence of noise is automatically output, and the measurement work efficiency can be significantly improved, and even if the ISDN has a high level of knowledge and a skilled technique for measurement. Even an inexperienced worker who does not do so can accurately grasp the no signal state.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例に係わるISDN回線の信
号無し検出装置の概略構成を示すブロック図、
FIG. 1 is a block diagram showing a schematic configuration of an ISDN line non-signal detector according to an embodiment of the present invention;

【図2】 同実施例装置が組込まれたISDN全体構成
を示す模式図、
FIG. 2 is a schematic diagram showing an overall ISDN configuration in which the apparatus of the embodiment is incorporated,

【図3】 同実施例装置のコモンモード雑音検出回路を
示すブロック図、
FIG. 3 is a block diagram showing a common mode noise detection circuit of the device of the embodiment.

【図4】 同実施例装置のノーマルモード雑音検出回路
を示すブロック図、
FIG. 4 is a block diagram showing a normal mode noise detection circuit of the apparatus of the embodiment.

【図5】 同実施例装置の信号有無判定処理部を示すブ
ロック図、
FIG. 5 is a block diagram showing a signal presence / absence determination processing unit of the apparatus of the embodiment.

【図6】 同実施例装置の動作を示す流れ図、FIG. 6 is a flow chart showing the operation of the apparatus of the embodiment,

【図7】 同実施例装置の動作を示す流れ図、FIG. 7 is a flowchart showing the operation of the apparatus of the embodiment,

【図8】 一般的なT線とR線における信号相互関係を
示す図、
FIG. 8 is a diagram showing a mutual relationship of signals in a general T line and R line,

【図9】 ソフト的異常発生時のT線とR線における信
号相互関係を示す図、
FIG. 9 is a diagram showing a mutual relationship of signals in a T line and an R line when a software abnormality occurs.

【図10】 ソフト的異常発生時のT線とR線における
信号相互関係を示す図、
FIG. 10 is a diagram showing a mutual relationship between signals on a T line and an R line when a software abnormality occurs.

【符号の説明】[Explanation of symbols]

1…ISDN交換機、2…DSU(回線終端装置)、3
…信号回線、3a…R線、3b…T線、4…端末、8…
信号無し検出装置、9…診断装置、11…R線電圧検出
回路、12…T線電圧検出回路、13…R線ノーマルモ
ード雑音検出回路、14…T線ノーマルモード雑音検出
回路、15…コモンモード雑音検出回路、16…信号有
無判定処理部、17…表示部、21a…T線信号カウン
タ、21b…R線信号カウンタ。
1 ... ISDN exchange, 2 ... DSU (line terminating equipment), 3
... Signal line, 3a ... R line, 3b ... T line, 4 ... Terminal, 8 ...
No signal detection device, 9 ... Diagnostic device, 11 ... R line voltage detection circuit, 12 ... T line voltage detection circuit, 13 ... R line normal mode noise detection circuit, 14 ... T line normal mode noise detection circuit, 15 ... Common mode Noise detection circuit, 16 ... Signal presence / absence determination processing unit, 17 ... Display unit, 21a ... T line signal counter, 21b ... R line signal counter.

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04M 11/00 302 8627−5K H04Q 11/04 9076−5K H04Q 11/04 L Front page continuation (51) Int.Cl. 5 Identification code Office reference number FI technical display location H04M 11/00 302 8627-5K H04Q 11/04 9076-5K H04Q 11/04 L

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ISDNの信号回線を構成するR線上を
伝送されるAMI符号化されたパルス信号のパルス電圧
を検出するR線電圧検出回路(11)と、前記信号回線を構
成するT線上を伝送されるAMI符号化されたパルス信
号のパルス電圧を検出するT線電圧検出回路(12)と、前
記信号回線に生じる外部から入力されたコモンモード雑
音を検出するコモンモード雑音検出回路(15)と、前記R
線およびT線を構成するそれぞれの信号線相互間に生じ
るノーマルモード雑音を検出するノーマルモード雑音検
出回路(13,14) と、前記R線電圧検出回路がパルス電圧
を検出してからの経過時間を計時するR線信号カウンタ
(21b) と、前記T電圧検出回路がパルス電圧を検出して
からの経過時間を計時するT線信号カウンタ(21a) と、
前記各信号カウンタがそれぞれ独自に定められた各許容
時間を計時した時点で互いに相手側の信号カウンタの経
過時間を読取る相手側時間読取手段(P10,P14) と、この
相手側時間読取手段にて読取った経過時間が零の場合
で、かつ前記各雑音検出回路が雑音を検出していないと
き、相手側の経過時間零に対応する線を信号無しと判定
する信号無し判定手段(P11,P12,P16,P17) とを備えたI
SDN回線の信号無し検出装置。
1. An R-line voltage detection circuit (11) for detecting a pulse voltage of an AMI-encoded pulse signal transmitted on an R line forming an ISDN signal line, and a T line forming the signal line. A T-line voltage detection circuit (12) for detecting the pulse voltage of the transmitted AMI-encoded pulse signal, and a common mode noise detection circuit (15) for detecting the externally input common mode noise generated in the signal line. And the R
And a normal mode noise detecting circuit (13, 14) for detecting normal mode noise generated between the respective signal lines constituting the T line and the T line, and an elapsed time after the R line voltage detecting circuit detects a pulse voltage. R line signal counter that keeps time
(21b), a T-line signal counter (21a) for measuring the elapsed time after the T-voltage detection circuit detects the pulse voltage,
The other party time reading means (P10, P14) for reading the elapsed time of the other party's signal counters at the time when each of the signal counters has independently counted the respective allowable times, and this other party time reading means When the elapsed time read is zero, and when each of the noise detection circuits has not detected noise, the signal absence determination means (P11, P12, P16, P17) and
SDN line no signal detector.
JP4098301A 1992-04-17 1992-04-17 Signal absence detector for isdn line Pending JPH05300235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4098301A JPH05300235A (en) 1992-04-17 1992-04-17 Signal absence detector for isdn line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4098301A JPH05300235A (en) 1992-04-17 1992-04-17 Signal absence detector for isdn line

Publications (1)

Publication Number Publication Date
JPH05300235A true JPH05300235A (en) 1993-11-12

Family

ID=14216103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4098301A Pending JPH05300235A (en) 1992-04-17 1992-04-17 Signal absence detector for isdn line

Country Status (1)

Country Link
JP (1) JPH05300235A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130501A (en) * 2003-10-22 2005-05-19 Palo Alto Research Center Inc Method and system for providing communication channels that each comprise at least one property dynamically changeable during social interactions
JP2005214902A (en) * 2004-01-30 2005-08-11 Tdk Corp Signal detector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130501A (en) * 2003-10-22 2005-05-19 Palo Alto Research Center Inc Method and system for providing communication channels that each comprise at least one property dynamically changeable during social interactions
JP2005214902A (en) * 2004-01-30 2005-08-11 Tdk Corp Signal detector

Similar Documents

Publication Publication Date Title
US6629059B2 (en) Hand held diagnostic and communication device with automatic bus detection
JPH05130224A (en) Fault detecting and region specifying device and method
EP0144496B1 (en) Method and apparatus for testing for wiring fault in a network
CN109632146B (en) Power equipment temperature monitoring system and wireless temperature sensor
JPH05300235A (en) Signal absence detector for isdn line
CN113049946A (en) Board card test system
JPH04241547A (en) Line quality check method
JP2980300B2 (en) ISDN line noise detection device
JP2531826B2 (en) Fault isolation method for communication system and fault detector used therefor
CN108418731B (en) Single-terminal secondary small-line virtual connection test method
CN108282386B (en) Multi-terminal secondary small-line virtual connection test method
JPH11288311A (en) Measuring instrument device
JP2909303B2 (en) Power supply monitoring device for ISDN line
KR940007910B1 (en) Remote control information processing device and method
CN117271246A (en) I2C equipment debugging method
CN115102878A (en) Network security equipment aging test system and method
CN117475596A (en) Test system and method for wireless fire alarm equipment
KR100487531B1 (en) Apparatus and Method for Testing Line beween System and Terminal
JPH0823363A (en) Bit error rate and re-training detection system
CN116908746A (en) Method for simultaneously distinguishing multiple cables
JPH11122368A (en) Communication test method and transmitter
JP2510288B2 (en) Communication equipment test processing method
CN117278389A (en) Method for detecting and positioning serial port communication faults in real time
JPH0697762B2 (en) Data transmission equipment
CN117459371A (en) Device for detecting and positioning serial port communication faults in real time