JPH05326810A - Lead frame for mounting of electronic circuit device - Google Patents

Lead frame for mounting of electronic circuit device

Info

Publication number
JPH05326810A
JPH05326810A JP4131106A JP13110692A JPH05326810A JP H05326810 A JPH05326810 A JP H05326810A JP 4131106 A JP4131106 A JP 4131106A JP 13110692 A JP13110692 A JP 13110692A JP H05326810 A JPH05326810 A JP H05326810A
Authority
JP
Japan
Prior art keywords
lead frame
electronic circuit
lead
element mounting
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4131106A
Other languages
Japanese (ja)
Inventor
Noriyuki Natsume
則行 夏目
Takeshi Tsunoda
剛 角田
Hiroshi Yagi
▲ひろし▼ 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP4131106A priority Critical patent/JPH05326810A/en
Publication of JPH05326810A publication Critical patent/JPH05326810A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent the generation of migration effect by die bonding part, to suppress an adverse effect inflicting on wire bondability by the out-gas generated from a bonding agent, and to improve the appearance by a method wherein an electronic circuit element mounting wiring substrate and the substrate supporting lead of a lead frame are connected without specially using a bonding agent and die-bonding paste. CONSTITUTION:Through holes 6a are made in a semiconductor element mounting wiring substrate 6, and a substrate supporting lead 8, which supports the semiconductor element mounting wiring substrate 6, is formed on a lead frame member 11. After the tip of the inner edge part 8a of the substrate supporting lead 8 has been bent upward, the upwardly bent part of the inner edge part 8a is passed through the through hole 6a, and the semiconductor element mounting wiring substrate 6 is supported by the substrate supporting lead 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子回路素子を搭載す
るためのダイパッドを有しないリードフレーム部材に設
けられた所定数の基板支持用リードに、所定数の電子回
路素子を搭載する電子回路素子搭載用配線基板を搭載す
ることにより、構成されている電子回路素子搭載用リー
ドフレームに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit in which a predetermined number of electronic circuit elements are mounted on a predetermined number of substrate supporting leads provided on a lead frame member having no die pad for mounting electronic circuit elements. The present invention relates to an electronic circuit element mounting lead frame configured by mounting an element mounting wiring board.

【0002】[0002]

【従来の技術】従来より、半導体装置の組立用部材とし
て用いられているリードフレームは、例えば図7に示す
ような平面形状を有している。このリードフレームは、
例えば、半導体素子を取り付けるためのダイパッド1
と、その周囲に配設された半導体素子との結線を行うた
めのインナーリード2と、該インナーリード2に連続
し、外部回路との結線を行うためのアウターリード3を
備えている。
2. Description of the Related Art Conventionally, a lead frame used as a member for assembling a semiconductor device has a plane shape as shown in FIG. 7, for example. This lead frame is
For example, a die pad 1 for mounting a semiconductor element
And an inner lead 2 for connecting with a semiconductor element arranged around the inner lead 2, and an outer lead 3 continuous with the inner lead 2 for connecting with an external circuit.

【0003】このようなリードフレームは、通常、コバ
ール、42合金、銅系合金等の導電性に優れかつ強度が
大きい金属板をフォトエッチング法やスタンピング法等
により、図7に示すダイパッド1、インナーリード2及
びアウターリード3を有する形状に加工することにより
製造されるものである。
Such a lead frame is usually made of a metal plate such as Kovar, 42 alloy, copper alloy, etc., which is excellent in conductivity and has high strength, by a photo-etching method or a stamping method. It is manufactured by processing into a shape having the lead 2 and the outer lead 3.

【0004】そして、このリードフレームを用いた半導
体装置を組み立てる場合、図8に示すようにリードフレ
ームのダイパッド1に半導体素子4(以下、単に素子と
もいう)を取り付けると同時に、素子4のボンディング
パッド(図示せず)とインナーリード2とを金等からな
るワイヤ5により電気的に接続することにより、半導体
装置が組み立てられる。従って、通常は、インナーリー
ド2のボンディング位置に金や銀等の貴金属のめっきを
施して、ワイヤボンディングが確実に行えるようになさ
れている。
When assembling a semiconductor device using this lead frame, as shown in FIG. 8, a semiconductor element 4 (hereinafter also simply referred to as "element") is attached to the die pad 1 of the lead frame, and at the same time, a bonding pad for the element 4 is formed. A semiconductor device is assembled by electrically connecting (not shown) and the inner lead 2 with a wire 5 made of gold or the like. Therefore, usually, the bonding position of the inner lead 2 is plated with a noble metal such as gold or silver so that wire bonding can be reliably performed.

【0005】ところで、電子機器の小型化・高性能化、
更には低コストに向けて、様々なモノリシックICが開
発されている。このようなモノリシックICの代表例と
して、Bi−CMOSプロセスを採用したLSIが近年
特に注目を浴びている。このBi−CMOSプロセス技
術は、バイポーラの優れた高速性/駆動能力と、CMO
Sの低消費電力を結合したA−DLSI(アナログーデ
ィジタル混在LSI)向きの魅力ある特徴を備えている
プロセス技術である。しかし、従来から個別に作られて
きた半導体素子を、プロセスの複合化技術でモノリシッ
クICとして作り上げることはきわめて難しい。
By the way, downsizing and high performance of electronic equipment,
Furthermore, various monolithic ICs have been developed for lower cost. As a representative example of such a monolithic IC, an LSI adopting a Bi-CMOS process has been particularly attracting attention in recent years. This Bi-CMOS process technology has excellent bipolar high speed / driving capability and CMO.
This process technology has attractive features suitable for A-DLSI (analog-digital mixed LSI) that combines low power consumption of S. However, it is extremely difficult to fabricate individually manufactured semiconductor elements as a monolithic IC by a process composite technology.

【0006】また、モノリシックIC化においては、I
Cの開発に多くの時間と経費がかかってしまうばかりで
なく、複合化することによりプロセスのコストが上がっ
てしまうという問題が大きくクローズアップされるよう
になる。更には、モノリシックIC化が困難と考えられ
る半導体素子の組み合わせもある。
In the case of monolithic IC, I
Not only will it take a lot of time and money to develop C, but the problem that the cost of the process will increase due to compounding will be greatly highlighted. Furthermore, there is also a combination of semiconductor elements that are considered to be difficult to make into a monolithic IC.

【0007】このようなモノリシックIC化が困難なも
のに代わる技術として、従来よりハイブリッドIC技術
がある。このハイブリッドIC技術は、モノリシックI
C化がカバーできない領域及び製造条件を克服すること
ができるものである。しかし、ハイブリッドIC技術は
小さな集積規模のICを取り扱う場合に特にコスト面で
高くなる。従って、部品点数の少ない電子機器でのハイ
ブリッドIC技術の採用は適していない。一方、電子機
器においては差別化戦略が遂行されてきているが、その
ためには電子機器の軽薄短小を実現できる技術が非常に
強く要求されている。
A hybrid IC technique has been conventionally used as a technique for replacing such a monolithic IC which is difficult. This hybrid IC technology uses monolithic I
It is possible to overcome the region and manufacturing conditions that cannot be covered by C-type. However, hybrid IC technology is particularly costly when dealing with small integrated ICs. Therefore, it is not suitable to use the hybrid IC technology in electronic devices having a small number of parts. On the other hand, in electronic devices, a differentiation strategy has been carried out, and for that purpose, there is a strong demand for a technology capable of realizing light, thin, short and small electronic devices.

【0008】このような背景から、複数の半導体素子を
既存のICパッケージ内に搭載することにより、複合化
モノリシック/ハイブリッドIC技術で実現が難しい領
域をカバーできるという、MCP(Muli Chip Packag
e)技術と呼ばれる、新しい集積化技術が開発されてい
る。
From such a background, by mounting a plurality of semiconductor elements in an existing IC package, it is possible to cover an area which is difficult to realize by the composite monolithic / hybrid IC technology, that is, MCP (Muli Chip Packag).
e) A new integration technology called technology is being developed.

【0009】[0009]

【発明が解決しようとする課題】このMCP技術には種
々の方式のものが開発されているが、その中の一つとし
て、図9(a),(b)に示すように所定数(図9では
5個)の半導体素子4を配線基板6に搭載し、その配線
基板6を前述の従来のリードフレームに相当するリード
フレーム部材11のベタ状のダイパッド1上に貼り合わ
せる方式のものがある。またMCP技術の他の方式とし
て、図10(a),(B)に示すように図9に示すと同
様の半導体素子4を搭載した配線基板6をリードフレー
ム部材11の基板取り付け用枠となるような形状のダイ
パッド、すなわち基板支持用リード8上に貼り合わせる
方式のものもある。
Various methods have been developed for this MCP technology, and one of them has been developed as shown in FIGS. 9 (a) and 9 (b). There is a method in which 9 semiconductor elements 4 are mounted on the wiring board 6 and the wiring board 6 is bonded onto the solid die pad 1 of the lead frame member 11 corresponding to the above-mentioned conventional lead frame. .. As another method of the MCP technique, as shown in FIGS. 10A and 10B, the wiring board 6 on which the semiconductor element 4 similar to that shown in FIG. 9 is mounted serves as a board mounting frame for the lead frame member 11. There is also a die pad having such a shape, that is, a method of bonding the die pad on the substrate supporting lead 8.

【0010】しかしながら、図9及び図10にそれぞれ
示すMCPでは、ともに配線基板6とリードフレーム部
材11の接続に接着剤またはダイボンディングペースト
7を用いているが、その場合これら接着剤及びダイボン
ディングペースト7が配線基板6からリードフレーム部
材11のダイパッド1または基板支持用リード8上には
み出してしまうことがある。この接着剤及びダイボンデ
ィングペースト7のはみ出しαにより、外観が損なわれ
るという問題がある。
However, in the MCPs shown in FIGS. 9 and 10, respectively, the adhesive or the die bonding paste 7 is used to connect the wiring board 6 and the lead frame member 11. In that case, the adhesive and the die bonding paste are used. 7 may protrude from the wiring substrate 6 onto the die pad 1 of the lead frame member 11 or the substrate supporting leads 8. The protrusion α of the adhesive and the die bonding paste 7 causes a problem that the appearance is impaired.

【0011】また、特にダイボンディングペーストを用
いた場合、このダイボンディングペーストとして、エポ
キシ、ポリイミド等の樹脂に、電気伝導性、熱伝導性を
付与するためのフレーク状のAgを混入したものがよく
用いられる。このようなダイボンディングペーストのは
み出しα量が大きいと、ペーストに混入したAgがリー
ドフレーム部材11のインナーリード2とショートして
しまうことが考えられる。
In particular, when a die bonding paste is used, the die bonding paste is preferably a resin such as epoxy or polyimide mixed with flake-like Ag for imparting electric conductivity and thermal conductivity. Used. When the amount of protrusion α of the die bonding paste is large, Ag mixed in the paste may short-circuit with the inner leads 2 of the lead frame member 11.

【0012】更に他の問題として、電極間に電圧を印加
した際に水分や特定のイオンなどの要因によるマイグレ
ーションを引き起こしたり、接着剤として含溶剤のもの
を用いた場合には、接着剤のはみ出しα量が大きいほ
ど、キュア時の発生アウトガス量が増大して、ワイヤボ
ンダビリティに及ぼす悪影響の度合いが増大したりする
等の問題が考えられる。
As another problem, when a voltage is applied between the electrodes, migration due to factors such as moisture and specific ions is caused, or when a solvent-containing adhesive is used as the adhesive, the adhesive is squeezed out. The larger the amount of α, the more the amount of outgas generated during curing increases, which may increase the degree of adverse effects on wire bondability.

【0013】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、接着剤やダイボンディン
グペーストを特に用いないでも、電子回路素子搭載用配
線基板とリードフレーム部材の基板支持用リードとを接
続可能にすることにより、ダイボンディングペーストに
よるマイグレーション効果を防止すると共に、接着剤か
ら発生するアウトガスによるワイヤボンダビリティーに
及ぼす悪影響を抑制し、更に外観を向上させることので
きる電子回路素子用リードフレームを提供することにあ
る。
The present invention has been made in view of the above problems, and an object thereof is to provide a wiring board for mounting electronic circuit elements and a board of a lead frame member without using an adhesive or a die bonding paste. By making it possible to connect to the supporting leads, it is possible to prevent the migration effect of the die bonding paste, suppress the adverse effect on wire bondability due to outgas generated from the adhesive, and further improve the appearance. It is to provide a lead frame for a device.

【0014】[0014]

【課題を解決するための手段】前述の課題を解決するた
めに、請求項1の発明は、ダイパッドを有しないリード
フレーム部材に設けられた基板支持用リードに、所定数
の電子回路素子を搭載する電子回路素子搭載用配線基板
を接続することにより構成されている電子回路素子搭載
用リードフレームにおいて、前記電子回路素子搭載用配
線基板の所定位置に貫通孔が穿設されており、該貫通孔
に前記基板支持用リードを通すことにより、前記電子回
路素子搭載用配線基板が前記リードフレーム部材に接続
されていることを特徴としている。
In order to solve the above-mentioned problems, the invention of claim 1 mounts a predetermined number of electronic circuit elements on a substrate supporting lead provided on a lead frame member having no die pad. In a lead frame for mounting an electronic circuit element, which is configured by connecting the wiring board for mounting an electronic circuit element, a through hole is formed at a predetermined position of the wiring board for mounting an electronic circuit element. The wiring board for mounting the electronic circuit element is connected to the lead frame member by passing the board supporting lead through.

【0015】また請求項2の発明は、更に前記貫通孔を
貫通した前記基板支持用リードの先端をかしめたことを
特徴としている。更に請求項3の発明は、前記電子回路
素子搭載用配線基板の前記電子回路素子の搭載面と反対
側の面に、前記電子回路素子搭載用配線基板と前記基板
支持用リードとの接続状態において前記反対側の面と前
記基板支持用リードの面とを同一平面とする凹部が形成
されていることを特徴としている。
Further, the invention of claim 2 is characterized in that the tip of the substrate supporting lead penetrating the through hole is further caulked. According to a third aspect of the present invention, in the connection state of the electronic circuit element mounting wiring board and the board supporting lead on the surface of the electronic circuit element mounting wiring board opposite to the mounting surface of the electronic circuit element. A recess is formed so that the surface on the opposite side and the surface of the substrate supporting lead are flush with each other.

【0016】[0016]

【作用】このように構成された本発明の電子回路素子搭
載用リードフレームにおいては、リードフレーム部材の
基板支持用リードを電子回路素子搭載用配線基板の貫通
孔に通すことにより、電子回路素子搭載用配線基板がリ
ードフレーム部材に支持されるようになるので、接着剤
やボンディングペーストを特に用いないでも、基板支持
用リードと電子回路素子搭載用配線基板とを接続するこ
とができる。したがって、電子回路素子搭載用配線基板
のリードフレーム部材搭載時に接着剤やボンディングペ
ーストのはみ出しがなくなり、マイグレーションやワイ
ヤボンダビリティへの悪影響が生じるおそれはなくな
る。しかも、接着剤やボンディングペーストのはみ出し
がなくなることにより、リードフレームの外観がきわめ
て良好なものとなる。
In the electronic circuit element mounting lead frame of the present invention thus constructed, the electronic circuit element mounting is performed by passing the substrate supporting leads of the lead frame member through the through holes of the electronic circuit element mounting wiring board. Since the wiring board for use is supported by the lead frame member, the board supporting lead and the electronic circuit element mounting wiring board can be connected without using an adhesive or a bonding paste. Therefore, the adhesive or the bonding paste does not squeeze out when the lead frame member is mounted on the wiring board for mounting electronic circuit elements, and there is no risk of adverse effects on migration or wire bondability. Moreover, the appearance of the lead frame becomes extremely good because the adhesive and the bonding paste do not stick out.

【0017】また、本発明のリードフレームにおいて
は、接着剤をほとんど使用しないか、全く使用しなくて
済むようになるので、熱放散性が向上し、信頼性を更に
一層向上させることができる。その場合、本発明のリー
ドフレームによれば、電子回路素子を搭載するためのダ
イパッドを有していないので、熱放散性が更に一層良好
なものとなる。
Further, in the lead frame of the present invention, since almost no adhesive is used or no adhesive is used at all, heat dissipation is improved and reliability can be further improved. In that case, according to the lead frame of the present invention, since the die pad for mounting the electronic circuit element is not provided, the heat dissipation property is further improved.

【0018】[0018]

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は、本発明にかかる電子回路素子搭載用リード
フレームの一実施例を電子回路素子を搭載した状態で部
分的に示す、図10(a)と同様の平面図、図2は図1
における部分拡大平面図であり、図3は図1(a)にお
けるIIIーIII線に沿う断面図である。なお、前述の図9
ないし図10に示すものと同じ構成要素には同じ符号を
付すことにより、その詳細な説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view similar to FIG. 10A, partially showing an embodiment of an electronic circuit element mounting lead frame according to the present invention with an electronic circuit element mounted, and FIG.
FIG. 3 is a partially enlarged plan view of FIG. 3, and FIG. 3 is a sectional view taken along line III-III in FIG. In addition, the above-mentioned FIG.
The same components as those shown in FIG. 10 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0019】この実施例においては、電子回路素子搭載
用リードフレームとして半導体素子搭載用リードフレー
ム10について説明する。図1及び図2に示すように、
この半導体素子搭載用リードフレーム10は、従来のリ
ードフレームに相当するリードフレーム部材11とこの
リードフレーム部材11に搭載支持され、半導体素子4
を搭載する矩形状の半導体素子搭載用配線基板6とから
構成されている。
In this embodiment, a semiconductor element mounting lead frame 10 will be described as an electronic circuit element mounting lead frame. As shown in FIGS. 1 and 2,
The semiconductor element mounting lead frame 10 is mounted on and supported by a lead frame member 11 corresponding to a conventional lead frame and the lead frame member 11.
And a wiring board 6 for mounting a semiconductor element having a rectangular shape.

【0020】リードフレーム部材11は、図9に示す従
来のリードフレームと同様に所定数のインナーリード2
を有していると共にこれらのインナーリード2に連続し
てアウターリード(不図示)を有しているが、ダイパッ
ド1を有しないダイパッドレスリードフレーム部材であ
る。このリードフレーム部材11は、従来のリードフレ
ームと同様に銅系合金、42合金、コバールなどの金属
から形成されている。またリードフレーム部材11は、
その4隅に、後述するように半導体素子搭載用配線基板
6を支持するための基板支持用リード8を4本有してい
る。図3に示すように、これらの基板支持用リード8の
内端部8aは、それぞれ下方にディプレスされている。
The lead frame member 11 has a predetermined number of inner leads 2 as in the conventional lead frame shown in FIG.
And a die padless lead frame member that has outer leads (not shown) continuous with these inner leads 2 but does not have the die pad 1. The lead frame member 11 is formed of a metal such as a copper alloy, 42 alloy, or Kovar as in the conventional lead frame. Further, the lead frame member 11 is
Four board supporting leads 8 for supporting the semiconductor element mounting wiring board 6 are provided at the four corners thereof, as described later. As shown in FIG. 3, the inner end portions 8a of the substrate supporting leads 8 are respectively depressed downward.

【0021】そして、これらの4本の基板支持用リード
8の内端部8a間に、半導体素子搭載用配線基板6が架
設、支持されている。その場合、各基板支持用リード8
の内端部8aの先端を上方に折り曲げた後、その内端部
8aの上方折曲げ部を貫通孔6aに通すことにより、半
導体素子搭載用配線基板6が基板支持用リード8に支持
されている。こうして、半導体素子搭載用配線基板6は
従来のような接着剤やボンディングペーストを使用する
ことなくリードフレーム部材11に接続、支持されるも
のとなる。
The semiconductor element mounting wiring board 6 is erected and supported between the inner ends 8a of the four board supporting leads 8. In that case, each substrate supporting lead 8
After the tip of the inner end portion 8a of the substrate is bent upward and the upper bent portion of the inner end portion 8a is passed through the through hole 6a, the semiconductor element mounting wiring substrate 6 is supported by the substrate supporting leads 8. There is. In this way, the semiconductor element mounting wiring board 6 is connected to and supported by the lead frame member 11 without using a conventional adhesive or bonding paste.

【0022】なお、従来の配線基板と同様に、本実施例
における半導体素子搭載用配線基板6には、所定数(図
1では5個)の半導体素子4が搭載可能にされていると
共に、これらの半導体素子4間及びインナーリード2間
の電気的接続を可能にする所定数の配線リード6bが設
けられている。
As with the conventional wiring board, a predetermined number (five in FIG. 1) of semiconductor elements 4 can be mounted on the semiconductor element mounting wiring board 6 in this embodiment, and A predetermined number of wiring leads 6b are provided to enable electrical connection between the semiconductor elements 4 and between the inner leads 2.

【0023】このように、本実施例の半導体素子搭載用
リードフレーム10においては、接着剤やボンディング
ペーストを特に用いないでも、基板支持用リード8と半
導体素子搭載用配線基板6とを接続することができる。
したがって、半導体素子搭載用配線基板6のリードフレ
ーム部材搭載時に接着剤やボンディングペーストのはみ
出しがなくなり、マイグレーションやワイヤボンダビリ
ティへの悪影響が生じるおそれはなくなる。しかも、接
着剤やボンディングペーストのはみ出しがなくなること
により、リードフレームの外観がきわめて良好なものと
なる。
As described above, in the semiconductor element mounting lead frame 10 of this embodiment, the substrate supporting leads 8 and the semiconductor element mounting wiring board 6 can be connected to each other without using any adhesive or bonding paste. You can
Therefore, when the lead frame member is mounted on the semiconductor element mounting wiring board 6, the adhesive or the bonding paste does not squeeze out, and there is no risk of adverse effects on migration or wire bondability. Moreover, the appearance of the lead frame becomes extremely good because the adhesive and the bonding paste do not stick out.

【0024】また、本実施例のリードフレーム10にお
いては、半導体素子4を搭載するためのダイパッドを有
していないので、熱放散性が良好なものとなっている
が、更に接着剤を用いていないため、熱放散性が更に一
層向上し、信頼性が高くなる。しかし、本発明では基板
支持用リード8と半導体素子搭載用配線基板6の接続に
接着剤を用いることも可能である。この場合、基板支持
用リード8と半導体素子搭載用配線基板6の接続部にだ
け接着剤を使用しているため、熱放散性に関しては問題
はない。しかも、接着剤は少量で済むので、接着剤のは
み出しが生じるようなことはない。
Further, since the lead frame 10 of this embodiment does not have a die pad for mounting the semiconductor element 4, the heat dissipation is good, but an adhesive is further used. Since it does not exist, heat dissipation is further improved and reliability is increased. However, in the present invention, an adhesive may be used to connect the substrate supporting lead 8 and the semiconductor element mounting wiring substrate 6. In this case, since the adhesive is used only at the connecting portion between the substrate supporting lead 8 and the semiconductor element mounting wiring substrate 6, there is no problem with respect to heat dissipation. Moreover, since a small amount of the adhesive is sufficient, the adhesive does not overflow.

【0025】更に、図3(b)に示すように半導体素子
搭載用配線基板6の貫通孔6aを貫通した基板支持用リ
ード8の先端8bをかしめて半導体素子搭載用配線基板
6を基板支持用リード8に堅固に接続することにより、
接続の信頼性を向上することができる。
Further, as shown in FIG. 3B, the tip 8b of the substrate supporting lead 8 penetrating the through hole 6a of the semiconductor element mounting wiring board 6 is caulked to support the semiconductor element mounting wiring board 6 on the substrate. By firmly connecting to the lead 8,
The reliability of the connection can be improved.

【0026】図5は本発明の他の実施例を示す、図3
(b)と同様の断面図である。図5に示すように、この
実施例においては半導体素子搭載用配線基板6の半導体
素子4搭載面と反対側の面(図において下面)に、その
4隅において基板支持用リード8の内端部の形状とほぼ
同じ形状の凹部6cがそれぞれ対応する基板支持用リー
ド8の延設方向に沿って貫通孔6aまで形成されている
(なお、この凹部6cを便宜上、前述の実施例における
図4に破線で詳細に示す)。
FIG. 5 shows another embodiment of the present invention, which is shown in FIG.
It is a sectional view similar to FIG. As shown in FIG. 5, in this embodiment, on the surface of the semiconductor element mounting wiring board 6 opposite to the surface on which the semiconductor element 4 is mounted (the lower surface in the figure), the inner end portions of the substrate supporting leads 8 at the four corners thereof. The recesses 6c having substantially the same shape as the above are formed up to the through holes 6a along the extending direction of the corresponding substrate supporting leads 8 (the recesses 6c are shown in FIG. Shown in detail by the broken line).

【0027】これらの凹部6cの半導体素子搭載用配線
基板6下面からの深さは、リードフレーム部材11の基
板支持用リード8の厚さに等しく設定されている。これ
らの凹部6cは、基板の一面に配線回路を形成するとき
に実施される配線基板の片面エッチングを両面エッチン
グとすることにより、配線回路の形成と同時に形成する
ことができる。したがって、特別なプロセスを加えるこ
となく、本実施例のリードフレーム部材11を形成する
ことができる。
The depth of these recesses 6c from the lower surface of the semiconductor element mounting wiring substrate 6 is set to be equal to the thickness of the substrate supporting leads 8 of the lead frame member 11. These recesses 6c can be formed at the same time as the formation of the wiring circuit by using the double-sided etching as the single-sided etching of the wiring board which is performed when the wiring circuit is formed on one surface of the substrate. Therefore, the lead frame member 11 of this embodiment can be formed without adding a special process.

【0028】そして、基板支持用リード8と半導体素子
搭載用配線基板6との接続状態では、内端部8aの上方
折曲げ部以外の他部を凹部6cにはめ込むことにより、
半導体素子搭載用配線基板6が基板支持用リード8に支
持されている。したがって、内端部8aが凹部6cに嵌
入していることから、半導体素子搭載用配線基板6は図
1(a)において、上下左右に移動することはない。ま
た、凹部6c内に基板支持用リード8の内端部8aが嵌
入した状態では、図2に示すように半導体素子搭載用配
線基板6の下面が基板支持用リード8の下面と同一平面
となる。
Then, when the substrate supporting leads 8 and the semiconductor element mounting wiring substrate 6 are connected to each other, the other portion of the inner end portion 8a other than the upwardly bent portion is fitted into the recess 6c.
The semiconductor element mounting wiring board 6 is supported by the board supporting leads 8. Therefore, since the inner end portion 8a is fitted in the concave portion 6c, the semiconductor element mounting wiring board 6 does not move vertically and horizontally in FIG. 1A. Further, when the inner end portion 8a of the substrate supporting lead 8 is fitted in the recess 6c, the lower surface of the semiconductor element mounting wiring substrate 6 is flush with the lower surface of the substrate supporting lead 8 as shown in FIG. ..

【0029】このように、半導体素子搭載用配線基板6
の下面が基板支持用リード8の下面と同一平面となるよ
うにすることにより、インナーリード2へのワイヤボン
ディング時にインナーリード2を熱するために用いられ
ている、図6(a),(b)に示すような従来のヒート
駒12を使うことが可能となる。すなわち、従来のヒー
ト駒12は、基板支持用リード8の内端部をディプレス
することによりインナーリード2と基板支持用リード8
との間に段差ができるため、ヒート駒12の表面にこの
段差と同じだけの段差a,bが設けられていると共に、
基板支持用リード8の内端部8aが載置される面cは平
面とされている。したがって、半導体素子搭載用配線基
板6の下面と基板支持用リード8の下面とが同一平面に
あることから、本実施例のリードフレームにおけるイン
ナーリードへのワイヤボンディングの際、面cを何ら加
工することなく平面状態のまま、ヒート駒12を使用す
ることができる。
In this way, the semiconductor element mounting wiring board 6
6 (a) and 6 (b) are used to heat the inner lead 2 during wire bonding to the inner lead 2 by making the lower surface of the inner surface flush with the lower surface of the substrate supporting lead 8. It is possible to use the conventional heat piece 12 as shown in FIG. That is, in the conventional heating piece 12, the inner lead 2 and the substrate supporting lead 8 are formed by depressing the inner end portions of the substrate supporting lead 8.
Since there is a step between and, the surface of the heat piece 12 is provided with steps a and b as much as the step, and
The surface c on which the inner end 8a of the substrate supporting lead 8 is placed is a flat surface. Therefore, since the lower surface of the semiconductor element mounting wiring substrate 6 and the lower surface of the substrate supporting lead 8 are on the same plane, the surface c is not processed at the time of wire bonding to the inner lead in the lead frame of this embodiment. The heat piece 12 can be used without being flat.

【0030】更に、基板支持用リード8を半導体素子搭
載用配線基板6に形成された凹部6cにはめ込む構造を
採っているため、基板支持用リード8と半導体素子搭載
用配線基板6との接続部が薄くなるので、半導体装置を
従来よりも薄くすることができる。なお、前述の実施例
では、半導体素子を搭載する場合について説明している
が、本発明は他の電子回路素子を搭載する場合にも適用
することができる。
Further, since the structure is such that the substrate supporting leads 8 are fitted in the recesses 6c formed in the semiconductor element mounting wiring board 6, the connecting portions between the substrate supporting leads 8 and the semiconductor element mounting wiring board 6 are connected. Since the thickness is thin, the semiconductor device can be thinner than before. In addition, in the above-mentioned embodiment, the case where the semiconductor element is mounted is explained, but the present invention can be applied to the case where another electronic circuit element is mounted.

【0031】[0031]

【発明の効果】以上の説明から明らかなように、本発明
の電子回路素子用リードフレームによれば、マイグレー
ションやワイヤボンダビリティーに及ぼす悪影響のおそ
れがなくなると共に、外観が向上するものとなる。ま
た、接着剤をほとんど使用しないか、全く使用しなくて
済むので、熱放散性が向上し、信頼性を更に一層向上さ
せることができる。その場合、本発明のリードフレーム
によれば、電子回路素子を搭載するためのダイパッドを
有していないので、熱放散性が更に一層良好なものとな
る。
As is apparent from the above description, according to the lead frame for an electronic circuit element of the present invention, there is no fear of adverse effects on migration and wire bondability, and the appearance is improved. Further, since almost no adhesive is used or no adhesive is used at all, heat dissipation is improved and reliability can be further improved. In that case, according to the lead frame of the present invention, since the die pad for mounting the electronic circuit element is not provided, the heat dissipation property is further improved.

【0032】また、電子回路素子搭載用配線基板の凹部
に基板支持用リードをはめ込む構造を採っているので、
電子回路装置をより一層薄くすることができる。更に本
発明によれば、特別なヒート駒を用意しなくても従来の
ヒート駒でワイヤボンディングを行うことができるの
で、安価に電子回路装置を製造することができる。
Further, since the board supporting leads are fitted in the concave portions of the electronic circuit element mounting wiring board,
The electronic circuit device can be made even thinner. Furthermore, according to the present invention, since wire bonding can be performed with a conventional heating piece without preparing a special heating piece, an electronic circuit device can be manufactured at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明にかかる電子回路素子搭載用リードフ
レームの一実施例を電子回路素子を搭載した状態で部分
的に示す平面図である。
FIG. 1 is a plan view partially showing an embodiment of an electronic circuit element mounting lead frame according to the present invention with an electronic circuit element mounted.

【図2】 図1における部分拡大平面図である。FIG. 2 is a partially enlarged plan view of FIG.

【図3】 図1におけるIIIーIII線に沿う断面を示し、
(a)は基板支持用リードを半導体素子搭載用配線基板
の貫通孔に通した状態を示す断面図、(b)は半導体素
子搭載用配線基板の貫通孔を貫通した基板支持用リード
の先端をかしめた状態を示す断面図である。
FIG. 3 shows a cross section taken along line III-III in FIG.
(A) is a cross-sectional view showing a state in which a substrate supporting lead is passed through a through hole of a semiconductor element mounting wiring board, and (b) shows a tip of the substrate supporting lead penetrating the through hole of a semiconductor element mounting wiring board. It is sectional drawing which shows the crimped state.

【図4】 半導体素子搭載用配線基板を概略的に示す平
面図である。
FIG. 4 is a plan view schematically showing a semiconductor element mounting wiring board.

【図5】 本発明の他の実施例を示す、図3(b)と同
様の断面図である。
FIG. 5 is a sectional view similar to FIG. 3B, showing another embodiment of the present invention.

【図6】 従来のヒート駒を示し、(a)はその平面
図、(b)は(a)におけるVIBーVIB線に沿う断面図で
ある。
FIG. 6 shows a conventional heating piece, (a) is a plan view thereof, and (b) is a sectional view taken along line VIB-VIB in (a).

【図7】 従来の一般的なリードフレームの平面図であ
る。
FIG. 7 is a plan view of a conventional general lead frame.

【図8】 この従来のリードフレームを用いて製造した
半導体装置の要部を概略的に示す図である。
FIG. 8 is a diagram schematically showing a main part of a semiconductor device manufactured using this conventional lead frame.

【図9】 従来のMCPにおける問題点を説明し、
(a)はその概略平面図、(b)は(a)におけるIXB
ーIXB線に沿う断面図である。
FIG. 9 illustrates problems in the conventional MCP,
(A) is its schematic plan view, (b) is IXB in (a)
FIG. 6 is a sectional view taken along the line IXB.

【図10】 従来の他のMCPにおける問題点を説明
し、(a)はその概略平面図、(b)は(a)における
XBーXB線に沿う断面図である。
10A and 10B illustrate problems in another conventional MCP, in which FIG. 10A is a schematic plan view thereof, and FIG.
It is a sectional view taken along line XB-XB.

【符号の説明】[Explanation of symbols]

1…ダイパッド、2…インナーリード、3…アウターリ
ード、4…半導体素子、5…ワイヤ、6…半導体素子搭
載用配線基板、6a…貫通孔、6b…配線リード、6c
…凹部、7…接着剤またはボンディングペースト、8…
基板支持用リード、8a…基板支持用リードの内端部、
8b…基板支持用リードの先端、10…リードフレー
ム、11…リードフレーム部材、12…ヒート駒
DESCRIPTION OF SYMBOLS 1 ... Die pad, 2 ... Inner lead, 3 ... Outer lead, 4 ... Semiconductor element, 5 ... Wire, 6 ... Semiconductor element mounting wiring board, 6a ... Through hole, 6b ... Wiring lead, 6c
... Recesses, 7 ... Adhesive or bonding paste, 8 ...
Substrate supporting leads, 8a ... Inner ends of the substrate supporting leads,
8b ... Tip of substrate supporting lead, 10 ... Lead frame, 11 ... Lead frame member, 12 ... Heat piece

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ダイパッドを有しないリードフレーム部
材に設けられた基板支持用リードに、所定数の電子回路
素子を搭載する電子回路素子搭載用配線基板を接続する
ことにより構成されている電子回路素子搭載用リードフ
レームにおいて、 前記電子回路素子搭載用配線基板の所定位置に貫通孔が
穿設されており、該貫通孔に前記基板支持用リードを通
すことにより、前記電子回路素子搭載用配線基板が前記
リードフレーム部材に接続されていることを特徴とする
電子回路素子搭載用リードフレーム。
1. An electronic circuit element configured by connecting an electronic circuit element mounting wiring board on which a predetermined number of electronic circuit elements are mounted to a substrate supporting lead provided on a lead frame member having no die pad. In the mounting lead frame, a through hole is formed in a predetermined position of the electronic circuit element mounting wiring board, and the electronic circuit element mounting wiring board is formed by passing the board supporting lead through the through hole. A lead frame for mounting an electronic circuit element, which is connected to the lead frame member.
【請求項2】 更に前記貫通孔を貫通した前記基板支持
用リードの先端をかしめたことを特徴とする請求項1記
載の電子回路素子搭載用リードフレーム。
2. The lead frame for mounting an electronic circuit element according to claim 1, further comprising caulking a tip of the substrate supporting lead penetrating the through hole.
【請求項3】 前記電子回路素子搭載用配線基板の前記
電子回路素子の搭載面と反対側の面に、前記電子回路素
子搭載用配線基板と前記基板支持用リードとの接続状態
において前記反対側の面と前記基板支持用リードの面と
を同一平面とする凹部が形成されていることを特徴とす
る請求項1または2記載の電子回路素子搭載用リードフ
レーム。
3. The electronic circuit element mounting wiring board is provided on a surface of the electronic circuit element mounting wiring board opposite to the electronic circuit element mounting surface, in the state where the electronic circuit element mounting wiring board and the substrate supporting lead are connected to each other. 3. The lead frame for mounting an electronic circuit element according to claim 1, wherein a recess is formed such that the surface of the substrate and the surface of the substrate supporting lead are flush with each other.
JP4131106A 1992-05-22 1992-05-22 Lead frame for mounting of electronic circuit device Pending JPH05326810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4131106A JPH05326810A (en) 1992-05-22 1992-05-22 Lead frame for mounting of electronic circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4131106A JPH05326810A (en) 1992-05-22 1992-05-22 Lead frame for mounting of electronic circuit device

Publications (1)

Publication Number Publication Date
JPH05326810A true JPH05326810A (en) 1993-12-10

Family

ID=15050123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4131106A Pending JPH05326810A (en) 1992-05-22 1992-05-22 Lead frame for mounting of electronic circuit device

Country Status (1)

Country Link
JP (1) JPH05326810A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034441A1 (en) * 1997-12-23 1999-07-08 Tyco Electronics Logistics Ag Multichip module with small overall height
JP2014063966A (en) * 2012-09-24 2014-04-10 Renesas Electronics Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034441A1 (en) * 1997-12-23 1999-07-08 Tyco Electronics Logistics Ag Multichip module with small overall height
JP2014063966A (en) * 2012-09-24 2014-04-10 Renesas Electronics Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US9496205B2 (en) Power semiconductor package
JP3526788B2 (en) Method for manufacturing semiconductor device
US20100059783A1 (en) Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation
KR20050014676A (en) Circuit module
JPH1050734A (en) Chip type semiconductor
JP2844058B2 (en) Semiconductor package
US7875964B2 (en) Multi-chip semiconductor connector and method
JP4208490B2 (en) Semiconductor power module and manufacturing method thereof
US20070268674A1 (en) Electronic Module with a Semiconductor Chip and a Component Housing and Methods for Producing the Same
JPH05129505A (en) Lead frame for electronic-circuit-element mounting use
JPH05326810A (en) Lead frame for mounting of electronic circuit device
KR101008534B1 (en) Power semiconductor mudule package and method for fabricating the same
JPH065769A (en) Laminated film base material and lead frame for mounting electronic circuit element employing the film base material
JPH0521480A (en) Lead frame
JP4881369B2 (en) Manufacturing method of semiconductor device
JP3714808B2 (en) Semiconductor device
JP2737332B2 (en) Integrated circuit device
JP2006013555A (en) Semiconductor device
KR100369501B1 (en) Semiconductor Package
JPH11219969A (en) Semiconductor device
JP2006013554A (en) Semiconductor device
JPH05335480A (en) Power supply semiconductor module
JPH10189665A (en) Semiconductor device
JPS61101061A (en) Semiconductor device
JPH05326809A (en) Manufacture of lead frame for mounting electronic circuit element