JPH05316477A - Television signal processor - Google Patents
Television signal processorInfo
- Publication number
- JPH05316477A JPH05316477A JP4121730A JP12173092A JPH05316477A JP H05316477 A JPH05316477 A JP H05316477A JP 4121730 A JP4121730 A JP 4121730A JP 12173092 A JP12173092 A JP 12173092A JP H05316477 A JPH05316477 A JP H05316477A
- Authority
- JP
- Japan
- Prior art keywords
- muse
- signal
- converter
- circuit
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、ハイビジョン受信機
に用いられるテレビジョン信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal processing device used in a high definition receiver.
【0002】[0002]
【従来の技術】高帯域な高品位テレビジョン信号を、伝
送上実用的なレベルに帯域圧縮して伝送し、復元する一
方式としてMUSE(MULTIPLE SUB-NYQUIST SAMPLING
ENCODING )方式が提案されている。しかし、MUSE
方式の信号を受信し完全に映像まで復元するシステム
は、高価であるために、MUSE信号を標準のNTSC
方式に変換する簡易型のダウンコンバータが開発されて
いる。このシステムを構築すると、映像を現行のNTS
C方式のテレビジョン受像機で見ることができる。2. Description of the Related Art MUSE (MULTIPLE SUB-NYQUIST SAMPLING) is used as a method for compressing and transmitting high-bandwidth high-definition television signals to a practical level for transmission.
ENCODING) method has been proposed. But MUSE
Since the system that receives the standard signal and completely restores the image is expensive, the MUSE signal is a standard NTSC signal.
A simple down-converter for converting to a system has been developed. When this system is built, the video will be
It can be viewed on a C-type television receiver.
【0003】このMUSE方式の信号を受信できるシス
テムを商品化するにあたっては、MUSEデコーダ、ダ
ウンコンバータ、チューナ、モニタを一つの筐体の内部
に収めたテレビセットが考えられており、今後はこのよ
うなセットが普及するものと考えられる。またハイビジ
ョン放送においては将来的にスクランブル化、デジタル
伝送が予想される。このときのデジタルインターフェー
スを考えた場合、現在のMUSEデコーダにおいては同
期系、すなわちA/D変換器の後段に接続されるのが通
常考えられる方式である。この場合、映像信号はFM時
で10ビット、AM時では8ビットとなる。図2は、M
USE信号処理システムを示している。In commercializing a system capable of receiving this MUSE system signal, a television set in which a MUSE decoder, a down converter, a tuner and a monitor are housed in one housing is considered. It is thought that various sets will spread. In high-definition broadcasting, scrambling and digital transmission are expected in the future. Considering the digital interface at this time, in the present MUSE decoder, it is a generally considered system to be connected to the synchronous system, that is, the latter stage of the A / D converter. In this case, the video signal has 10 bits in FM and 8 bits in AM. FIG. 2 shows M
1 illustrates a USE signal processing system.
【0004】図2(A)は、MUSEデコーダ、図2
(B)はダウンコンバータの構成である。MUSEデコ
ーダから説明する。MUSE信号は入力端子201を介
してA/D変換器202に入力されて、10ビットのデ
ジタルMUSE信号に変換される。デジタルMUSE信
号は、波形等化回路(イコライザ)203に入力されて
波形等化され、PLL回路204及びディエンファシス
回路207に入力される。PLL回路204は、クロッ
ク再生を行い伝送データに同期したサンプリングクロッ
クを発生するものであり、その出力サンプリングクロッ
クをA/D変換器202のクロック入力端に供給してい
る。ディエンファシス回路207は、エンファシスに対
する伸長を行ない、8ビットのデジタル信号として出力
する。この信号は、MUSEデコード処理部208に入
力され高品位テレビジョン信号に復元され出力端子20
9へ導出される。FIG. 2A shows a MUSE decoder, FIG.
(B) is the configuration of the down converter. The MUSE decoder will be described first. The MUSE signal is input to the A / D converter 202 via the input terminal 201 and converted into a 10-bit digital MUSE signal. The digital MUSE signal is input to the waveform equalization circuit (equalizer) 203, waveform equalized, and input to the PLL circuit 204 and the de-emphasis circuit 207. The PLL circuit 204 reproduces a clock to generate a sampling clock synchronized with the transmission data, and supplies the output sampling clock to the clock input terminal of the A / D converter 202. The de-emphasis circuit 207 expands the emphasis and outputs it as an 8-bit digital signal. This signal is input to the MUSE decoding processing unit 208, restored to a high definition television signal, and output terminal 20.
9 is derived.
【0005】図2(B)はダウンコンバータを示してい
る。MUSE信号は、入力端子211を介してA/D変
換器212に入力されデジタルMUSE信号に変換され
る。A/D変換器212では、コストダウンのために8
ビットのデジタルMUSE信号に変換している。このデ
ジタルMUSE信号は、PLL回路214及びディエン
ファシス回路217に入力される。PLL回路214
は、MUSEデコーダのものと同様にクロック再生を行
い、伝送データに同期したサンプリングクロックを発生
し、A/D変換器212のクロック入力端に供給してい
る。またディエンファシス回路217は、エンファシス
に対する伸長を行ない、8ビットのデジタル信号を出力
する。この信号は、ダウンコンバート処理部218に入
力され、標準テレビジョン信号に変換され出力端子21
9に導出される。FIG. 2B shows a down converter. The MUSE signal is input to the A / D converter 212 via the input terminal 211 and converted into a digital MUSE signal. In the A / D converter 212, to reduce the cost, 8
Converted to bit digital MUSE signal. This digital MUSE signal is input to the PLL circuit 214 and the de-emphasis circuit 217. PLL circuit 214
Performs clock reproduction similar to that of the MUSE decoder, generates a sampling clock synchronized with the transmission data, and supplies the sampling clock to the clock input terminal of the A / D converter 212. Further, the de-emphasis circuit 217 expands the emphasis and outputs an 8-bit digital signal. This signal is input to the down conversion processing unit 218, converted into a standard television signal, and output terminal 21.
9 is derived.
【0006】[0006]
【発明が解決しようとする課題】MUSE信号を処理す
る総合的なシステムを構築し、1つのテレビセットにM
USEデコーダ、ダウンコンバータを内蔵させることを
考えた場合、共有できる部分をできるだけ多くした方が
好ましく、また、他の機能、例えばディスクランブラー
等を付加する場合に容易に付加できる構成が望まれる。
しかし、図2に示したMUSEデコーダとダウンコンバ
ータを単純にテレビセットに内蔵させたのでは、このよ
うな要望を満足することができず、消費電力の増大、ス
ペースの増大を招いてしまう。またダウンコンバータに
おいては、もともとA/D変換器212のデジタル化ビ
ット数がコスト低減のために8ビットであり、MUSE
デコーダに比べて下位2ビットが切り捨てられており画
質が劣化するという問題がある。[Problems to be Solved by the Invention] A comprehensive system for processing MUSE signals has been constructed, and M is set in one TV set.
When considering incorporating a USE decoder and a down converter, it is preferable to increase the number of sharable portions as much as possible, and it is desirable to have a configuration that allows easy addition of other functions such as a descrambler.
However, simply incorporating the MUSE decoder and the down converter shown in FIG. 2 into a television set cannot satisfy such a demand, resulting in an increase in power consumption and an increase in space. In the down converter, the digitization bit number of the A / D converter 212 is originally 8 bits for cost reduction.
The lower 2 bits are truncated as compared with the decoder, which causes a problem that the image quality is deteriorated.
【0007】そこでこの発明は、ダウンコンバータ出力
の画質の改善を図り、できるだけ少数の回路ブロックに
よりMUSEデコーダ及びダウンコンバータを一体化
し、またディスクランブラー等の機能増大用ブロックを
追加することが容易な構成のテレビジョン信号処理装置
を提供することを目的とする。In view of the above, the present invention improves the image quality of the down converter output, integrates the MUSE decoder and the down converter with as few circuit blocks as possible, and easily adds a function increasing block such as a descrambler. It is an object of the present invention to provide a television signal processing device.
【0008】[0008]
【課題を解決するための手段】この発明は、MUSE信
号を受信してハイビジョン信号に復元するMUSEデコ
ーダ並びにMUSE信号を現行のテレビジョン方式に変
換するダウンコンバータ機能を有する装置において、上
記MUSEデコーダ及びダウンコンバータの入力処理部
分として、MUSE信号をアナログデジタル変換するA
/D変換器と、前記A/D変換器の出力信号により同期
再生を行う同期再生回路及び前記A/D変換器の出力信
号に対してディエンファシスを行うディエンファシス回
路を共通化し、前記ディエンファシス回路出力信号をM
USEデコード処理部及びダウンコンバート処理部に供
給するように構成するものである。The present invention provides a MUSE decoder for receiving a MUSE signal and restoring it to a high-definition signal, and a device having a down-converter function for converting the MUSE signal into a current television system. As the input processing part of the down converter, A which converts the MUSE signal into analog digital
The A / D converter, the synchronous reproduction circuit for performing synchronous reproduction by the output signal of the A / D converter, and the de-emphasis circuit for performing de-emphasis on the output signal of the A / D converter are made common, and the de-emphasis is performed. Circuit output signal is M
It is configured to be supplied to the USE decoding processing unit and the down conversion processing unit.
【0009】[0009]
【作用】上記の手段により、MUSEデコード、ダウン
コンバートを少数の回路ブロックで実現でき、省スペー
ス化を得られ、かつダウンコンバータ出力の画質改善を
図ることができる。By the above means, MUSE decoding and down conversion can be realized with a small number of circuit blocks, space can be saved, and the image quality of the down converter output can be improved.
【0010】[0010]
【実施例】以下、この発明の実施例を図面を参照して説
明する。Embodiments of the present invention will be described below with reference to the drawings.
【0011】図1はこの発明の一実施例を示すブロック
図である。MUSE信号は入力端子101に導入され、
A/D変換器102において10ビットのデジタルMU
SE信号にデジタル化される。デジタルMUSE信号
は、波形等化回路103により波形等化され、そのうち
の9ビットは、システムの同期を取るためにPLL回路
104に入力される。PLL回路104は、クロック再
生を行い、伝送データに同期したサンプリングクロック
を発生し、A/D変換器102のクロック入力端に供給
している。波形等化回路103の出力は、ディエンファ
シス回路107に入力され伸長され、8ビットの信号と
して出力される。FIG. 1 is a block diagram showing an embodiment of the present invention. The MUSE signal is introduced to the input terminal 101,
10-bit digital MU in A / D converter 102
Digitized into SE signal. The digital MUSE signal is waveform-equalized by the waveform equalization circuit 103, 9 bits of which are input to the PLL circuit 104 for system synchronization. The PLL circuit 104 reproduces a clock, generates a sampling clock synchronized with the transmission data, and supplies the sampling clock to the clock input terminal of the A / D converter 102. The output of the waveform equalization circuit 103 is input to the de-emphasis circuit 107, expanded, and output as an 8-bit signal.
【0012】ディエンファシス回路107の出力は、M
USEデコード処理部108に入力されて、ここで高品
位テレビジョン信号に復元され出力端子109に導出さ
れる。また、ディエンファシス回路107の出力は、ダ
ウンコンバート処理部110にも入力されて標準テレビ
ジョン信号(NTSC方式)に方式変換され、出力端子
111へ導出される。The output of the de-emphasis circuit 107 is M
It is input to the USE decoding processing unit 108, where it is restored to a high-definition television signal and is output to the output terminal 109. The output of the de-emphasis circuit 107 is also input to the down-conversion processing unit 110, system-converted into a standard television signal (NTSC system), and led to the output terminal 111.
【0013】ここで、MUSE処理系がMUSEデコー
ド処理部108に内蔵されているが、その同期クロック
等は、ダウンコンバート処理部110にも導入され、使
用されている。また、波形等化回路103の出力端子P
1とディエンファシス回路107の入力端子P2との間
には、ディスクランブラ120を挿入することもでき
る。Here, the MUSE processing system is built in the MUSE decoding processing unit 108, but its synchronous clock and the like are also introduced and used in the down conversion processing unit 110. Further, the output terminal P of the waveform equalization circuit 103
A descrambler 120 can be inserted between the 1 and the input terminal P2 of the de-emphasis circuit 107.
【0014】上記した実施例によると、MUSE信号を
デコードした高品位テレビジョン信号と、MUSE信号
を標準テレビジョン信号に変換した信号の両方を、少数
の回路ブロック構成により得ることができ、これをテレ
ビセットに内蔵させる場合、省スペース、コストダウン
を得られる。また、ディエンファシス回路107からダ
ウンコンバート処理部110に与えられる信号は、もと
もとA/D変換処理では10ビット精度の信号であり、
従来の単独のダウンコンバータに比べて、精度が良くダ
ウンコンバータの出力映像の画質改善を図ることができ
る。According to the above-described embodiment, both the high-definition television signal obtained by decoding the MUSE signal and the signal obtained by converting the MUSE signal into the standard television signal can be obtained with a small number of circuit block configurations. If it is built into a TV set, space saving and cost reduction can be obtained. Further, the signal given from the de-emphasis circuit 107 to the down conversion processing unit 110 is originally a signal with 10-bit precision in the A / D conversion processing,
As compared with the conventional single down converter, the quality of the output image of the down converter can be improved with higher accuracy.
【0015】[0015]
【発明の効果】以上説明したようにこの発明によれば、
ダウンコンバート出力の画質の改善を図り、できるだけ
少数の回路ブロックによりMUSEデコーダ及びダウン
コンバータを一体化し、またディスクランブラー等の機
能増大用ブロックを追加することが容易である。As described above, according to the present invention,
It is easy to improve the image quality of the down-converted output, integrate the MUSE decoder and the down-converter with as few circuit blocks as possible, and add a function increasing block such as a descrambler.
【図1】この発明の一実施例を示す構成説明図。FIG. 1 is a structural explanatory view showing an embodiment of the present invention.
【図2】従来のMUSEデコーダのブロック構成図及び
ダウンコンバータのブロック構成図。FIG. 2 is a block configuration diagram of a conventional MUSE decoder and a block configuration diagram of a down converter.
102…A/D変換器、103…波形等化回路、104
…PLL回路、107…ディエンファシス回路、108
…MUSEデコード処理部、110…ダウンコンバート
処理部、120…ディスクランブラ。102 ... A / D converter, 103 ... Waveform equalization circuit, 104
... PLL circuit, 107 ... De-emphasis circuit, 108
... MUSE decoding processing unit, 110 ... Down conversion processing unit, 120 ... Descrambler.
Claims (3)
号に復元するMUSEデコーダ並びにMUSE信号を現
行のテレビジョン方式に変換するダウンコンバータ機能
を有する装置において、 上記MUSEデコーダ及びダウンコンバータの入力処理
部分として、MUSE信号をアナログデジタル変換する
A/D変換器と、前記A/D変換器の出力信号により同
期再生を行う同期再生回路及び前記A/D変換器の出力
信号に対してディエンファシスを行うディエンファシス
回路を共通化し、前記ディエンファシス回路出力信号を
MUSEデコード処理部及びダウンコンバート処理部に
供給するように構成したことを特徴とするテレビジョン
信号処理装置。1. A MUSE decoder for receiving a MUSE signal and restoring it to a high-definition signal, and a device having a down-converter function for converting the MUSE signal into a current television system, wherein an input processing part of the MUSE decoder and the down-converter is: A / D converter for analog-to-digital conversion of MUSE signal, synchronous reproduction circuit for synchronous reproduction by output signal of the A / D converter, and de-emphasis for de-emphasis for output signal of the A / D converter A television signal processing apparatus, characterized in that a circuit is made common and the output signal of the de-emphasis circuit is supplied to a MUSE decoding processing section and a down conversion processing section.
ス回路との間に、MUSE波形等化回路またはデジタル
インターフェースを含む信号処理回路を設けたことを特
徴とする請求項1記載のテレビジョン信号処理装置。2. The television signal according to claim 1, wherein a signal processing circuit including a MUSE waveform equalizing circuit or a digital interface is provided between the A / D converter and the de-emphasis circuit. Processing equipment.
期信号を前記ダウンコンバート処理部に導入して用いる
ように構成したことを特徴とする請求項1記載のテレビ
ジョン信号処理装置。3. The television signal processing apparatus according to claim 1, wherein the synchronization signal in the MUSE decoding processing section is introduced into the down conversion processing section for use.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4121730A JPH05316477A (en) | 1992-05-14 | 1992-05-14 | Television signal processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4121730A JPH05316477A (en) | 1992-05-14 | 1992-05-14 | Television signal processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05316477A true JPH05316477A (en) | 1993-11-26 |
Family
ID=14818466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4121730A Pending JPH05316477A (en) | 1992-05-14 | 1992-05-14 | Television signal processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05316477A (en) |
-
1992
- 1992-05-14 JP JP4121730A patent/JPH05316477A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4800426A (en) | Method and system for transmission and reception of high definition | |
US5229855A (en) | System and method for combining multiple composite video signals | |
KR100488081B1 (en) | Television with integrated receiver decoder, and method of mixing on-screen display data with video data | |
JP4131284B2 (en) | Video signal processing apparatus and video signal processing method | |
KR0153618B1 (en) | Apparatus for processing bpsk signals transmitted with ntsc tv on quadrature phase video carrier | |
JPS63164767A (en) | Television video signal controller | |
CA2127942C (en) | Video-data transmitter, video-data receiver, and video-data transceiver | |
JPH05316477A (en) | Television signal processor | |
US5130796A (en) | Subsample television signal processing apparatus | |
JPH1013340A (en) | Digital signal transmitting device | |
JP2808884B2 (en) | Television signal converter | |
JP2790161B2 (en) | Satellite receiver | |
JP2708196B2 (en) | Multiple subsampling signal adapter device | |
KR100222762B1 (en) | Parallel/serial coversion circuit for teletext function support | |
JP2943568B2 (en) | Video data transmission device, video data reception device, and video data transmission device | |
JPH1051774A (en) | Digital video camera with substantially constant rate and transmission system using the same | |
JP2677650B2 (en) | Television signal processing circuit | |
JP2000299854A (en) | Multi-channel video audio signal server and program recording medium | |
JPH0646380A (en) | Transmission signal receiver | |
JP3271119B2 (en) | Signal transmission system and receiving device | |
JPS61261979A (en) | Compensating system for drop-out of video signal | |
JPS60217789A (en) | High definition television receiver | |
JP2000505975A (en) | Digital transmission of television signals | |
JPS6251887A (en) | Level control circuit for high-definition signal | |
Hikichi et al. | The MUSE decoder with satellite tuner for HDTV |