JP2708196B2 - Multiple subsampling signal adapter device - Google Patents

Multiple subsampling signal adapter device

Info

Publication number
JP2708196B2
JP2708196B2 JP63270075A JP27007588A JP2708196B2 JP 2708196 B2 JP2708196 B2 JP 2708196B2 JP 63270075 A JP63270075 A JP 63270075A JP 27007588 A JP27007588 A JP 27007588A JP 2708196 B2 JP2708196 B2 JP 2708196B2
Authority
JP
Japan
Prior art keywords
signal
digital
output
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63270075A
Other languages
Japanese (ja)
Other versions
JPH02116281A (en
Inventor
佑一 二宮
俊郎 大村
孝広 新海
優 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Broadcasting Corp
Original Assignee
Toshiba Corp
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Japan Broadcasting Corp filed Critical Toshiba Corp
Priority to JP63270075A priority Critical patent/JP2708196B2/en
Publication of JPH02116281A publication Critical patent/JPH02116281A/en
Application granted granted Critical
Publication of JP2708196B2 publication Critical patent/JP2708196B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、高品位テレビ信号を帯域圧縮して伝送し
復調する多重サブサンプリング送受信システム(例えば
MUSEシステム)に適用されるもので、MUSEデコーダとデ
ジタル記録再生機器とを結合する場合に有効な多重サブ
サンプリング信号アダプタ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a multiplex sub-sampling transmission / reception system (for example, a multi-sampling transmission / reception system for compressing and transmitting a high-definition television signal after demodulating the band).
The present invention relates to a multi-subsampling signal adapter device which is applied to a MUSE decoder and is effective when a MUSE decoder is connected to a digital recording / reproducing device.

(従来の技術) 高品位テレビジョン伝送方式としてMUSE方式が開発さ
れている。この方式は、例えば特願昭60−106132号、NH
K技術研究vol.39,NO2等の文献にも記載されている。MUS
E方式は、高品位テレビジョン信号を、多重サブサンプ
リング信号として8.1MHzまで帯域圧縮して例えば衛星放
送を利用して伝送しており、これを再生するためには衛
星放送受信機で受信し復調した後、いわゆるMUSEデコー
ダを用いて再生している。
(Prior Art) The MUSE system has been developed as a high-definition television transmission system. This method is disclosed, for example, in Japanese Patent Application No. 60-106132, NH
It is also described in literature such as K Technology Research vol.39, NO2. MUS
In the E system, a high-definition television signal is band-compressed to 8.1 MHz as a multiplexed sub-sampling signal and transmitted using, for example, satellite broadcasting.To reproduce the signal, it is received by a satellite broadcasting receiver and demodulated. After that, playback is performed using a so-called MUSE decoder.

第7図はMUSE方式によるテレビジョン信号を受信する
衛星放送受信システムを示している。アンテナ1で受け
られた衛星放送波は、衛星放送チューナ(以下BSチュー
ナと称する)2で受信及び復調され、セレクタ3に供給
される。セレクタ3は、受信信号MUSEデコーダ4に導く
ことができるとともに、ハイビジョン機器(例えば磁気
記録再生装置)6にも導くことができる。MUSEデコーダ
4で再生された高品位テレビジョン信号は、モニタ5に
導入されて表示される。
FIG. 7 shows a satellite broadcast receiving system for receiving a television signal according to the MUSE system. The satellite broadcast wave received by the antenna 1 is received and demodulated by a satellite broadcast tuner (hereinafter referred to as a BS tuner) 2 and supplied to a selector 3. The selector 3 can guide the received signal to the MUSE decoder 4 and also to a high-vision device (for example, a magnetic recording / reproducing device) 6. The high-definition television signal reproduced by the MUSE decoder 4 is introduced to a monitor 5 and displayed.

ここで、磁気記録再生装置6においても、最近ではデ
ジタル技術の開発とともに、デジタル信号処理回路が開
発されており、磁気記録再生装置とMUSEシステムとのア
ダプタとしては、第6図に示すような構成が考えられ
る。
In the magnetic recording / reproducing apparatus 6, a digital signal processing circuit has recently been developed along with the development of digital technology. The adapter between the magnetic recording / reproducing apparatus and the MUSE system has a configuration as shown in FIG. Can be considered.

即ち、BSチューナで復調されたMUSE方式ベースバンド
信号は、入力端子10を介してアナログデジタル変換器11
に入力される。このアナログデジタル変換器11の出力は
10ビットのデータであり、デジタル出力端子12と、モー
ド切換えスイッチ13の一方の入力部aに供給される。ア
ナログデジタル変換器11の出力を10ビットとしているの
は、伝送経路補償を行なうために非線形レベル伸長,デ
ィエンファシス処理などを行なうときにその分解能とし
て10ビット程度が必要だからである。スイッチ13の他方
の入力部bは、デジタル入力端子14に接続されている。
デジタル出力端子12とデジタル入力端子14は、ハイビジ
ョン機器としての磁気記録再生装置の入力端子と出力端
子にそれぞれ接続される。モードスイッチ13で選択され
た出力信号は、非線形レベル伸長回路15に供給されレベ
ル伸長され,次にディエンファシス回路16に供給され
る。これは、伝送経路における信号の歪みを低減するた
めに送信側でレベル圧縮とプリエンファシスを行なって
いるからである。
That is, the MUSE baseband signal demodulated by the BS tuner is supplied to the analog / digital converter 11 via the input terminal 10.
Is input to The output of this analog-to-digital converter 11
10-bit data is supplied to the digital output terminal 12 and one input section a of the mode changeover switch 13. The reason why the output of the analog-to-digital converter 11 is set to 10 bits is that a resolution of about 10 bits is required when performing non-linear level expansion and de-emphasis processing to perform transmission path compensation. The other input b of the switch 13 is connected to the digital input terminal.
The digital output terminal 12 and the digital input terminal 14 are respectively connected to an input terminal and an output terminal of a magnetic recording / reproducing device as a high-vision device. The output signal selected by the mode switch 13 is supplied to a non-linear level extending circuit 15 to be extended, and then supplied to a de-emphasis circuit 16. This is because level compression and pre-emphasis are performed on the transmission side in order to reduce signal distortion in the transmission path.

更にディエンファシス回路16の出力は、伝送逆ガンマ
回路17に入力され、8ビットのデータとして出力されデ
コーダとしての映像信号処理部18に供給される。
Further, the output of the de-emphasis circuit 16 is input to a transmission inverse gamma circuit 17, output as 8-bit data, and supplied to a video signal processing unit 18 as a decoder.

磁気記録再生装置からのMUSE信号を再生する場合に
は、スイッチ13が端子b側に切換えられる。尚、モード
スイッチ13の出力は、コントロール信号再生部19、同期
検出回路20、音声処理部22にも供給される。同期検出回
路20で検出された同期信号はタイミング発生器21に供給
され、システムクロックや各種タイミング信号を得るの
に用いられる。
When reproducing the MUSE signal from the magnetic recording / reproducing apparatus, the switch 13 is switched to the terminal b. Note that the output of the mode switch 13 is also supplied to a control signal reproducing unit 19, a synchronization detecting circuit 20, and an audio processing unit 22. The synchronization signal detected by the synchronization detection circuit 20 is supplied to a timing generator 21 and used to obtain a system clock and various timing signals.

(発明が解決しようとする課題) 上記した第6図のアダプタであると、アナログデジタ
ル変換器11の出力部の10ビットの信号を磁気記録再生装
置で記録したり、また、磁気記録再生装置から10ビット
のデータを再生してスイッチ13に入力する構成となって
いる。このような方式のアダプタであると、磁気記録再
生装置で扱うデータが10ビットであるために、デジタル
記録再生回路の回路構成が複雑となる問題がある。また
デジタル記録再生回路において使用するメモリも大きな
容量のものを必要とし高価になる問題がある。
(Problem to be Solved by the Invention) With the adapter shown in FIG. 6, a 10-bit signal at the output section of the analog-to-digital converter 11 can be recorded by a magnetic recording / reproducing device, The configuration is such that 10-bit data is reproduced and input to the switch 13. With such an adapter, there is a problem that the circuit configuration of the digital recording / reproducing circuit becomes complicated because the data handled by the magnetic recording / reproducing device is 10 bits. In addition, there is a problem that a memory used in the digital recording / reproducing circuit requires a large capacity and is expensive.

そこでこの発明は、画像再生を得るには8ビット(25
6階調)のデータでも充分であることに着目し、磁気記
録再生装置等のデジタル記録再生機器には低ビットのデ
ータが供給されるようにしその負担を軽減できるように
した多重サブサンプリング信号アダプタ装置を提供する
ことを目的とする。
Therefore, the present invention provides an 8-bit (25-bit)
Focusing on the fact that 6-gradation) data is sufficient, a multiplexed sub-sampling signal adapter that supplies low-bit data to digital recording / reproducing equipment such as magnetic recording / reproducing devices to reduce the burden It is intended to provide a device.

[発明の構成] (課題を解決するための手段) 上記の課題を解決するため、この発明に係る多重サブ
サンプリング信号アダプタ装置は、 チューナで受信され復調された多重サブサンプリング
信号が入力されるアナログ入力端子と、 このアナログ入力端子からの多重サブサンプリング信
号を10ビットのデジタル信号に変換するアナログデジタ
ル変換器と、 外部からの8ビットのデジタル信号が入力されるデジ
タル入力端子と、 前記アナログデジタル変換器からのデジタル信号およ
び前記デジタル入力端子からのデジタル信号のいずれか
一方をモード切換え信号により選択して出力する第1の
スイッチ手段と、 前記第1のスイッチ手段の出力信号が入力される非線
形レベル伸長回路と、この非線形レベル伸長回路の出力
が入力されるディエンファシス回路およびこのディエン
ファシス回路の出力が入力される伝送逆ガンマ回路から
なり、8ビットデータを出力する第1および第2の伝送
経路補償手段と、 前記第1のスイッチ手段が前記アナログデジタル変換
器からのデジタル信号を選択したとき前記第1の伝送経
路補償手段の出力信号を選択し、前記第1のスイッチ手
段が前記デジタル入力端子からのデジタル信号を選択し
たとき該第1のスイッチ手段の出力信号を選択する第2
のスイッチ手段と、 前記第2のスイッチ手段により選択された信号が入力
される多重サブサンプリング信号デコーダと、 前記第1のスイッチ手段が前記アナログデジタル変換
器からのデジタル信号を選択したとき前記第2の伝送経
路補償手段の出力信号を選択し、前記第1のスイッチ手
段が前記デジタル入力端子からのデジタル信号を選択し
たとき該第1のスイッチ手段の出力信号を選択する第3
のスイッチ手段と、 前記第3のスイッチ手段により選択された信号を外部
へ出力するためのデジタル出力端子とを具備したことを
特徴とする。
[Means for Solving the Problems] In order to solve the above problems, a multiplex sub-sampling signal adapter device according to the present invention is an analog device to which a multiplex sub-sampling signal received and demodulated by a tuner is input. An input terminal; an analog-to-digital converter that converts a multiplexed sub-sampling signal from the analog input terminal into a 10-bit digital signal; a digital input terminal to which an external 8-bit digital signal is input; Switch means for selecting and outputting one of a digital signal from a switch and a digital signal from the digital input terminal by a mode switching signal; and a non-linear level to which an output signal of the first switch means is inputted. An expansion circuit and a de-encoder to which the output of the nonlinear level expansion circuit is input. First and second transmission path compensating means for outputting 8-bit data, the first switching means comprising an analog-to-digital converter, comprising a transmission inverse gamma circuit to which an output of the de-emphasis circuit is inputted. When the digital signal from the first transmission path compensating means is selected, and when the first switching means selects the digital signal from the digital input terminal, the output of the first switching means is selected. Second to select the signal
Switch means; a multiplexed sub-sampling signal decoder to which a signal selected by the second switch means is inputted; and the second switch means when the first switch means selects a digital signal from the analog-to-digital converter. Selecting the output signal of the transmission path compensating means, and selecting the output signal of the first switching means when the first switching means selects the digital signal from the digital input terminal.
And a digital output terminal for outputting the signal selected by the third switch to the outside.

(作用) このような構成により、この発明ではデジタル出力端
子に接続されるデジタル記録再生機器は低ビット(8ビ
ット)の信号を扱うことになるため、その回路規模が小
さくて済むという利点に加えて、非線形レベル伸長回路
とディエンファシス回路および伝送逆ガンマ回路からな
る伝送経路補償手段が多重サブサンプリング信号デコー
ダへの入力とデジタル出力端子への出力の両方にそれぞ
れ個別に設けられていることにより、伝送経路補償をそ
れぞれに対して最適化することができ、さらに第1のス
イッチ手段がデジタル入力端子からのデジタル信号を選
択したとき、第3のスイッチ手段はこれをそのままデジ
タル出力端子へ出力するので、このときデジタル出力端
子から出力されるデジタル信号をダビング用として利用
できる。
(Operation) With such a configuration, in the present invention, the digital recording / reproducing device connected to the digital output terminal handles low-bit (8-bit) signals, so that the circuit scale can be reduced. The transmission path compensating means including the non-linear level expansion circuit, the de-emphasis circuit and the transmission inverse gamma circuit is provided separately for both the input to the multiplexed sub-sampling signal decoder and the output to the digital output terminal. The transmission path compensation can be optimized for each, and when the first switch selects a digital signal from the digital input terminal, the third switch outputs the digital signal as it is to the digital output terminal. At this time, the digital signal output from the digital output terminal can be used for dubbing.

(実施例) 以下、この発明の実施例を図面を参照して説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1はこの発明の一実施例である。入力端子30には、
BSチューナで受信され復調されたアナログMUSE信号が供
給される。このアナログMUSE信号は、低減フィルタ31を
介してクランプ回路32でクランプ処理を受け、続いてア
ナログデジタル変換器33に入力される。このアナログデ
ジタル変換器33では、1サンプル10ビットの量子化が行
われ、その出力はモードスイッチSW1の端子Aに供給さ
れる。このスイッチSW1は、端子Aあるいは端子Bのい
ずれかを選択しその出力を非線形レベル伸長回路35及び
51に入力する。スイッチSW1の端子Bには、デジタル入
力端子55が接続されており、ここには外部のデジタル記
録再生機器の出力端子が接続される。
The first is an embodiment of the present invention. Input terminal 30
An analog MUSE signal received and demodulated by the BS tuner is supplied. The analog MUSE signal is subjected to a clamp process by the clamp circuit 32 via the reduction filter 31, and then input to the analog-to-digital converter 33. In the analog-to-digital converter 33, 10 bits per sample are quantized, and the output is supplied to the terminal A of the mode switch SW1. The switch SW1 selects either the terminal A or the terminal B, and outputs the output of the switch SW1 to the non-linear level extending circuit 35.
Enter 51. A digital input terminal 55 is connected to the terminal B of the switch SW1, and an output terminal of an external digital recording / reproducing device is connected here.

非線形レベル伸長回路35の出力はスイッチSW2を介し
てデュエンファシス回路36に入力することができ、この
ディエンファシス回路36の出力はスイッチSW3を介して
伝送逆ガンマ回路37に入力することができる。そしてこ
の伝送逆ガンマ回路37の出力はスイッチSW4を介してMUS
E映像信号処理部38に入力することができる。
The output of the non-linear level expansion circuit 35 can be input to the de-emphasis circuit 36 via the switch SW2, and the output of the de-emphasis circuit 36 can be input to the transmission inverse gamma circuit 37 via the switch SW3. The output of the transmission inverse gamma circuit 37 is connected to the MUS via the switch SW4.
It can be input to the E video signal processing unit 38.

第2図は非線形レベル伸長特性例であり、第3図はデ
ィエンファシス特性例である。また第4図は、輝度信号
に対する伝送逆ガンマ特性例である。色信号に対する伝
送逆ガンマ特性は、輝度信号に対するものと異なるの
で、輝度信号と色信号とは時間的に異なるタイミングで
それぞれに適したガンマ補正が成される。
FIG. 2 shows an example of a non-linear level extension characteristic, and FIG. 3 shows an example of a de-emphasis characteristic. FIG. 4 is an example of a transmission inverse gamma characteristic for a luminance signal. Since the transmission inverse gamma characteristic for the chrominance signal is different from that for the luminance signal, gamma correction suitable for the luminance signal and the chrominance signal is performed at different timings.

ここで、スイッチSW2,SW3,SW4が各々全て入力端子B
側を選択した場合には、スイッチSW1の出力が直接MUSE
映像信号処理部38に入力することができる。またスイッ
チSW2,SW3,SW4が各々全て入力端子A側を選択した場合
には、非線形レベル伸長回路35、ディエンファシス回路
36、伝送逆ガンマ回路37、MUSE映像信号処理部38の直列
回路が形成される。
Here, the switches SW2, SW3, and SW4 are all connected to the input terminal B.
When the side is selected, the output of switch SW1
It can be input to the video signal processing unit 38. When the switches SW2, SW3, and SW4 all select the input terminal A side, the non-linear level expansion circuit 35 and the de-emphasis circuit
36, a series circuit of a transmission inverse gamma circuit 37 and a MUSE video signal processing unit 38 is formed.

非線形レベル伸長回路51、スイッチSW12、ディエンフ
ァシス回路52、スイッチSW13、伝送逆ガンマ回路53、ス
イッチSW14による回路構成も、上記非線形レベル伸長回
路35からスイッチSW4までの構成と同様な構成である。
但しスイッチSW14の出力は、デジタル出力端子54に接続
されている。
The circuit configuration including the non-linear level expansion circuit 51, the switch SW12, the de-emphasis circuit 52, the switch SW13, the transmission inverse gamma circuit 53, and the switch SW14 has the same configuration as the configuration from the non-linear level expansion circuit 35 to the switch SW4.
However, the output of the switch SW14 is connected to the digital output terminal 54.

スイッチSW1の出力は、システムの同期を得るための
タイミング信号発生手段及びシステムを制御するための
コントロール信号再生手段にも供給される。コントロー
ル信号再生部39は、MUSE信号に含まれる各種のコントロ
ール信号を再生する。コントロール信号として例えば画
像動き情報がありデコードを行なう場合に、フィールド
位置を修正し、次のフィールドに合せるための制御情報
として用いられる。一方、タイミング信号発生手段は、
同期検出回路4位置で検出された同期信号がタイミング
発生器42に供給されて各種のタイミング信号を得るのに
供せられる。また位相比較器43、スイッチSW5、電圧制
御発振器45、タイミング発生器42で形成されるループ
は、位相同期ループを形成しており、内部クロックの位
相を受信信号のサンプリングクロックに同期させてい
る。ここで、スイッチSW5が、位相比較器44の出力を選
択して電圧制御発振器45に供給した場合、位相同期ルー
プは電圧制御発振器45、タイミング発生器42、位相比較
器44で形成され、内部クロックの位相は、デジタル入力
端子55から供給される外部からのデータのサンプリング
クロックに位相同期するようになる。
The output of the switch SW1 is also supplied to a timing signal generating means for obtaining system synchronization and a control signal reproducing means for controlling the system. The control signal reproducing unit 39 reproduces various control signals included in the MUSE signal. For example, when decoding is performed with image motion information as a control signal, the field position is corrected and used as control information for adjusting to the next field. On the other hand, the timing signal generating means
The synchronization signal detected at the position of the synchronization detection circuit 4 is supplied to the timing generator 42 and used for obtaining various timing signals. Further, a loop formed by the phase comparator 43, the switch SW5, the voltage control oscillator 45, and the timing generator 42 forms a phase locked loop, and synchronizes the phase of the internal clock with the sampling clock of the received signal. Here, when the switch SW5 selects the output of the phase comparator 44 and supplies it to the voltage controlled oscillator 45, a phase locked loop is formed by the voltage controlled oscillator 45, the timing generator 42, and the phase comparator 44, and the internal clock is output. Is synchronized with the sampling clock of external data supplied from the digital input terminal 55.

この発明の一実施例は上記のように構成される。アナ
ログMUSE信号の映像を再生する場合には、スイッチSW1
乃至SW5は、それぞれの端子A側に接続される。これに
よりMUSE映像信号処理部38には、非線形レベル伸長回路
35,ディエンファシス回路36、伝送逆ガンマ回路37を通
り伝送経路補償を受けた信号が入力される。一方、非線
形レベル伸長回路51、ディエンファシス回路52、伝送逆
ガンマ回路53を通った信号は、8ビットのMUSE信号とし
てデジタル出力端子54に導出される。またこのデジタル
出力端子54には、タイミング発生器42で得られた内部ク
ロックも導かれている。ここに導出されたデジタルMUSE
信号は、デジタル記録再生装置に供給され記録媒体(デ
ィスクあるいは磁気テープ等)に記録される。
One embodiment of the present invention is configured as described above. To play back analog MUSE signal video, switch SW1
SW5 are connected to the respective terminal A sides. As a result, the MUSE video signal processing unit 38 includes a nonlinear level expansion circuit.
35, a signal subjected to transmission path compensation through a de-emphasis circuit 36 and a transmission inverse gamma circuit 37 is input. On the other hand, the signal that has passed through the non-linear level expansion circuit 51, the de-emphasis circuit 52, and the transmission inverse gamma circuit 53 is output to the digital output terminal 54 as an 8-bit MUSE signal. The internal clock obtained by the timing generator 42 is also guided to the digital output terminal 54. Digital MUSE derived here
The signal is supplied to a digital recording / reproducing device and recorded on a recording medium (a disk or a magnetic tape or the like).

一方、デジタル記録再生装置からのデジタルMUSE信号
を再生する場合には、デジタル入力端子55に8ビットの
デジタルMUSE信号及び再生クロックが供給される。この
時はスイッチSW1乃至SW5はそれぞれ端子B側に切換え接
続される。したがって、アダプタにおける内部クロック
はデジタル記録再生装置からの再生クロックに位相同期
し、また、スイッチSW1に導入されたデジタルMUSE信号
は、スイッチSW2、SW3、SW4を介してMUSE信号処理部38
に入力される。これによりデジタル記録再生装置からの
MUSE信号が再生される。一方、スイッチSW12、SW13、SW
14の経路でデジタル出力端子に導出されたデジタルMUSE
信号は、例えばダビング用として用いられる。
On the other hand, when reproducing the digital MUSE signal from the digital recording / reproducing apparatus, the digital input terminal 55 is supplied with an 8-bit digital MUSE signal and a reproduction clock. At this time, the switches SW1 to SW5 are respectively switched and connected to the terminal B side. Therefore, the internal clock in the adapter is phase-synchronized with the reproduced clock from the digital recording / reproducing device, and the digital MUSE signal introduced to the switch SW1 is supplied to the MUSE signal processing unit 38 via the switches SW2, SW3, and SW4.
Is input to This allows digital recording and playback devices to
The MUSE signal is reproduced. On the other hand, switches SW12, SW13, SW
Digital MUSE derived to digital output terminal in 14 paths
The signal is used, for example, for dubbing.

第5図はこの発明の他の実施例である。先の実施例
は、伝送経路補償部及びスイッチ列が2組で構成された
が、第5図の実施例は、デジタル出力端子54の取出し位
置を工夫して1組としたものである。即ち、この実施例
は、デジタル出力端子54がMUSE映像信号処理部38の入力
部に接続されている。そして先の実施例における非線形
レベル伸長回路51、ディエンファシス回路52、伝送逆ガ
ンマ回路53、スイッチSW12、SW13、SW14が省略されてい
る。このように構成しても先の実施例と同じ効果を有す
る。尚、デジタル入力端子55から導入される8ビットの
データと、伝送逆ガンマ回路37から出力される8ビット
のデータとは重み付けが同じになるように調整されてい
る。
FIG. 5 shows another embodiment of the present invention. In the above embodiment, the transmission path compensating section and the switch array are composed of two sets. In the embodiment of FIG. 5, however, the extraction position of the digital output terminal 54 is devised to make one set. That is, in this embodiment, the digital output terminal 54 is connected to the input unit of the MUSE video signal processing unit 38. The non-linear level expansion circuit 51, the de-emphasis circuit 52, the transmission inverse gamma circuit 53, and the switches SW12, SW13, and SW14 in the previous embodiment are omitted. Even with such a configuration, the same effect as in the previous embodiment can be obtained. The 8-bit data introduced from the digital input terminal 55 and the 8-bit data output from the transmission inverse gamma circuit 37 are adjusted so that the weights are the same.

[発明の効果] 上記したこの発明によれば、画像再生を得るには8ビ
ット(256階調)のデータでも充分であることに着目
し、磁気記録再生装置等のデジタル記録再生機器には低
ビットのデータが供給されるようにしその負担を軽減す
ることができる。またデジタル記録媒体に対する記録効
率も10ビット記録に比べて向上する。
[Effects of the Invention] According to the above-described present invention, attention is paid to the fact that 8-bit (256 gradation) data is sufficient to obtain image reproduction, and a low level is required for digital recording / reproducing equipment such as a magnetic recording / reproducing apparatus. The load can be reduced by supplying bit data. Also, the recording efficiency for digital recording media is improved as compared with 10-bit recording.

さらに、非線形レベル伸長回路とディエンファシス回
路および伝送逆ガンマ回路からなる伝送経路補償手段が
多重サブサンプリング信号デコーダへの入力とデジタル
出力端子への出力の両方にそれぞれ個別に設けられてい
ることにより、伝送経路補償をそれぞれに対して最適化
することができ、さらに第1のスイッチ手段がデジタル
入力端子からのデジタル信号を選択したとき、第3のス
イッチ手段はこれをそのままデジタル出力端子へ出力す
るので、このときデジタル出力端子から出力されるデジ
タル信号をダビング用として利用できるという効果が得
られる。
Further, the transmission path compensating means including the non-linear level expansion circuit, the de-emphasis circuit and the transmission inverse gamma circuit is provided separately for both the input to the multiplexed sub-sampling signal decoder and the output to the digital output terminal. The transmission path compensation can be optimized for each, and when the first switch selects a digital signal from the digital input terminal, the third switch outputs the digital signal as it is to the digital output terminal. At this time, the digital signal output from the digital output terminal can be used for dubbing.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
は非線形レベル伸長特性例を示す図、第3図はディエン
ファシス特性例を示す図、第4図は伝送逆ガンマ特性例
を示す図、第5図はこの発明の他の実施例を示すブロッ
ク図、第6図はアダプタ装置の従来例を示す図、第7図
は衛星放送受信システムを示す説明図である。 31……低域フィルタ、32……クランプ回路、33……アナ
ログデジタル変換器、35,51……非線形レベル伸長回
路、36,52……ディエンファシス回路、37,53……伝送逆
ガンマ回路、38……MUSE映像信号処理部、SW1〜SW3,SW1
2〜SW14……スイッチ、54……デジタル出力端子、55…
…デジタル入力端子。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a diagram showing an example of a non-linear level extension characteristic, FIG. 3 is a diagram showing an example of a de-emphasis characteristic, and FIG. FIG. 5 is a block diagram showing another embodiment of the present invention, FIG. 6 is a diagram showing a conventional example of an adapter device, and FIG. 7 is an explanatory diagram showing a satellite broadcast receiving system. 31 ... Low-pass filter, 32 ... Clamp circuit, 33 ... Analog-to-digital converter, 35,51 ... Non-linear level expansion circuit, 36,52 ... De-emphasis circuit, 37,53 ... Transmission inverse gamma circuit, 38 MUSE video signal processing unit, SW1 to SW3, SW1
2 to SW14 ... Switch, 54 ... Digital output terminal, 55 ...
... Digital input terminal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新海 孝広 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所家電技術研究所 内 (72)発明者 桜井 優 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所家電技術研究所 内 (56)参考文献 特開 昭63−67984(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takahiro Shinkai 8-8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture Inside the Home Appliances Research Laboratory, Toshiba Yokohama Office (72) Inventor Yu Sakurai Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa No. 8 Toshiba Corporation Yokohama Office, Home Appliance Research Laboratory (56) References JP-A-63-67984 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】チューナで受信され復調された多重サブサ
ンプリング信号が入力されるアナログ入力端子と、 このアナログ入力端子からの多重サブサンプリング信号
を10ビットのデジタル信号に変換するアナログデジタル
変換器と、 外部からの8ビットのデジタル信号が入力されるデジタ
ル入力端子と、 前記アナログデジタル変換器からのデジタル信号および
前記デジタル入力端子からのデジタル信号のいずれか一
方をモード切換え信号により選択して出力する第1のス
イッチ手段と、 前記第1のスイッチ手段の出力信号が入力される非線形
レベル伸長回路と、この非線形レベル伸長回路の出力が
入力されるディエンファシス回路およびこのディエンフ
ァシス回路の出力が入力される伝送逆ガンマ回路からな
り、8ビットデータを出力する第1および第2の伝送経
路補償手段と、 前記第1のスイッチ手段が前記アナログデジタル変換器
からのデジタル信号を選択したとき前記第1の伝送経路
補償手段の出力信号を選択し、前記第1のスイッチ手段
が前記デジタル入力端子からのデジタル信号を選択した
とき該第1のスイッチ手段の出力信号を選択する第2の
スイッチ手段と、 前記第2のスイッチ手段により選択された信号が入力さ
れる多重サブサンプリング信号デコーダと、 前記第1のスイッチ手段が前記アナログデジタル変換器
からのデジタル信号を選択したとき前記第2の伝送経路
補償手段の出力信号を選択し、前記第1のスイッチ手段
が前記デジタル入力端子からのデジタル信号を選択した
とき該第1のスイッチ手段の出力信号を選択する第3の
スイッチ手段と、 前記第3のスイッチ手段により選択された信号を外部へ
出力するためのデジタル出力端子とを具備したことを特
徴とする多重サブサンプリング信号アダプタ装置。
An analog input terminal to which a multiplexed sub-sampling signal received and demodulated by a tuner is inputted, an analog-to-digital converter for converting the multiplexed sub-sampling signal from the analog input terminal into a 10-bit digital signal, A digital input terminal to which an 8-bit digital signal from the outside is input, and one of a digital signal from the analog-to-digital converter and a digital signal from the digital input terminal selected and output by a mode switching signal. 1 switch means, a non-linear level extending circuit to which an output signal of the first switch means is inputted, a de-emphasis circuit to which an output of the non-linear level extending circuit is inputted, and an output of the de-emphasis circuit to be inputted. A transmission inverse gamma circuit for outputting 8-bit data And second transmission path compensating means; and selecting the output signal of the first transmission path compensating means when the first switching means selects a digital signal from the analog-to-digital converter; Second switch means for selecting an output signal of the first switch means when the means selects a digital signal from the digital input terminal; and a multiplex sub-input to which a signal selected by the second switch means is inputted. A sampling signal decoder, selecting an output signal of the second transmission path compensating means when the first switching means selects a digital signal from the analog-to-digital converter; A third switch for selecting an output signal of the first switch when a digital signal from a terminal is selected; Multiple sub-sampling the signal adapter device, characterized by comprising a digital output terminal for outputting a signal selected by the switch means to the outside.
JP63270075A 1988-10-26 1988-10-26 Multiple subsampling signal adapter device Expired - Lifetime JP2708196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63270075A JP2708196B2 (en) 1988-10-26 1988-10-26 Multiple subsampling signal adapter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63270075A JP2708196B2 (en) 1988-10-26 1988-10-26 Multiple subsampling signal adapter device

Publications (2)

Publication Number Publication Date
JPH02116281A JPH02116281A (en) 1990-04-27
JP2708196B2 true JP2708196B2 (en) 1998-02-04

Family

ID=17481178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63270075A Expired - Lifetime JP2708196B2 (en) 1988-10-26 1988-10-26 Multiple subsampling signal adapter device

Country Status (1)

Country Link
JP (1) JP2708196B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2815882B2 (en) * 1989-01-10 1998-10-27 三洋電機株式会社 Digital recording / playback device for video signals
JP2748652B2 (en) * 1990-05-17 1998-05-13 松下電器産業株式会社 Database device and recording / reproducing device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367984A (en) * 1986-09-10 1988-03-26 Matsushita Electric Ind Co Ltd Television receiver

Also Published As

Publication number Publication date
JPH02116281A (en) 1990-04-27

Similar Documents

Publication Publication Date Title
US5521978A (en) Digital signal processing apparatus
JP3508138B2 (en) Signal processing device
JPH01194691A (en) Recording and reproducing device for digital picture signal
EP0382245B1 (en) Color component signal converting apparatus
JP2708196B2 (en) Multiple subsampling signal adapter device
JPH04275794A (en) Muse signal digital recorder/reproducer
WO1998052354A1 (en) Digital signal recording/reproducing apparatus
JP2815882B2 (en) Digital recording / playback device for video signals
JP2702108B2 (en) MUSE video recording / reproducing device, MUSE video receiving / recording / reproducing device, MUSE decoder, and digital MUSE signal recording / reproducing device
JPH05292471A (en) Television signal recording and reproducing device
KR100203245B1 (en) Video recording/reproducing device and track structure usable finished/general quality video in common
JP2677650B2 (en) Television signal processing circuit
KR100219128B1 (en) Video record reproducing device
JP2845274B2 (en) Digital information processing device
JPH0520794A (en) Digital signal recording and reproducing device
JPH0575968A (en) Picture information recording and reproducing device
JP2504292B2 (en) MUSE decoder sub-screen display circuit
JP2830996B2 (en) Image transmission device
JPH06203481A (en) Video signal recording and reproducing device
JPH04346594A (en) Processor for digital component video signal
JPS6367984A (en) Television receiver
JPS61261979A (en) Compensating system for drop-out of video signal
JPH0265581A (en) Video recording and reproducing device
JPS60167583A (en) Still picture memory device
JPH02119468A (en) Video signal recording circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12