JPH05316147A - Packet communication system - Google Patents

Packet communication system

Info

Publication number
JPH05316147A
JPH05316147A JP4114963A JP11496392A JPH05316147A JP H05316147 A JPH05316147 A JP H05316147A JP 4114963 A JP4114963 A JP 4114963A JP 11496392 A JP11496392 A JP 11496392A JP H05316147 A JPH05316147 A JP H05316147A
Authority
JP
Japan
Prior art keywords
packet
buffer
data
reception
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4114963A
Other languages
Japanese (ja)
Inventor
Koji Yokoyama
宏治 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4114963A priority Critical patent/JPH05316147A/en
Publication of JPH05316147A publication Critical patent/JPH05316147A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To send a general packet even when plural immediate packets are sent by sending the general packet while the immediate packets are sent between nodes at a speed within a specified speed. CONSTITUTION:The system is provided with a priority detection circuit 4 detecting priority of reception data and detecting non-voice packet and compressing it, a reception buffer 8 storing the received data with priority, a reception buffer selection circuit 14 transferring data in the priority of an arithmetic series, and a transmission data speed control circuit 20 controlling the immediate data to be sent within a specified time. When the immediate packet data and general packet data are in existence in mixture and the data are transferred with priority of an arithmetic series so that the immediate data are sent within a specified time, it is possible to send the general data while sending the immediate data and other data are accessed even in the case of idle data, then the data transmission is efficiently implemented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パケット網通信に利用
する。本発明は、即時性パケットと一般パケットとを取
り扱うときに、即時性の要求されるパケットには一般パ
ケットよりも高い優先順位をもたせ、即時性パケットを
規定値以内に伝送させるとともに、一般パケットも伝送
させて伝送路上の空きを減少させパケットデータ送信優
先順位を制御するパケット通信システムに関する。
The present invention is used in packet network communication. According to the present invention, when handling an immediacy packet and a general packet, a packet requiring immediacy has a higher priority than a general packet, and the immediacy packet is transmitted within a specified value. The present invention relates to a packet communication system that transmits data to reduce the vacancy on the transmission path and controls the packet data transmission priority.

【0002】[0002]

【従来の技術】従来のパケットデータ送信方式において
は、複数の即時性パケットが発生した場合に一般パケッ
トの送信は中断され、即時性のパケットがなくなるまで
一般パケットが送信されないようにする優先方式がとら
れ、即時性を要求するデータに対しては優先順位を高く
することにより他に優先順位の低いパケットがあっても
即時性を要求されたデータだけを送信していた。
2. Description of the Related Art In the conventional packet data transmission method, the transmission of general packets is interrupted when a plurality of immediacy packets occur, and a priority method is adopted to prevent general packets from being transmitted until the immediacy packets are exhausted. Therefore, by increasing the priority of data requiring immediacy, only the data requested for immediacy is transmitted even if there is another packet with a low priority.

【0003】[0003]

【発明が解決しようとする課題】このような従来の装置
は、即時性の要求されるパケットが発生した場合に一般
のパケットの伝送が中断されるか、もしくは遅延が生
じ、また複数同時に即時性パケットが発生した場合には
即時性パケットであっても中断もしくは遅延が生じるた
めに、即時性がなくなり効率のよいパケット伝送ができ
ない問題があった。
In such a conventional apparatus, when a packet requiring an immediacy is generated, transmission of a general packet is interrupted or delayed, and a plurality of immediacy are simultaneously transmitted. When a packet is generated, the packet is interrupted or delayed even if it is an immediacy packet, so there is a problem that immediacy is lost and efficient packet transmission cannot be performed.

【0004】本発明はこのような問題を解決するもの
で、即時性のパケットが生じたときに、即時性のパケッ
トを規定値以内に伝送することができるとともに一般パ
ケットの伝送を行うことができるシステムを提供するこ
とを目的とする。
The present invention solves such a problem. When an immediacy packet is generated, the immediacy packet can be transmitted within a specified value and a general packet can be transmitted. The purpose is to provide a system.

【0005】[0005]

【課題を解決するための手段】本発明は、複数ノードが
一つのリング伝送路に接続され、前記複数のノードそれ
ぞれに、受信したパケットの優先度を検出して設定する
優先度検出回路と、受信したパケットを一時格納する受
信バッファと、送信するパケットを一時格納する送信バ
ッファとを備え、前記優先度検出回路に、他ノードおよ
び自ノードからパケットを受信し、即時性パケットであ
るか否かの優先度を識別するとともに、無音パケットで
あるか否かの識別を行い、自ノードからのパケットが無
音パケットであるときに圧縮処理を行う手段を含み、受
信パケットを優先度ごとに格納するように前記受信バッ
ファを複数設け、優先度が識別された受信パケットを優
先度が割り付けられた前記受信バッファに分岐転送する
受信データ分岐回路とを備えたパケット通信システムに
おいて、前記各受信バッファに転送されたパケットを優
先度の高い順に順次アクセスして1サイクルでアクセス
する受信バッファ数を等差級数的に増加させて選択し、
前記送信バッファに転送する受信バッファ選択回路を備
えたことを特徴とする。
According to the present invention, a plurality of nodes are connected to one ring transmission line, and a priority detection circuit for detecting and setting the priority of a received packet in each of the plurality of nodes, Whether or not it is an immediacy packet, which is provided with a reception buffer for temporarily storing the received packet and a transmission buffer for temporarily storing the packet to be transmitted, In addition to identifying the priority of the received packet, it also identifies whether or not it is a silent packet, and includes a means for performing compression processing when the packet from the own node is a silent packet, and stores received packets for each priority. A plurality of reception buffers are provided in the reception data branching circuit for branching and transferring the reception packet whose priority is identified to the reception buffer to which the priority is assigned. In a packet communication system comprising bets, the selected arithmetically increased the number of receive buffers to access packet transferred to the receive buffer in priority high sequential access order of to 1 cycle,
A reception buffer selection circuit for transferring to the transmission buffer is provided.

【0006】前記受信バッファ選択回路は、アクセスさ
れた前記受信バッファが前記送信バッファにパケットを
転送している間に、次に転送する受信バッファを等差級
数的に検索し、検索された受信バッファが空状態であれ
ば、空状態でない受信バッファが検索されるまで等差級
数的に検索を繰り返し前記送信バッファに連続して転送
を行う手段を含み、この受信バッファ選択回路により選
択された前記受信バッファが空状態か否かを検出通知す
る受信バッファEMPTY検出回路と、前記送信バッフ
ァ内の即時性パケットが規定値以内で他ノードに送信さ
れる速度を制御する送信データ速度制御回路とを備える
ことが望ましい。
The receiving buffer selecting circuit searches the receiving buffer to be transferred next by arithmetic progression while the accessed receiving buffer is transferring a packet to the transmitting buffer, and the searched receiving buffer is searched. Is empty, it includes means for repeating the search in the arithmetic series until the non-empty receiving buffer is searched, and continuously transferring to the transmitting buffer, and the receiving buffer selected by the receiving buffer selecting circuit. A reception buffer EMPTY detection circuit for detecting and notifying whether or not the buffer is empty; and a transmission data rate control circuit for controlling the rate at which the immediacy packet in the transmission buffer is transmitted to another node within a specified value. Is desirable.

【0007】[0007]

【作用】他ノードからパケットデータを受けたときには
即時性の要求される優先パケットか一般パケットかが識
別され、自ノードからパケットデータを受けたときには
無音パケットであるか否かが識別され、無音パケットの
場合は圧縮される。他ノードからのパケットデータは識
別された優先度にしたがって各優先度受信バッファに転
送され、自ノード向けパケットデータは分離されて自ノ
ード内に送信される。
When a packet data is received from another node, it is identified whether it is a priority packet or a general packet that requires immediacy, and when it is received from the own node, it is identified whether it is a silent packet or not. If it is compressed. The packet data from the other node is transferred to each priority reception buffer according to the identified priority, and the packet data for the own node is separated and transmitted to the own node.

【0008】番号の小さい順に優先順位があるものとす
ると、各受信バッファの空状態およびデータの選択が項
番の小さい順に、かつ等差級数の順に行われ、選択され
た受信バッファが空状態にない場合には、受信バッファ
に出力することが通知され、この通知により送信バッフ
ァにデータが転送される。また、選択された受信バッフ
ァが空状態のときには、送信バッファがデータを送信し
ている間に空状態でない受信バッファが等差級数の順に
検索される。送信バッファに転送されるデータの規定値
は最優先データの送信速度を基に設定される。
Assuming that the priorities are given in ascending order of the numbers, the empty state of each receiving buffer and the selection of data are performed in the ascending order of the item number and in the order of the arithmetic series, and the selected receiving buffers are put in the empty state. If not, the output to the reception buffer is notified, and the data is transferred to the transmission buffer by this notification. When the selected receive buffer is empty, the receive buffers that are not empty are searched in the order of the arithmetic series while the send buffer is transmitting data. The specified value of the data transferred to the transmission buffer is set based on the transmission speed of the highest priority data.

【0009】これにより、即時性のパケットを規定値以
内に伝送しながら一般のパケットを伝送することがで
き、かつ複数の即時性パケット伝送中であっても一般パ
ケットの伝送を行うことができる。
As a result, a general packet can be transmitted while transmitting an immediacy packet within a specified value, and a general packet can be transmitted even during transmission of a plurality of immediacy packets.

【0010】例えば、優先度の識別された受信パケット
を優先度を割りつけた受信バッファへ分岐転送し、各受
信バッファに転送されたデータを優先度の高い受信バッ
ファから順に、仮にB1 2 3 4 とB1 から順に優
先度のある受信バッファがあった場合、B1 をアクセス
した後にB1 2 の順に、次にB1 2 3 の順に、次
にB1 2 3 4 の順にアクセスを行い、1サイクル
でアクセスする受信バッファ数を等差級数的に増加させ
て選択し送信バッファに転送する。このようにアクセス
を等差級数的に増加させ選択された受信バッファの空か
否かを検出して通知し、アクセスされた受信バッファが
送信バッファへデータを転送している間に、次に転送す
る受信バッファを等差級数的に検索し、検索された受信
バッファが空を示したときは空でない受信バッファが検
索されるまで等差級数的に検索をくり返す。仮にB1
次にB1 2 の順にアクセスしたが、B2 が空を示した
場合には、次のB1 2 3 の順に検索を継続し、送信
バッファへ連続してデータの転送を行い、さらに送信バ
ッファ内の即時性パケットが規定値以内に他ノードへの
伝送路へ送信されるよう速度を制御する。
For example, the received packets of which the priorities are identified are branch-transferred to the receiving buffers to which the priorities are assigned, and the data transferred to the respective receiving buffers are temporarily transferred from the receiving buffers with the highest priority in the order of B 1 B 2 If the B 3 B 4 and B 1 has been received buffer with priority in order, after the access to a B 1 in the order of B 1 B 2, then in the order of B 1 B 2 B 3, then B 1 B 2 for accesses in the order of B 3 B 4, the number of receive buffers to be accessed in one cycle to select arithmetically increased transfers to the transmission buffer. In this way, the access is arithmetically increased to detect whether the selected receiving buffer is empty or not, and while the accessed receiving buffer is transferring data to the transmitting buffer, the next transfer is performed. The received buffers to be searched are arithmetic-sequentially, and when the searched receiving buffers are empty, the search is repeated arithmetically until a non-empty receiving buffer is searched. If was next access in the order of B 1 B 2 of B 1, if the B 2 showed empty, continues the search in the order of the next B 1 B 2 B 3, the data continuously to the transmit buffer The transfer is performed, and the speed is controlled so that the immediate packet in the transmission buffer is transmitted to the transmission path to the other node within the specified value.

【0011】[0011]

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図1は本発明実施例の構成を示すブロック図であ
る。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.

【0012】本発明実施例は、複数ノードが一つのリン
グ伝送路に接続され、複数のノードそれぞれに、受信し
たパケットの優先度を検出して設定する優先度検出回路
4と、受信したパケットを優先度ごとに一時格納する複
数の受信バッファ8と、送信するパケットを一時格納す
る送信バッファ12とを備え、さらに、優先度検出回路
4に、他ノードおよび自ノードからパケットを受信し、
即時性パケットであるか否かの優先度を識別するととも
に、無音パケットであるか否かの識別を行い、自ノード
からのパケットが無音パケットであるときに圧縮処理を
行う手段を含み、優先度が識別された受信パケットを優
先度が割り付けられた受信バッファに分岐転送する受信
データ分岐回路6と、各受信バッファ8に転送されたパ
ケットを優先度の高い順に順次アクセスして1サイクル
でアクセスする受信バッファ数を等差級数的に増加させ
て選択し、送信バッファ12に転送する受信バッファ選
択回路14と、この受信バッファ選択回路14により選
択された受信バッファ8が空状態か否かを検出通知する
受信バッファEMPTY検出回路13と、送信バッファ
12内の即時性パケットが規定値以内で他ノードに送信
される速度を制御する送信データ速度制御回路20とを
備え、受信バッファ選択回路14には、アクセスされた
受信バッファ8が送信バッファ12にパケットを転送し
ている間に、次に転送する受信バッファ8を等差級数的
に検索し、検索された受信バッファ8が空状態であれ
ば、空状態でない受信バッファ8が検索されるまで等差
級数的に検索を繰り返し送信バッファ12に連続して転
送を行う手段を含む。
In the embodiment of the present invention, a plurality of nodes are connected to one ring transmission line, and a priority detection circuit 4 for detecting and setting the priority of the received packet and setting the received packet to each of the plurality of nodes. A plurality of receiving buffers 8 for temporarily storing each priority and a transmitting buffer 12 for temporarily storing packets to be transmitted are further provided, and the priority detection circuit 4 further receives packets from other nodes and its own node,
It includes means for identifying the priority of whether it is an immediacy packet, identifying whether it is a silent packet, and performing compression processing when the packet from the own node is a silent packet. The received data branching circuit 6 for branching and transferring the received packet identified as “1” to the receiving buffer to which the priority is assigned, and the packets transferred to the respective receiving buffers 8 are sequentially accessed in the order of higher priority and accessed in one cycle. A detection notification indicating whether or not the reception buffer selection circuit 14 that selects the reception buffer number by increasing it by arithmetic progression and transfers it to the transmission buffer 12 and the reception buffer 8 selected by this reception buffer selection circuit 14 are empty Controls the speed at which the reception buffer EMPTY detection circuit 13 that performs transmission and the immediacy packets in the transmission buffer 12 are transmitted to other nodes within a specified value The receiving buffer selecting circuit 14 is provided with a transmitting data rate control circuit 20 for transmitting the packet to the transmitting buffer 12 while the accessed receiving buffer 8 transfers the packet to the transmitting buffer 12. If the retrieved reception buffer 8 is empty, it includes means for repeating the retrieval in arithmetic series until the reception buffer 8 that is not empty is retrieved, and continuously transferring it to the transmission buffer 12. ..

【0013】次に、このように構成された本発明実施例
の動作について説明する。
Next, the operation of the embodiment of the present invention thus constructed will be described.

【0014】他ノード受信データ入力伝送路1からの受
信データは受信データ優先度検出回路4に入力され、ま
た自ノード送信データ入力伝送路2からの送信データは
優先度検出回路4に入力され、無音パケットはここで検
出圧縮される。自ノード内外からのデータは受信データ
/送信データ伝送路5を介して受信データ分岐回路6に
入力され、信号線21を介して通知された優先度により
各優先度受信バッファ8の(1)〜(n)に受信バッフ
ァデータ転送路7を介して転送される。また、自ノード
向け受信データは分離され自ノード受信データ出力伝送
路3から自ノード内へ送信される。
The received data from the other node received data input transmission line 1 is input to the received data priority detection circuit 4, and the transmitted data from the own node transmission data input transmission line 2 is input to the priority detection circuit 4. Silence packets are detected and compressed here. Data from inside and outside the own node is input to the reception data branching circuit 6 via the reception data / transmission data transmission path 5, and according to the priority notified via the signal line 21, (1) to (N) is transferred via the reception buffer data transfer path 7. Further, the reception data for the self node is separated and transmitted from the self node reception data output transmission path 3 into the self node.

【0015】本実施例では番号の小さい順に優先順位が
あるものとして説明する。各受信バッファ8は空状態に
あるときにONを示すEPONをEMPTY ON通知
路9を通して受信バッファEMPTY検出回路13に通
知する。受信バッファのEMPTY(空)ならびにデー
タの選択は受信バッファ選択回路14により行われ、受
信バッファ8を項番の小さい順、かつ等差級数の順に選
択し、選択した受信バッファ8がEMPTYでない場合
には受信バッファEMPTY検出回路13から受信バッ
ファEMPTY通知路15を通して通知があれば、受信
バッファ出力タイミング入力線10を介して受信バッフ
ァ8に出力を通知し、受信バッファ出力データ伝送路1
1より送信バッファ12に転送させる。
In the present embodiment, description will be given assuming that there is a priority order from the smallest number. Each reception buffer 8 notifies the reception buffer EMPTY detection circuit 13 through the EMPTY ON notification path 9 of EPON indicating ON when it is in the empty state. The reception buffer selection circuit 14 selects EMPTY (empty) and data of the reception buffer. When the reception buffer 8 is selected in the order of the smallest item number and the arithmetic series, and the selected reception buffer 8 is not EMPTY. If there is a notification from the reception buffer EMPTY detection circuit 13 via the reception buffer EMPTY notification channel 15, the output is notified to the reception buffer 8 via the reception buffer output timing input line 10, and the reception buffer output data transmission path 1
1 is transferred to the transmission buffer 12.

【0016】このとき送信バッファ12の受信タイミン
グは送信バッファデータ入力タイミング通知路17を通
して通知される。また、選択された受信バッファ8から
EMPTYである旨の通知があった場合は送信バッファ
12がデータを自ノード送信データ出力伝送路18を通
し送信している間にEMPTYでない受信バッファ8を
等差級数の順に検索する。送信データは自ノード送信デ
ータ出力伝送路18を通し送信されるが、送信データ速
度制御回路20により最優先データの送信速度を規定値
としその送信タイミングが送信データ速度制御通知回路
19を介して送信バッファ12に通知される。
At this time, the reception timing of the transmission buffer 12 is notified through the transmission buffer data input timing notification path 17. Further, when the selected receiving buffer 8 notifies that it is EMPTY, the receiving buffer 8 which is not EMPTY is equalized while the transmitting buffer 12 is transmitting the data through the local node transmission data output transmission line 18. Search in order of series. The transmission data is transmitted through the local node transmission data output transmission path 18, but the transmission data rate control circuit 20 sets the transmission rate of the highest priority data to a specified value and the transmission timing is transmitted via the transmission data rate control notification circuit 19. The buffer 12 is notified.

【0017】次に、送信バッファ12が受信バッファ8
に対し十分大きい容量があるものとしたときの伝送例に
ついて説明する。図2(a)は図1に示す受信バッファ
8をn個としたとき、n個の受信バッファ8を等差級数
的に選択した場合の順序を示す。受信バッファ8がn個
あるとき等差級数的に選択した受信バッファ8に対しア
クセスする全回数は1/2・n(n+1)回であり、1
〜1/2・n(n+1)を1サイクルとしたとき図2
(a)に示すようにアクセスされる。ここで受信バッフ
ァ8の入力データはRBDn 、nは受信バッファ8の番
号、EPONは受信バッファ8がEMPTYのときON
を示す。
Next, the transmission buffer 12 is replaced by the reception buffer 8
On the other hand, an example of transmission when there is a sufficiently large capacity will be described. FIG. 2A shows the order in the case where n reception buffers 8 shown in FIG. 1 are selected n, and n reception buffers 8 are selected by arithmetic progression. When there are n reception buffers 8, the total number of times of access to the reception buffer 8 selected in arithmetic series is 1 / 2.n (n + 1) times, and 1
Assuming that one cycle is ˜1 / 2 · n (n + 1).
It is accessed as shown in (a). Here, the input data of the receiving buffer 8 is RBD n , n is the number of the receiving buffer 8, and EPON is ON when the receiving buffer 8 is EMPTY.
Indicates.

【0018】図2(b)は同図(a)でアクセスした受
信バッファ8がEMPTYであった場合に、そのまま受
信バッファ8の出力SBDを送信バッファ12に入力
し、ファーストイン/ファーストアウトで伝送路に送信
したときの状態を示す。同図(c)も同様であり、図中
22の分だけバッファ容量を余分にとり、これにより伝
送路上に空(あき)ができる。同図(d)は受信バッフ
ァ8から送信バッファ12にデータを転送する際に同図
(a)のように空の受信バッファ8をとばして送信バッ
ファ12に転送し、ファーストイン/ファーストアウト
で伝送路に送信したときの状態を示す。
In FIG. 2B, when the reception buffer 8 accessed in FIG. 2A is EMPTY, the output SBD of the reception buffer 8 is directly input to the transmission buffer 12 and is transmitted as first-in / first-out. Shows the status when sent to the road. The same applies to FIG. 6C, and an extra buffer capacity is taken by the amount of 22 in the figure, whereby an empty space can be formed on the transmission path. In the same figure (d), when data is transferred from the receiving buffer 8 to the transmitting buffer 12, the empty receiving buffer 8 is skipped and transferred to the transmitting buffer 12 as shown in FIG. Shows the status when sent to the road.

【0019】図3は図2に対し図1に示す受信バッファ
8(2)が固定的にEMPTYであった場合を示すもの
で、送信バッファ12には受信バッファ8(2)からの
データは転送されず、送信バッファの内容は同図(c)
に示すようになり、送信は下の方から順に伝送路上に出
力される。
FIG. 3 shows a case where the receiving buffer 8 (2) shown in FIG. 1 is fixedly EMPTY as compared with FIG. 2, and the data from the receiving buffer 8 (2) is transferred to the transmitting buffer 12. However, the contents of the transmission buffer are not shown in FIG.
The transmission is output on the transmission line in order from the bottom.

【0020】[0020]

【発明の効果】以上説明したように本発明によれば、各
ノード間において1本のリング伝送路で接続される場合
に即時性のパケットを規定値以内に伝送しながら一般の
パケットを伝送し、かつ複数の即時性パケット伝送中で
あっても一般パケットの伝送を可能にすることができる
効果がある。
As described above, according to the present invention, in the case where the nodes are connected by one ring transmission line, general packets are transmitted while transmitting immediacy packets within a specified value. Moreover, there is an effect that it is possible to transmit a general packet even during transmission of a plurality of immediacy packets.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明実施例の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】(a)、(b)、(c)および(d)は本発明
実施例における受信バッファデータおよび送信データの
順位を説明する図。
2A, 2B, 2C, and 2D are views for explaining the order of reception buffer data and transmission data in the embodiment of the present invention.

【図3】(a)、(b)および(c)は本発明実施例に
おける固定的空状態があるときの受信バッファデータお
よび送信データの順位を説明する図。
3 (a), (b) and (c) are views for explaining the order of reception buffer data and transmission data when there is a fixed empty state in the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 他ノード受信データ入力伝送路 2 自ノード送信データ入力伝送路 3 自ノード受信データ出力伝送路 4 優先度検出回路 5 受信データ/送信データ伝送路 6 受信データ分岐回路 7 受信バッファデータ転送路 8 受信バッファ 9 EMPTY ON通知路 10 受信バッファ出力タイミング入力線 11 受信バッファ出力データ伝送路 12 送信バッファ 13 受信バッファEMPTY検出回路 14 受信バッファ選択回路 15 受信バッファEMPTY通知路 16 EMPTY選択デコード通知路 17 送信バッファデータ入力タイミング通知路 18 自ノード送信データ出力伝送路 19 送信データ速度制御通知回路 20 送信データ速度制御回路 21 信号線 1 Other node reception data input transmission line 2 Self node transmission data input transmission line 3 Self node reception data output transmission line 4 Priority detection circuit 5 Reception data / transmission data transmission line 6 Reception data branch circuit 7 Reception buffer data transmission line 8 Reception Buffer 9 EMPTY ON notification path 10 Reception buffer output timing input line 11 Reception buffer output data transmission path 12 Transmission buffer 13 Reception buffer EMPTY detection circuit 14 Reception buffer selection circuit 15 Reception buffer EMPTY notification path 16 EMPTY selection decoding notification path 17 Transmission buffer data Input timing notification path 18 Local node transmission data output transmission path 19 Transmission data rate control notification circuit 20 Transmission data rate control circuit 21 Signal line

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数ノードが一つのリング伝送路に接続
され、 前記複数のノードそれぞれに、 受信したパケットの優先度を検出して設定する優先度検
出回路と、 受信したパケットを一時格納する受信バッファと、 送信するパケットを一時格納する送信バッファとを備
え、 前記優先度検出回路に、他ノードおよび自ノードからパ
ケットを受信し、即時性パケットであるか否かの優先度
を識別するとともに、無音パケットであるか否かの識別
を行い、自ノードからのパケットが無音パケットである
ときに圧縮処理を行う手段を含み、 受信パケットを優先度ごとに格納するように前記受信バ
ッファを複数設け、 優先度が識別された受信パケットを優先度が割り付けら
れた前記受信バッファに分岐転送する受信データ分岐回
路とを備えたパケット通信システムにおいて、 前記各受信バッファに転送されたパケットを優先度の高
い順に順次アクセスして1サイクルでアクセスする受信
バッファ数を等差級数的に増加させて選択し、前記送信
バッファに転送する受信バッファ選択回路を備えたこと
を特徴とするパケット通信システム。
1. A plurality of nodes are connected to one ring transmission line, and a priority detection circuit for detecting and setting a priority of a received packet and a reception for temporarily storing the received packet in each of the plurality of nodes. A buffer and a transmission buffer that temporarily stores a packet to be transmitted, the priority detection circuit receives a packet from another node and its own node, and identifies the priority of whether it is an immediacy packet, A means for performing compression processing when a packet from the own node is a silent packet, including a means for identifying whether or not the packet is a silent packet, and providing a plurality of the reception buffers so as to store the received packet for each priority, A packet having a reception data branching circuit for branching and transferring the reception packet whose priority is identified to the reception buffer to which the priority is assigned. In the communication system, the packets transferred to each of the reception buffers are sequentially accessed in order from the highest priority, and the number of reception buffers to be accessed in one cycle is selected by increasing the arithmetic difference so that the packets are transferred to the transmission buffer. A packet communication system comprising a buffer selection circuit.
【請求項2】 前記受信バッファ選択回路は、アクセス
された前記受信バッファが前記送信バッファにパケット
を転送している間に、次に転送する受信バッファを等差
級数的に検索し、検索された受信バッファが空状態であ
れば、空状態でない受信バッファが検索されるまで等差
級数的に検索を繰り返し前記送信バッファに連続して転
送を行う手段を含む請求項1記載のパケット通信システ
ム。
2. The receiving buffer selection circuit searches the receiving buffer to be transferred next by arithmetic progression while the accessed receiving buffer is transferring a packet to the transmitting buffer, 2. The packet communication system according to claim 1, further comprising means for repeating the search in a geometric progression until the reception buffer which is not empty is searched for if the reception buffer is empty and continuously transferring to the transmission buffer.
【請求項3】 この受信バッファ選択回路により選択さ
れた前記受信バッファが空状態か否かを検出通知する受
信バッファEMPTY検出回路と、前記送信バッファ内
の即時性パケットが規定値以内で他ノードに送信される
速度を制御する送信データ速度制御回路とを備えた請求
項1記載のパケット通信システム。
3. A reception buffer EMPTY detection circuit for notifying whether the reception buffer selected by the reception buffer selection circuit is empty or not, and an immediacy packet in the transmission buffer to other nodes within a specified value. The packet communication system according to claim 1, further comprising a transmission data rate control circuit that controls a transmission rate.
JP4114963A 1992-05-07 1992-05-07 Packet communication system Pending JPH05316147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4114963A JPH05316147A (en) 1992-05-07 1992-05-07 Packet communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4114963A JPH05316147A (en) 1992-05-07 1992-05-07 Packet communication system

Publications (1)

Publication Number Publication Date
JPH05316147A true JPH05316147A (en) 1993-11-26

Family

ID=14650971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4114963A Pending JPH05316147A (en) 1992-05-07 1992-05-07 Packet communication system

Country Status (1)

Country Link
JP (1) JPH05316147A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891799B1 (en) 1998-11-30 2005-05-10 Matsushita Electric Industrial Co., Ltd. Data transmission method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891799B1 (en) 1998-11-30 2005-05-10 Matsushita Electric Industrial Co., Ltd. Data transmission method

Similar Documents

Publication Publication Date Title
US5241541A (en) Burst time division multiplex interface for integrated data link controller
US6967951B2 (en) System for reordering sequenced based packets in a switching network
JP3448067B2 (en) Network controller for network adapter
JPH10313342A (en) Method/device for allocating resources in packet transmission digital network
JPH09102802A (en) Transfer destination address detector of hardware packet router
US5165024A (en) Information transfer and receiving system with a ring interconnect architecture using voucher and ticket signals
JP2003037572A (en) Scheduling system
US5146560A (en) Apparatus for processing bit streams
JPH01132246A (en) Data transmission system able to eliminate deviation of traffic
US20070204114A1 (en) Configurable Hardware Scheduler Calendar Search Algorithm
JP2820106B2 (en) Traffic shaper device
JPH05260060A (en) Communication equipment
JPH05316147A (en) Packet communication system
JPH0568058A (en) Method and apparatus for buffer service
JP2739949B2 (en) Communication buffer device
JPH06177912A (en) Data transmitter and data transmission system using thereof
JPS5995739A (en) Idle channel searching system
US6055607A (en) Interface queue with bypassing capability for main storage unit
JPH0758806A (en) Packet communications system
JPH09116569A (en) Switching hub
JP2785749B2 (en) Buffer management method
JPH0273745A (en) Store and forward exchange
JP2001060970A (en) Address retrieving device
JP2773198B2 (en) Data transfer device
JP2002009793A (en) Atm multiplexing apparatus and method for controlling priority of atm cell transmission