JPH05313760A - Voltage generator - Google Patents

Voltage generator

Info

Publication number
JPH05313760A
JPH05313760A JP4113887A JP11388792A JPH05313760A JP H05313760 A JPH05313760 A JP H05313760A JP 4113887 A JP4113887 A JP 4113887A JP 11388792 A JP11388792 A JP 11388792A JP H05313760 A JPH05313760 A JP H05313760A
Authority
JP
Japan
Prior art keywords
output
voltage
signal
digital data
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4113887A
Other languages
Japanese (ja)
Inventor
Koji Doi
浩嗣 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4113887A priority Critical patent/JPH05313760A/en
Publication of JPH05313760A publication Critical patent/JPH05313760A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)

Abstract

PURPOSE:To provide the voltage generator which has a high output precision and allows addition of subsidiary functions and easily obtains many kinds of output waveforms. CONSTITUTION:A CPU 1 has digital data corresponding to one period of a desired voltage waveform and successively outputs this digital data at a preliminarily determined certain timing. This digital data is converted by a D-A converter and is supplied to an error amplifier 4 as the target value of the output voltage in the next period. The output of a saw tooth-wave oscillator 2 and the output of the error amplifier 4 are compared with each other by a comparing circuit 5 to generate a PWM signal. Since the output of a high voltage output circuit 6 is analogously controlled toward the target value in the next period by this PWM signal, the quick processing is possible and the output precision is improved, and the operation time of the CPU is shortened, and subsidiary functions can be added.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子写真方式の複写
機,プリンタに用いる交流高圧発生装置等の電圧発生装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage generator such as an AC high voltage generator used in electrophotographic copying machines and printers.

【0002】[0002]

【従来の技術】従来、一成分現像方式であるジャンピン
グ現像方式の現像バイアス回路や感光ドラムに電極を接
触させて帯電させる接触帯電方式の1次帯電電圧回路
は、交流の昇圧トランスとDC−DCインバータから構
成され、200Hz〜2KHzの周波数で、500Vp
−p〜2KVp−p程度の振幅を持つ交流に0〜600
Vの直流電圧を重畳したバイアスが用いられている。
2. Description of the Related Art Conventionally, a developing bias circuit of a jumping developing system, which is a one-component developing system, and a primary charging voltage circuit of a contact charging system for charging an electrode by contacting an electrode with a photosensitive drum, include an AC boosting transformer and a DC-DC Composed of an inverter, 500 Vp at a frequency of 200 Hz to 2 KHz
0 to 600 for alternating current with amplitude of -p to 2KVp-p
A bias in which a DC voltage of V is superimposed is used.

【0003】[0003]

【発明が解決しようとする課題】前述の従来例において
は、低周波の交流出力を得るためにトランスが大型化
し、装置全体の小型化や軽量化を阻害する問題がある。
In the above-mentioned conventional example, there is a problem that the transformer becomes large in size to obtain an alternating current output of low frequency, which hinders downsizing and weight saving of the entire apparatus.

【0004】これに対して最近、小型の高周波トランス
と放電用の高圧トランジスタをマイクロコンピュータ
(以下マイコンという)により制御して、昇圧と放電の
繰返しによって交流高圧波形を得ようとする方式がたと
えば特願平3−157918号として提案されている。
On the other hand, recently, a method of controlling a small high-frequency transformer and a high-voltage transistor for discharging by a microcomputer (hereinafter referred to as a microcomputer) to obtain an alternating high-voltage waveform by repeating boosting and discharging is a special feature. It is proposed as Japanese Patent Application No. 3-157918.

【0005】しかしながら、この方式では、高周波トラ
ンスを駆動するPWMパルスの演算や放電制御時の放電
時間の演算に多大な時間がかかるため出力波形をリアル
タイムに制御できず、所望の出力に対して精度が落ちて
しまうという問題がある。また、マイコンが高圧出力の
演算制御に占有されてしまい付属機能の追加が容易にで
きないという問題もある。
However, in this method, the output waveform cannot be controlled in real time because the calculation of the PWM pulse for driving the high frequency transformer and the calculation of the discharge time during the discharge control take a lot of time, and the accuracy with respect to the desired output cannot be obtained. There is a problem that will fall. There is also a problem that the microcomputer is occupied by the arithmetic control of the high-voltage output, and it is not possible to easily add the accessory function.

【0006】一方、従来のアナログ回路による制御方式
では、多種類の交流波形を得ようとする場合(例えば、
二色コピーをそれぞれ異なるタイプのトナーで行う場
合、トナーの種類によって最適な現像バイアス波形は異
なる。)、一種類の出力波形ごとに回路を構成する必要
があり、回路規模が増大することによるコスト高や回路
の設置スペースの確保、更には、開発労力の増加等の問
題がある。
On the other hand, in the conventional control method using an analog circuit, when trying to obtain many kinds of AC waveforms (for example,
When two-color copying is performed with different types of toner, the optimum developing bias waveform differs depending on the type of toner. ), It is necessary to construct a circuit for each type of output waveform, and there are problems such as high cost due to an increase in circuit scale, securing a circuit installation space, and an increase in development labor.

【0007】本発明は、このような状況のもとでなされ
たもので、出力の精度が高く、付属機能の追加が可能
で、かつ多種類の出力波形を容易に得ることのできる電
圧発生装置を提供することを目的とするものである。
The present invention has been made under such circumstances, and has a high output accuracy, an additional function can be added, and a variety of output waveforms can be easily obtained. It is intended to provide.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するた
め、本発明では電圧発生装置を次の(1)〜(5)のと
おりに構成する。
In order to achieve the above-mentioned object, in the present invention, a voltage generator is constructed as in the following (1) to (5).

【0009】(1)所望の電圧波形の一周期分のディジ
タルデータを有し、予め定められた一定のタイミングで
このディジタルデータを順次出力する制御手段と、この
制御手段から出力されたディジタルデータをアナログ信
号に変換するディジタル−アナログ変換手段と、当該装
置の出力電圧を検出しこの出力電圧に比例する信号を出
力する出力電圧検出手段と、この出力電圧検出手段から
出力された信号と前記ディジタル−アナログ変換手段で
変換されたアナログ信号との偏差を検出する偏差検出手
段と、この偏差検出手段の出力にもとづいてPWM信号
を生成するPWM信号生成手段と、このPWM信号生成
手段で生成したPWM信号に応じて当該装置の出力電圧
を発生する出力電圧発生手段とを備えた電圧発生装置。
(1) Control means which has digital data for one cycle of a desired voltage waveform and sequentially outputs this digital data at a predetermined fixed timing, and digital data output from this control means. Digital-analog conversion means for converting into an analog signal, output voltage detection means for detecting an output voltage of the device and outputting a signal proportional to the output voltage, a signal output from the output voltage detection means and the digital- Deviation detecting means for detecting a deviation from the analog signal converted by the analog converting means, PWM signal generating means for generating a PWM signal based on the output of the deviation detecting means, and PWM signal generated by the PWM signal generating means And a output voltage generating means for generating an output voltage of the device according to the above.

【0010】(2)所望の電圧波形の一周期分のディジ
タルデータを有し、予め定められた一定のタイミングで
このディジタルデータを順次出力する制御手段と、この
制御手段から出力されたディジタルデータをアナログ信
号に変換するディジタル−アナログ変換手段と、PWM
信号に応じた電圧を発生する電圧発生手段と、この電圧
発生手段の発生電圧を検出しこの発生電圧に比例した信
号を出力する発生電圧検出手段と、この発生電圧検出手
段から出力された信号と前記ディジタル−アナログ変換
手段で変換されたアナログ信号との偏差を検出する偏差
検出手段と、入力信号に応じたPWM信号を生成し前記
電圧発生手段に供給するPWM信号生成手段と、前記電
圧発生手段を負荷に結合するカップリングコンデンサ
と、このカップリングコンデンサに充電された電荷を入
力信号に応じて放電する放電手段と、前記電圧発生手段
の発生電圧の上昇時と下降時を判別する判別手段と、こ
の判別手段の出力に応じて前記偏差検出手段の出力を前
記電圧発生手段の発生電圧の上昇時には前記PWM生成
手段に供給し下降時には前記放電手段に供給するよう切
り換えるスイッチ手段とを備えた電圧発生装置。
(2) Control means which has digital data for one cycle of a desired voltage waveform and sequentially outputs this digital data at a predetermined constant timing, and digital data output from this control means. Digital-analog conversion means for converting into an analog signal, and PWM
A voltage generating means for generating a voltage according to the signal; a generated voltage detecting means for detecting the generated voltage of the voltage generating means and outputting a signal proportional to the generated voltage; and a signal output from the generated voltage detecting means. Deviation detecting means for detecting a deviation from the analog signal converted by the digital-analog converting means, PWM signal generating means for generating a PWM signal according to an input signal and supplying the PWM signal to the voltage generating means, and the voltage generating means. A coupling capacitor for coupling a load to a load, discharging means for discharging the electric charge charged in the coupling capacitor in accordance with an input signal, and determining means for determining whether the voltage generated by the voltage generating means is rising or falling. , The output of the deviation detecting means is supplied to the PWM generating means when the voltage generated by the voltage generating means rises and the output of the deviation detecting means decreases when the generated voltage rises. Voltage generator and a switching means for switching so as to supply to said discharge means.

【0011】(3)PWM信号生成手段は、制御手段か
らディジタルデータを出力する各タイミング間に複数波
の三角波を出力する三角波発生手段と、入力信号と前記
三角波発生手段で発生した三角波とを比較する比較手段
とを備えている前記(1)または(2)記載の電圧発生
装置。
(3) The PWM signal generating means compares the input signal with the triangular wave generated by the triangular wave generating means and the triangular wave generating means which outputs a plurality of triangular waves at each timing of outputting the digital data from the control means. The voltage generator according to (1) or (2) above, further comprising:

【0012】(4)発生電圧検出手段と偏差検出手段の
間または偏差検出手段とスイッチ手段の間に、ローパス
フィルタを挿入した前記(2)記載の電圧発生装置。
(4) The voltage generator according to (2), wherein a low-pass filter is inserted between the generated voltage detecting means and the deviation detecting means or between the deviation detecting means and the switch means.

【0013】(5)当該装置の出力電流を検出する出力
電流検出手段を設け、かつ制御手段は前記出力電流検出
手段の出力を予め有する目標出力電流データと比較し両
者が一致するよう所望の出力電圧波形のディジタルデー
タを変更して出力するようにした前記(1)または
(2)記載の電圧発生装置。
(5) The output current detecting means for detecting the output current of the apparatus is provided, and the control means compares the output of the output current detecting means with the target output current data which is stored in advance, and outputs the desired output so that they coincide with each other. The voltage generator according to (1) or (2) above, wherein the voltage waveform digital data is changed and output.

【0014】[0014]

【作用】前記(1)〜(5)の構成により電圧発生手段
の出力は、PWM信号により次期目標値に向ってアナロ
グ的に制御され、前記(2)の構成ではさらに電圧発生
手段の発生電圧の下降時に放電手段によりカップリング
コンデンサの電荷が放電され、前記(3)の構成で三角
波発生手段でPWM信号が生成され、前記(4)の構成
では、電圧発生手段へのフィードバック信号がローパス
フィルタにより平滑化され、前記(5)の構成では出力
電流が目標値になるよう所望の出力電圧波形のディジタ
ルデータが変更される。
With the configurations (1) to (5), the output of the voltage generating means is analogically controlled toward the next target value by the PWM signal. In the configuration (2), the voltage generated by the voltage generating means is further increased. The electric charge of the coupling capacitor is discharged by the discharging means at the time of falling, and the PWM signal is generated by the triangular wave generating means in the configuration of (3). In the configuration of (4), the feedback signal to the voltage generating means is a low-pass filter. In the configuration of (5), the digital data of the desired output voltage waveform is changed so that the output current becomes the target value.

【0015】[0015]

【実施例】以下本発明を実施例により詳しく説明する。 (実施例1)図1は実施例1である“電圧発生装置”の
ブロックである。図中、1は本装置を制御するマイコン
等のCPU、2はCPUからの同期信号を受けてのこぎ
り波(適宜の三角波でよい)を出力する発振器、3はC
PU1からのディジタル信号をアナログ的な電圧信号に
変換するD−Aコンバータ、4はD−Aコンバータ3の
出力と電圧検出回路8の出力の差を増幅するエラーアン
プ、5は発振器2の出力とエラーアンプ4の出力を比較
し“H”,“L”2値の電圧信号を出力するパルス幅制
限回路を内蔵する比較回路、6は比較回路5からの信号
に応じて高周波トランスを駆動し、高圧出力を発生する
高圧出力回路、7は高圧出力を分圧し高圧出力に比例し
た低電圧の信号を出力する電圧検出回路、8は高圧が印
加される現像器や帯電器等の負荷である。なお、発振器
2と比較回路5は請求項でいう“PWM信号生成手段”
に相当する。
EXAMPLES The present invention will be described in detail below with reference to examples. (First Embodiment) FIG. 1 is a block diagram of a "voltage generator" according to the first embodiment. In the figure, 1 is a CPU such as a microcomputer for controlling the apparatus, 2 is an oscillator for receiving a synchronization signal from the CPU and outputting a sawtooth wave (may be an appropriate triangular wave), 3 is a C
A DA converter for converting the digital signal from PU1 into an analog voltage signal, 4 is an error amplifier for amplifying the difference between the output of the DA converter 3 and the output of the voltage detection circuit 8, and 5 is the output of the oscillator 2. A comparator circuit having a pulse width limiting circuit for comparing the outputs of the error amplifier 4 and outputting binary voltage signals of "H" and "L", 6 drives a high frequency transformer according to the signal from the comparator circuit 5, A high-voltage output circuit that generates a high-voltage output, 7 is a voltage detection circuit that divides the high-voltage output and outputs a low-voltage signal proportional to the high-voltage output, and 8 is a load such as a developing device or a charger to which high voltage is applied. The oscillator 2 and the comparison circuit 5 are referred to as "PWM signal generating means" in the claims.
Equivalent to.

【0016】次に、図2,図3を用いて正弦波電圧発生
の動作を説明する。図2は所望の正弦波出力の1周期を
時間Δtで等分したときの時刻と出力電圧の関係を示し
ており、図3は時刻2までの所望出力電圧と各信号のタ
イミングチャートである。ここで、ΔtはD−Aコンバ
ータ3のD−A変換時間よりも長い時間で、且つ、発振
器2の発振周波数の1周期(Tsとする)より充分長い
時間(本実施例では、Δt=4×Tsとする)に設定さ
れている。先ず、CPU1は時刻1のときに出力電圧V
1 と成るようにD−Aコンバータ3にディジタル信号を
出力する。D−Aコンバータ3は受取ったディジタル信
号をアナログ信号に変換しエラーアンプ4に出力する。
エラーアンプ4は前記アナログ信号とそのときの出力電
圧との差を増幅し比較回路5に出力する。この場合、現
在の出力電圧は0であるからエラーアンプ4は比較的低
い電圧を出力し、比較回路5は発振器2の出力との比較
の結果最大幅のパルス信号を出力する。このパルス信号
は高圧出力回路6に入力され、内部の高周波トランスの
駆動タイミングと成るので、比較回路5には、出力パル
スのデューティが50%以上と成らないように制限回路
が内蔵されている。以上により比較回路5の出力はPW
M信号となり、高圧出力回路6を駆動して高圧出力を発
生する。発生した高圧出力は電圧検出回路7によって分
圧され、フィードバック信号としてエラーアンプ4に入
力される。このフィードバック信号により、エラーアン
プ4の出力は変更され、その結果、比較回路5のPWM
出力も変更される。
Next, the operation of generating a sine wave voltage will be described with reference to FIGS. FIG. 2 shows the relationship between the time and the output voltage when one cycle of the desired sine wave output is equally divided by the time Δt, and FIG. 3 is a timing chart of the desired output voltage and each signal up to the time 2. Here, Δt is longer than the D-A conversion time of the D-A converter 3 and is sufficiently longer than one cycle (Ts) of the oscillation frequency of the oscillator 2 (in the present embodiment, Δt = 4). XTs). First, the CPU 1 outputs the output voltage V at time 1.
A digital signal is output to the D-A converter 3 so that it becomes 1 . The DA converter 3 converts the received digital signal into an analog signal and outputs it to the error amplifier 4.
The error amplifier 4 amplifies the difference between the analog signal and the output voltage at that time and outputs it to the comparison circuit 5. In this case, since the current output voltage is 0, the error amplifier 4 outputs a relatively low voltage, and the comparison circuit 5 outputs the pulse signal having the maximum width as a result of comparison with the output of the oscillator 2. Since this pulse signal is input to the high-voltage output circuit 6 and becomes the driving timing of the internal high-frequency transformer, the comparison circuit 5 includes a limiting circuit so that the duty of the output pulse does not exceed 50%. From the above, the output of the comparison circuit 5 is PW.
The M signal is generated, and the high voltage output circuit 6 is driven to generate a high voltage output. The generated high voltage output is divided by the voltage detection circuit 7 and input to the error amplifier 4 as a feedback signal. The output of the error amplifier 4 is changed by this feedback signal, and as a result, the PWM of the comparison circuit 5 is changed.
The output is also changed.

【0017】本実施例の場合、Δt=4×Tsとしてい
るので、時刻1に達するまでの間に4発のPWM信号が
出力され、夫々のPWM信号は夫々パルス幅を変えて出
力電圧V1 を目指して制御される。すなわち、時刻0か
ら時刻1に近づくに従い高圧出力回路6の出力電圧が上
昇しエラーアンプ4の電圧が上昇して、比較回路5の出
力反転のタイミングが遅れ図示のようにPWM信号のデ
ューティが減少し、出力電圧はV1 に次第に近づく。
In the case of the present embodiment, since Δt = 4 × Ts, four PWM signals are output until the time 1 is reached, and each PWM signal has its pulse width changed and the output voltage V 1 is changed. Controlled to aim. That is, the output voltage of the high-voltage output circuit 6 increases and the voltage of the error amplifier 4 increases as time 0 approaches time 1, and the output inversion timing of the comparison circuit 5 is delayed, so that the duty of the PWM signal decreases as shown in the figure. Then, the output voltage gradually approaches V 1 .

【0018】4発のPWM信号の出力が完了すると、C
PU1は時刻2のときに所望とする電圧V2 に相当する
ディジタル信号をD−Aコンバータ3に出力する。D−
Aコンバータ3はただちにD−A変換を行うが、変換途
中にPWM信号が出力されると、必要とするPWM信号
とは異なる信号が出力される不具合がある。そこで、発
振周期TsをD−A変換時間Tcの2倍以上に設定し、
PWM信号が図3に示すタイミングで出力されるよう発
振器2及びD−Aコンバータ3をCPU1により同期制
御する。このタイミング制御のために、発振器2はCP
U1からの同期信号で動作している。
When the output of the four PWM signals is completed, C
The PU 1 outputs a digital signal corresponding to the desired voltage V 2 to the DA converter 3 at time 2. D-
The A converter 3 immediately performs D-A conversion, but if a PWM signal is output during the conversion, there is a problem that a signal different from the required PWM signal is output. Therefore, the oscillation cycle Ts is set to be twice or more the DA conversion time Tc,
The CPU 1 synchronously controls the oscillator 2 and the DA converter 3 so that the PWM signal is output at the timing shown in FIG. For this timing control, the oscillator 2 has a CP
It operates with the synchronization signal from U1.

【0019】以上説明したように、CPU1の内部RO
M等に所望の出力電圧V1 ,V2 ,V3 ,…を記憶さ
せ、時刻1,2,3,…,8,9,0,1…を繰返すこ
とによって図2に示すような正弦波を得ることができ
る。
As described above, the internal RO of the CPU 1
The desired output voltages V 1 , V 2 , V 3 , ... Are stored in M, etc., and the sine wave as shown in FIG. 2 is repeated by repeating times 1, 2, 3, ..., 8, 9, 0, 1. Can be obtained.

【0020】次に、図4に本実施例の制御フローの一例
を示す。図は時間管理にタイマ割込みを用い、同クロッ
クを使用したカウンタ等により発振器2の同期信号(或
いは、発振そのもの)を作り出す場合の例である。S4
01でマイコン内蔵RAM等のイニシャライズ及び、D
−Aコンバータ3が0レベルを出力するようデータをセ
ットする。S402でタイマ割込みのためのタイマカウ
ンタの値をセットし、同時に、同期信号出力のためのカ
ウンタ値等をセットする。S403でタイマ割込みを許
可し、タイマをスタートする。又、同時に、同期信号の
ためのカウンタをスタートし、同期信号を出力する。
Next, FIG. 4 shows an example of the control flow of this embodiment. The figure shows an example in which a timer interrupt is used for time management and a synchronization signal (or oscillation itself) of the oscillator 2 is generated by a counter or the like using the same clock. S4
01 to initialize the microcomputer built-in RAM and D
-Set the data so that the A converter 3 outputs 0 level. In S402, the value of the timer counter for the timer interrupt is set, and at the same time, the counter value for outputting the synchronization signal is set. In step S403, the timer interrupt is enabled and the timer is started. At the same time, the counter for the synchronizing signal is started and the synchronizing signal is output.

【0021】一方、タイマ割込みがかかると、S404
で一旦割込みを禁止し、S405で次に所望とする出力
電圧に相当するデータを選択する。続いて、S405で
選択したデータをS406にてD−Aコンバータ3にセ
ットし、D−A変換をスタートさせた後、S407で再
び割込みを許可する。
On the other hand, if a timer interrupt occurs, S404
Interrupts once and the data corresponding to the next desired output voltage is selected in S405. Subsequently, the data selected in S405 is set in the DA converter 3 in S406 to start the DA conversion, and then the interrupt is permitted again in S407.

【0022】以上の説明において、タイマのカウント値
はΔtに相当しており、同期信号のカウンタ値は、例え
ば、周期Tsのクロックを出力する値にセットされてい
る。
In the above description, the count value of the timer corresponds to Δt, and the counter value of the synchronization signal is set to a value for outputting the clock of the cycle Ts, for example.

【0023】なお、実施例では、図2に示すように0レ
ベルからV5 レベルまで変化する正弦波出力を例に説明
したが、ROM内に記憶させる電圧データを適当に設定
することによって、DC成分を自由に変化させたり、正
弦波以外の複雑な波形を出力させたりすることが可能で
ある。
In the embodiment, the sine wave output changing from 0 level to V 5 level as shown in FIG. 2 has been described as an example. However, by appropriately setting the voltage data to be stored in the ROM, DC It is possible to freely change the components and output complex waveforms other than sine waves.

【0024】(実施例2)実施例1では、負荷の要因を
無視して、且つ、0レベル以上の出力を得る場合につい
て説明した。ここでは、負荷が容量性を有していて波形
の立下りに時間がかかる場合や、0レベルを中心とする
交流波形を出力したい場合の実施例について説明する。
(Embodiment 2) In Embodiment 1, the case where the factor of the load is ignored and the output of 0 level or more is obtained has been described. An example will be described here in the case where the load has a capacitive characteristic and it takes time for the waveform to fall, or in the case where it is desired to output an AC waveform centered on the 0 level.

【0025】図5に本実施例のブロック図を示す。図
中、9は負荷8にかかる高圧出力回路6からの出力をカ
ップリングするカップリングコンデンサ、10はカップ
リングコンデンサ9に充電された電荷を放電制御するた
めの放電回路、11は高圧出力回路6による充電動作と
放電回路10による放電動作とをCPU1からの指示に
より切り換えるスイッチ回路、12は負荷8にDC電圧
を印加するDC印加回路である。
FIG. 5 shows a block diagram of this embodiment. In the figure, 9 is a coupling capacitor for coupling the output from the high voltage output circuit 6 applied to the load 8, 10 is a discharge circuit for controlling the discharge of the electric charge charged in the coupling capacitor 9, and 11 is the high voltage output circuit 6. A switching circuit for switching between the charging operation by the CPU 1 and the discharging operation by the discharging circuit 10 in response to an instruction from the CPU 1, and 12 is a DC application circuit for applying a DC voltage to the load 8.

【0026】次に図6を用いて動作を説明する。本実施
例では、一旦昇圧した電圧はカップリングコンデンサ9
に充電され電圧検出回路7を通して放電されるが、この
経路は時定数の大きい積分回路となっているので放電に
時間がかかり所望とするAC出力を得ることができな
い、そこで所望とする交流出力を図6に示すようにプラ
スの傾きを有する充電期間とマイナスの傾きを有する放
電期間とに分け、充電期間には高圧出力回路6を、放電
期間には放電回路10を制御するようスイッチ回路11
を切り換えるように構成されている。時刻1〜5までの
充電期間ではスイッチ回路11は比較回路5を選択して
おり、実施例1に示したのと同様の制御を行う。一方、
時刻6〜10までの放電期間では、スイッチ回路11は
放電回路10を選択しており、以下に示す動作を行う。
Next, the operation will be described with reference to FIG. In this embodiment, the voltage that has been boosted once is the coupling capacitor 9
However, since this path is an integrating circuit with a large time constant, it takes a long time to discharge, and a desired AC output cannot be obtained. Therefore, a desired AC output is generated. As shown in FIG. 6, the switch circuit 11 is divided into a charging period having a positive slope and a discharging period having a negative slope, and controlling the high voltage output circuit 6 during the charging period and the discharging circuit 10 during the discharging period.
Is configured to switch. In the charging period from time 1 to 5, the switch circuit 11 selects the comparison circuit 5 and performs the same control as that shown in the first embodiment. on the other hand,
In the discharge period from time 6 to time 10, the switch circuit 11 selects the discharge circuit 10 and performs the operation described below.

【0027】出力波形が放電期間に入ったことはCPU
1のプログラムに書き込まれた波形情報により自ずと知
ることができる。すなわち、時刻5を越えた時点から放
電制御を行えば良く放電制御への切り換えはスイッチ回
路11を放電回路10へ切り換えることのみで行うこと
ができる。この切換えによりCPU1は、充電期間での
制御と同様に次なる時点で所望とされる電圧値をディジ
タル信号でD−Aコンバータ3に出力し、D−Aコンバ
ータ3は受取ったディジタル信号をアナログ信号に変換
してエラーアンプ4に出力する。エラーアンプ4は電圧
検出回路7から出力される現在の電圧値情報とD−Aコ
ンバータ3からの出力電圧との差分を増幅して放電回路
10に出力する。放電回路10はこの信号に応じて放電
動作を行い、これによって出力電圧は低下する。電圧検
出回路7はこの電圧を検出しエラーアンプ4にフィード
バックするので、出力電圧はCPU1からの指示に従っ
た電圧で安定する。CPU1は時刻6,7,8,9で新
たな電圧値を指示し、それによって所望の放電期間の出
力波形を得ることができる。すなわち、現在の電圧値情
報とD−Aコンバータ3からの出力電圧との差分が小さ
いときは放電回路10が小電流を放電し、差分が大きい
ときは大電流で放電し、所望の立下り出力が得られる。
また、時刻10となった時点で再びスイッチ回路11を
比較回路5側に切り換えて充電期間の制御に切り換え
る。
When the output waveform has entered the discharge period, the CPU
It can be known by itself from the waveform information written in the first program. That is, the discharge control may be performed from the time point beyond time 5, and the switch to the discharge control can be performed only by switching the switch circuit 11 to the discharge circuit 10. By this switching, the CPU 1 outputs a desired voltage value as a digital signal to the D-A converter 3 at the next time as in the control during the charging period, and the D-A converter 3 converts the received digital signal into an analog signal. And output to the error amplifier 4. The error amplifier 4 amplifies the difference between the current voltage value information output from the voltage detection circuit 7 and the output voltage from the DA converter 3 and outputs the amplified difference to the discharge circuit 10. The discharge circuit 10 discharges in response to this signal, and the output voltage decreases accordingly. Since the voltage detection circuit 7 detects this voltage and feeds it back to the error amplifier 4, the output voltage is stabilized at a voltage according to the instruction from the CPU 1. The CPU 1 can instruct a new voltage value at time points 6, 7, 8 and 9 to obtain an output waveform in a desired discharge period. That is, when the difference between the current voltage value information and the output voltage from the DA converter 3 is small, the discharge circuit 10 discharges a small current, and when the difference is large, it discharges a large current, and a desired falling output. Is obtained.
Further, at the time of time 10, the switch circuit 11 is switched to the comparison circuit 5 side again to switch to the control of the charging period.

【0028】以上の繰返しにより所望の交流電圧波形が
得られるわけであるが、本実施例の場合、カップリング
コンデンサ9によりDC成分をカットしているため、負
荷8へのDC成分の印加は負荷側に接続したDC印加回
路12によって別途行う必要がある。
A desired AC voltage waveform can be obtained by repeating the above. In this embodiment, however, since the DC component is cut by the coupling capacitor 9, the DC component is not applied to the load 8. It is necessary to separately perform this by the DC application circuit 12 connected to the side.

【0029】(実施例3)実施例1,実施例2では、夫
々高圧出力回路を制御して所望の交流出力電圧を得よう
とする場合と、高圧出力回路と放電回路とを制御して所
望の交流出力電圧を得ようとする場合について説明し
た。ここでは、以上の高圧出力制御を行うに当たってよ
り滑らかな出力波形を得たい場合の実施例について説明
する。
(Third Embodiment) In the first and second embodiments, the high voltage output circuit is controlled to obtain a desired AC output voltage, and the high voltage output circuit and the discharge circuit are controlled to obtain the desired AC output voltage. The case of trying to obtain the AC output voltage of Here, an embodiment will be described in the case of obtaining a smoother output waveform in performing the above high voltage output control.

【0030】図7に本実施例のブロック図を示す。図
中、13はエラーアンプ4からの出力を積分する抵抗と
コンデンサから構成される積分回路(1次遅れ要素)で
ある。これによって、エラーアンプ4の出力は積分され
るので、電圧切り換え時の変化が滑らかになり、充電時
や放電時の出力リップルを抑えることができる。
FIG. 7 shows a block diagram of this embodiment. In the figure, 13 is an integrating circuit (first-order lag element) composed of a resistor and a capacitor for integrating the output from the error amplifier 4. As a result, the output of the error amplifier 4 is integrated, so that the change at the time of voltage switching becomes smooth, and the output ripple at the time of charging or discharging can be suppressed.

【0031】図8に積分回路がある場合と無い場合の信
号のタイミングチャートを示す。(a)に示すように積
分回路を持たない場合、D−Aコンバータ3の出力が急
激に変化すると、エラーアンプ4の出力も急激に変化
し、比較器5からの出力のパルス幅は急激に増大する。
これによって、高圧出力回路6の出力は急激に変化し、
目標とする出力電圧を越えた、リップル電圧を出力して
しまう。一方、積分回路を持たせた場合、(b)に示す
ようにエラーアンプ4の出力は滑らかに変化するため、
比較器5の出力のパルス幅も滑らかに増大し、高圧出力
回路6の出力も滑らかに増大する。
FIG. 8 shows timing charts of signals with and without an integrating circuit. When the integrating circuit is not provided as shown in (a), when the output of the DA converter 3 changes rapidly, the output of the error amplifier 4 also changes rapidly, and the pulse width of the output from the comparator 5 changes rapidly. Increase.
As a result, the output of the high voltage output circuit 6 changes rapidly,
Ripple voltage that exceeds the target output voltage is output. On the other hand, when the integrating circuit is provided, the output of the error amplifier 4 changes smoothly as shown in (b).
The pulse width of the output of the comparator 5 also increases smoothly, and the output of the high voltage output circuit 6 also increases smoothly.

【0032】以上の効果は放電制御の場合も同様に得る
ことができる。また、以上の説明では、エラーアンプ4
の出力側に積分回路を設けた場合について説明したがこ
れに限られるものではなく、例えば、エラーアンプ4の
入力側に設けてもよい。なお、回路13は積分回路に限
らず、信号の変化を滑らかにするものであればよく、こ
のような回路を請求項ではローパスフィルタという用語
で表現している。
The above effects can be similarly obtained in the case of discharge control. In the above description, the error amplifier 4
Although the case where the integrating circuit is provided on the output side of is described, the invention is not limited to this, and may be provided on the input side of the error amplifier 4, for example. The circuit 13 is not limited to the integrator circuit and may be any circuit as long as it smoothes the change of the signal, and such a circuit is expressed by the term low pass filter in the claims.

【0033】(実施例4)以上の各実施例では、電圧波
形を制御する場合について説明した。ここでは、同様の
方式に電流の検出手段を設けて定電流制御を行う場合の
実施例について説明する。
(Embodiment 4) In each of the above embodiments, the case of controlling the voltage waveform has been described. Here, an example in which a constant current control is performed by providing a current detecting means in a similar method will be described.

【0034】電子写真方式の複写プロセスにおいて、感
光ドラムの表面を均一に帯電させる1次高圧の帯電方式
の一つに接触帯電方式がある。これは感光ドラムの表面
にローラやブレード等の電極を接触させ、その電極に高
圧を印加して帯電させる方式である。この接触帯電によ
る帯電方式では、温度や湿度等の環境変動によらずに感
光体表面を均一な電荷で帯電させるために定電圧のDC
高圧に定電流のAC高圧を重畳した電源が用いられてい
る。
In the electrophotographic copying process, the contact charging method is one of the primary high-voltage charging methods for uniformly charging the surface of the photosensitive drum. This is a system in which an electrode such as a roller or a blade is brought into contact with the surface of the photosensitive drum and a high voltage is applied to the electrode to charge the electrode. In this charging method using contact charging, a DC voltage of a constant voltage is applied in order to charge the surface of the photoconductor with a uniform charge regardless of environmental changes such as temperature and humidity.
A power supply in which a constant current AC high voltage is superimposed on a high voltage is used.

【0035】図9に、本実施例のブロック図を示す。図
中、14は高圧出力回路6と放電回路10の電流経路に
設けられた電流検出回路であり、15は検出した電流値
をディジタル値に変換するA−Dコンバータである。電
流検出回路14はAC電流を電圧に変換して検出し、そ
の電圧を積分して電流の実効値としてA−Dコンバータ
15に出力する。A−Dコンバータ15は受取った電圧
CPU1の信号に従ってディジタル値に変換し、CPU
1に出力する。CPU1は受取った現在の電流値から要
求される各時刻毎の所望電圧を演算してD−Aコンバー
タ3に出力すべきデータを変更する。所望電圧の演算方
法は様々なものが考えられるが、例えば、現在の電流値
と制御しようとする電流値との割合を計算し、その割合
と現在の電圧データから演算することができる。
FIG. 9 shows a block diagram of this embodiment. In the figure, 14 is a current detection circuit provided in the current path of the high-voltage output circuit 6 and the discharge circuit 10, and 15 is an AD converter for converting the detected current value into a digital value. The current detection circuit 14 converts the AC current into a voltage, detects the voltage, integrates the voltage, and outputs it as an effective value of the current to the AD converter 15. The A / D converter 15 converts the voltage of the received signal from the CPU 1 into a digital value,
Output to 1. The CPU 1 calculates a desired voltage for each time required from the received current value and changes the data to be output to the DA converter 3. There are various possible methods for calculating the desired voltage. For example, the ratio between the current value and the current value to be controlled can be calculated, and the desired voltage can be calculated from the ratio and the current voltage data.

【0036】以上により出力される交流電圧の振幅が変
更され、その結果、定電流のAC高圧出力を得ることが
できる。
As described above, the amplitude of the output AC voltage is changed, and as a result, a constant-current AC high voltage output can be obtained.

【0037】図10に本実施例の制御フローチャートの
概要を示す。図はタイマ割込みのフローである。メイン
フローは図4に示したものと同一で実現できる。図10
を説明すると、S1001で新たな割込みがかからない
よう割込みを禁止する。S1002でD−A変換させる
べきデータのメモリ領域を選択する。D−Aデータのメ
モリ領域は、定電流を行うために演算結果を書込むため
と、D−A変換データの読出しを行うための二つの領域
が用意されており、片側が読出し用に使用されている場
合残りの一方が演算結果の書込み用に使用されるように
切り換え制御されている。S1003,S1004は夫
々のデータ領域におけるD−A変換データを選択する。
S1005は選択したD−A変換データをD−Aコンバ
ータ3に入力するルーチンでD−Aコンバータ3が変換
信号を要するタイプの場合は変換の開始信号を出力す
る。S1006は電流値を読み込んだりD−A変換デー
タを演算し演算結果をメモリにセットするルーチンで、
演算はその演算時間に応じて数回の割込みに分けて行わ
れる。S1007は数回に分けた演算が全て終了したこ
とを確認するルーチンで、演算が終了した場合はS10
08で終了フラグをセットする。この演算終了フラグは
データ領域の選択の際に使用され、これによってどちら
の領域を選択するかを決定する。S1009はS100
1で禁止した割込みを再び許可状態に戻すルーチンで、
以上の終了によって次の割込みを待機する。
FIG. 10 shows an outline of the control flowchart of this embodiment. The figure shows the flow of a timer interrupt. The main flow is the same as that shown in FIG. 4 and can be realized. Figure 10
To explain, the interrupt is prohibited in S1001 so that a new interrupt is not applied. In S1002, a memory area for data to be DA converted is selected. The memory area for D-A data is provided with two areas for writing the operation result for performing a constant current and for reading the DA conversion data, and one side is used for reading. In this case, the other one is switch-controlled so that it is used for writing the operation result. In S1003 and S1004, the DA conversion data in each data area is selected.
S1005 is a routine for inputting the selected DA conversion data to the DA converter 3, and outputs a conversion start signal when the DA converter 3 requires a conversion signal. S1006 is a routine for reading the current value, calculating the DA conversion data, and setting the calculation result in the memory.
The operation is divided into several interruptions according to the operation time. S1007 is a routine for confirming that all the operations divided into several times are completed. If the operations are completed, S107 is executed.
At 08, the end flag is set. This operation end flag is used when selecting a data area, and thereby determines which area is selected. S1009 is S100
In the routine that returns the interrupt that was prohibited in 1 to the enabled state again,
Upon completion of the above, the next interrupt is awaited.

【0038】なお、本実施例では、電流検出を電流経路
に抵抗を挿入することによって行っているが、これに限
られるものではなく、カップリングコンデンサ9の負荷
側にパルストランス等の電流検出トランスを用いて行う
こともできる。
In this embodiment, the current is detected by inserting a resistor in the current path, but the present invention is not limited to this, and the load side of the coupling capacitor 9 may be a current detecting transformer such as a pulse transformer. Can also be performed using.

【0039】また、以上の説明では正弦波出力を得る場
合を例に説明したが、これに限れるものではなく、その
他一周期の分割数なども実施例の例に限られるものでは
ない。
Further, in the above description, the case where a sine wave output is obtained has been described as an example, but the present invention is not limited to this, and the number of divisions in one cycle is not limited to the example of the embodiment.

【0040】(実施例5)以上の各実施例では、一種類
の出力波形を得るものを説明したが、ここでは、多種類
の出力波形を切り換えて出力する実施例について説明す
る。
(Embodiment 5) In each of the above embodiments, one type of output waveform is obtained. However, an example in which a plurality of types of output waveforms are switched and output will be described.

【0041】例として、図11に示すような2種類の交
流出力((a)をA波形、(b)をB波形とする)を切
り換えて出力する場合について説明する。本実施例のブ
ロック図を図12に示す。図12に示すように、CPU
1にはA波形とB波形のどちらを出力するかを示す切換
え信号と、交流出力のON/OFFを指示するON信号
が入力されている。これらの信号は、例えば、複写機本
体から出力され、様々な設定や条件、及びタイミングに
よって切り分けられている。また、CPU1内部のプロ
グラムROMには、そのデータ領域内に、図11に示さ
れる2種類の出力波形を示す電圧データ(VA0,VA1
A2,…VA8,VA9,VB0,VB1,VB2,…VB7
B8)、及び分割数データ(NA ,NB )が記憶されて
いる(図13参照)。
As an example, a case will be described in which two types of alternating current outputs ((a) has an A waveform and (b) has a B waveform) are switched and output as shown in FIG. A block diagram of this embodiment is shown in FIG. As shown in FIG. 12, the CPU
A switching signal indicating whether to output the A waveform or the B waveform and an ON signal for instructing ON / OFF of the AC output are input to 1. These signals are output from, for example, the copying machine main body, and are separated according to various settings, conditions, and timings. Further, in the program ROM in the CPU 1, the voltage data (V A0 , V A1 ,
V A2 , ... V A8 , V A9 , V B0 , V B1 , V B2 , ... V B7 ,
V B8), and the division number data (N A, N B) are stored (see FIG. 13).

【0042】以上の構成により、2種類の出力が切り換
え出力される訳であるが、この場合の制御フローチャー
トの一例を図14に示す。これを説明すると、S141
で出力をOFF状態にしておき、S142でA波形とB
波形のどちらを出力するかを、切換え信号をモニタする
ことによって判別する。S142の判別結果に従ってS
143でA波形データを、S144でB波形データをR
AM上にセットする。S145では出力をONするか否
かの判別を、ON信号をモニタすることによって行な
い、ONの信号を受取ると、S146にて直ちに交流出
力の制御を開始する(分割数データ及び電圧データはこ
の際にデータ参照される)。続いて、S147では、同
ON信号のモニタによりOFF信号を受取ると直ちにS
141に戻り、これによって出力動作を停止する。
With the above configuration, two kinds of outputs are switched and output. An example of a control flow chart in this case is shown in FIG. Explaining this, S141
The output is turned off with and the A waveform and B are output in S142.
Which of the waveforms is output is determined by monitoring the switching signal. S according to the determination result of S142
143, A waveform data, S144 B waveform data R
Set on AM. In S145, it is determined whether or not the output is turned ON by monitoring the ON signal, and when the ON signal is received, the control of the AC output is immediately started in S146 (the division number data and the voltage data are Data is referred to). Succeedingly, in S147, as soon as the OFF signal is received by the monitoring of the ON signal, the S signal is received.
Returning to 141, this stops the output operation.

【0043】なお、以上の各実施例は、高圧出力を発生
するものであるが、本発明はこれに限らず、低圧等適宜
の値の出力を発生する装置に適用できる。また、各実施
例の高圧出力回路は高周波トランスを用いるものである
が、本発明はこれに限らず、トランスを用いない回路構
成で実施することもできる。
Although each of the above embodiments produces a high voltage output, the present invention is not limited to this, and can be applied to an apparatus that produces an output of an appropriate value such as low voltage. The high-voltage output circuit of each embodiment uses a high-frequency transformer, but the present invention is not limited to this, and can be implemented with a circuit configuration that does not use a transformer.

【0044】[0044]

【発明の効果】以上説明したように、本発明によれば、
電圧発生手段の出力がPWM信号により次期目標値に向
ってアナログ的に制御されるので、高速処理が可能とな
って出力の精度が高くなり、また出力制御に要するCP
Uの演算時間が大幅に短縮できて付属機能を追加できる
ようになる。また、所望の電圧波形のディジタルデータ
を切り換えることにより多種類の出力波形を容易に得る
ことができる。
As described above, according to the present invention,
Since the output of the voltage generating means is controlled in an analog manner toward the next target value by the PWM signal, high-speed processing is possible, the accuracy of the output is improved, and the CP required for output control is increased.
The calculation time for U can be greatly reduced and additional functions can be added. Further, by switching digital data of a desired voltage waveform, it is possible to easily obtain various kinds of output waveforms.

【0045】以上の効果に加えて請求項2,4,5の発
明では、次の効果を奏する。すなわち、請求項2の発明
では、放電手段とカップリングコンデンサを設けたこと
により、0〔V〕を中心とした交流出力が容易に得られ
る。請求項4の発明では、PWM信号の回路にローパス
フィルタを挿入したことにより、データ切換え時のオー
バシュートやアンダシュートを軽減することができる。
請求項5の発明では、出力電流の検出手段を設け、その
検出値に応じて所望の電圧波形のディジタルデータを変
更したことにより定電流出力が得られる。
In addition to the above effects, the inventions of claims 2, 4 and 5 have the following effects. That is, according to the second aspect of the present invention, by providing the discharging means and the coupling capacitor, it is possible to easily obtain an AC output centered at 0 [V]. According to the invention of claim 4, by inserting the low-pass filter in the circuit of the PWM signal, it is possible to reduce overshoot and undershoot at the time of data switching.
According to the invention of claim 5, a constant current output is obtained by providing an output current detecting means and changing digital data of a desired voltage waveform according to the detected value.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例1のブロック図FIG. 1 is a block diagram of a first embodiment.

【図2】 実施例1の出力の一例を示す図FIG. 2 is a diagram showing an example of output of the first embodiment.

【図3】 実施例1の出力および各信号のタイミングチ
ャート
FIG. 3 is a timing chart of the output and each signal of the first embodiment.

【図4】 実施例1の制御フローチャートFIG. 4 is a control flowchart of the first embodiment.

【図5】 実施例2のブロック図FIG. 5 is a block diagram of a second embodiment.

【図6】 実施例2の出力の一例を示す図FIG. 6 is a diagram showing an example of output of the second embodiment.

【図7】 実施例3のブロック図FIG. 7 is a block diagram of a third embodiment.

【図8】 実施例3を説明するためのタイミングチャー
FIG. 8 is a timing chart for explaining the third embodiment.

【図9】 実施例4のブロック図FIG. 9 is a block diagram of a fourth embodiment.

【図10】 実施例4の制御フローチャートFIG. 10 is a control flowchart of the fourth embodiment.

【図11】 実施例5の出力の1例を示す図FIG. 11 is a diagram showing an example of output of the fifth embodiment.

【図12】 実施例5のブロック図FIG. 12 is a block diagram of the fifth embodiment.

【図13】 実施例5におけるROMの説明図FIG. 13 is an explanatory diagram of a ROM according to the fifth embodiment.

【図14】 実施例5の動作を示すフローチャートFIG. 14 is a flowchart showing the operation of the fifth embodiment.

【符号の説明】[Explanation of symbols]

1 CPU 2 発振器 3 D−A変換器 4 エラーアンプ 5 比較回路 6 高圧出力回路 7 電圧検出回路 1 CPU 2 Oscillator 3 DA Converter 4 Error Amplifier 5 Comparison Circuit 6 High Voltage Output Circuit 7 Voltage Detection Circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 所望の電圧波形の一周期分のディジタル
データを有し、予め定められた一定のタイミングでこの
ディジタルデータを順次出力する制御手段と、この制御
手段から出力されたディジタルデータをアナログ信号に
変換するディジタル−アナログ変換手段と、当該装置の
出力電圧を検出しこの出力電圧に比例する信号を出力す
る出力電圧検出手段と、この出力電圧検出手段から出力
された信号と前記ディジタル−アナログ変換手段で変換
されたアナログ信号との偏差を検出する偏差検出手段
と、この偏差検出手段の出力にもとづいてPWM信号を
生成するPWM信号生成手段と、このPWM信号生成手
段で生成したPWM信号に応じて当該装置の出力電圧を
発生する出力電圧発生手段とを備えたことを特徴とする
電圧発生装置。
1. A control means which has digital data for one cycle of a desired voltage waveform, and which sequentially outputs this digital data at a predetermined constant timing, and an analog digital data output from this control means. Digital-analog conversion means for converting into a signal, output voltage detection means for detecting an output voltage of the device and outputting a signal proportional to the output voltage, a signal output from the output voltage detection means and the digital-analog The deviation detection means for detecting a deviation from the analog signal converted by the conversion means, the PWM signal generation means for generating a PWM signal based on the output of the deviation detection means, and the PWM signal generated by the PWM signal generation means An output voltage generating means for generating an output voltage of the device in response thereto.
【請求項2】 所望の電圧波形の一周期分のディジタル
データを有し、予め定められた一定のタイミングでこの
ディジタルデータを順次出力する制御手段と、この制御
手段から出力されたディジタルデータをアナログ信号に
変換するディジタル−アナログ変換手段と、PWM信号
に応じた電圧を発生する電圧発生手段と、この電圧発生
手段の発生電圧を検出しこの発生電圧に比例した信号を
出力する発生電圧検出手段と、この発生電圧検出手段か
ら出力された信号と前記ディジタル−アナログ変換手段
で変換されたアナログ信号との偏差を検出する偏差検出
手段と、入力信号に応じたPWM信号を生成し前記電圧
発生手段に供給するPWM信号生成手段と、前記電圧発
生手段を負荷に結合するカップリングコンデンサと、こ
のカップリングコンデンサに充電された電荷を入力信号
に応じて放電する放電手段と、前記電圧発生手段の発生
電圧の上昇時と下降時を判別する判別手段と、この判別
手段の出力に応じて前記偏差検出手段の出力を前記電圧
発生手段の発生電圧の上昇時には前記PWM生成手段に
供給し下降時には前記放電手段に供給するよう切り換え
るスイッチ手段とを備えたことを特徴とする電圧発生装
置。
2. Control means having digital data for one cycle of a desired voltage waveform, which sequentially outputs the digital data at a predetermined constant timing, and digital data output from the control means are analog. Digital-analog converting means for converting into a signal, voltage generating means for generating a voltage according to the PWM signal, and generated voltage detecting means for detecting a generated voltage of the voltage generating means and outputting a signal proportional to the generated voltage. Deviation detecting means for detecting a deviation between the signal output from the generated voltage detecting means and the analog signal converted by the digital-analog converting means, and a PWM signal corresponding to the input signal to generate a PWM signal in the voltage generating means. PWM signal generating means to be supplied, a coupling capacitor for coupling the voltage generating means to a load, and a coupling capacitor Discharging means for discharging the electric charge charged in the capacitor according to an input signal, judging means for judging whether the voltage generated by the voltage generating means is rising or falling, and the deviation detecting means according to the output of the judging means. And a switch means for switching the output of the above to the PWM generating means when the generated voltage of the voltage generating means rises and to the discharge means when the generated voltage falls.
【請求項3】 PWM信号生成手段は、制御手段からデ
ィジタルデータを出力する各タイミング間に複数波の三
角波を出力する三角波発生手段と、入力信号と前記三角
波発生手段で発生した三角波とを比較する比較手段とを
備えていることを特徴とする請求項1または請求項2記
載の電圧発生装置。
3. The PWM signal generating means compares the triangular wave generating means for outputting a triangular wave of a plurality of waves at each timing of outputting the digital data from the control means with the input signal and the triangular wave generated by the triangular wave generating means. 3. The voltage generator according to claim 1 or 2, further comprising a comparison means.
【請求項4】 発生電圧検出手段と偏差検出手段の間ま
たは偏差検出手段とスイッチ手段の間に、ローパスフィ
ルタを挿入したことを特徴とする請求項2記載の電圧発
生装置。
4. The voltage generator according to claim 2, wherein a low-pass filter is inserted between the generated voltage detecting means and the deviation detecting means or between the deviation detecting means and the switch means.
【請求項5】 当該装置の出力電流を検出する出力電流
検出手段を設け、かつ制御手段は前記出力電流検出手段
の出力を予め有する目標出力電流データと比較し両者が
一致するよう所望の出力電圧波形のディジタルデータを
変更して出力するようにしたことを特徴とする請求項1
または請求項2記載の電圧発生装置。
5. An output current detecting means for detecting an output current of the device is provided, and a control means compares an output of the output current detecting means with a target output current data which is previously stored, and a desired output voltage is obtained so that they coincide with each other. 2. The waveform digital data is changed and output.
Alternatively, the voltage generator according to claim 2.
JP4113887A 1992-05-07 1992-05-07 Voltage generator Withdrawn JPH05313760A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4113887A JPH05313760A (en) 1992-05-07 1992-05-07 Voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4113887A JPH05313760A (en) 1992-05-07 1992-05-07 Voltage generator

Publications (1)

Publication Number Publication Date
JPH05313760A true JPH05313760A (en) 1993-11-26

Family

ID=14623623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4113887A Withdrawn JPH05313760A (en) 1992-05-07 1992-05-07 Voltage generator

Country Status (1)

Country Link
JP (1) JPH05313760A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064627A (en) 2010-12-09 2012-06-19 가부시키가이샤 어드밴티스트 Power supply apparatus and method of controlling the same, and test apparatus using the apparatus and the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064627A (en) 2010-12-09 2012-06-19 가부시키가이샤 어드밴티스트 Power supply apparatus and method of controlling the same, and test apparatus using the apparatus and the method

Similar Documents

Publication Publication Date Title
KR101411000B1 (en) Converter and the driving method thereof
JP5917057B2 (en) High voltage generator and image forming apparatus
JP2005528875A (en) DC-DC converter
JP2004208342A (en) Power generation controller for vehicle
JPH0487559A (en) High-voltage power source controller
US6262542B1 (en) Electronic ballast system
JP6218466B2 (en) High voltage power supply device and image forming apparatus
JPH078000A (en) Controll of alternating current generator
JP3536683B2 (en) High voltage power supply
JPH05313760A (en) Voltage generator
JP3777973B2 (en) Power supply device and output voltage control method
JP2690409B2 (en) High voltage power supply controller
JP2005185045A (en) Digital control power supply device and manufacturing method therefor
JP3777972B2 (en) Power supply
JPH0515147A (en) Power supply device
JP2002153075A (en) Power supply and output voltage control method
JP2832606B2 (en) Power circuit control device
JP3546161B2 (en) Secondary battery charger
JP2001251851A (en) Power unit
JPH04312351A (en) Power unit
JP3612932B2 (en) High voltage power supply
JP2611287B2 (en) Power supply
JP2008271685A (en) Power unit
JPH04308459A (en) Power supply
JPH08171992A (en) Method and device for controlling power of halogen lamp

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803