JPH05313245A - Camera and film information detection circuit - Google Patents

Camera and film information detection circuit

Info

Publication number
JPH05313245A
JPH05313245A JP14678192A JP14678192A JPH05313245A JP H05313245 A JPH05313245 A JP H05313245A JP 14678192 A JP14678192 A JP 14678192A JP 14678192 A JP14678192 A JP 14678192A JP H05313245 A JPH05313245 A JP H05313245A
Authority
JP
Japan
Prior art keywords
film
information
circuit
frame
camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14678192A
Other languages
Japanese (ja)
Inventor
Kazuhiro Izukawa
和弘 伊豆川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14678192A priority Critical patent/JPH05313245A/en
Publication of JPH05313245A publication Critical patent/JPH05313245A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B2217/00Details of cameras or camera bodies; Accessories therefor
    • G03B2217/24Details of cameras or camera bodies; Accessories therefor with means for separately producing marks on the film
    • G03B2217/242Details of the marking device
    • G03B2217/244Magnetic devices

Abstract

PURPOSE:To attain the high speed of a film information processing by installing a film information detection circuit and also installing a couter circuit outside a control circuit. CONSTITUTION:A film cartridge rewound halfway when a rewinding switch 20 is turned on is loaded in a camera and a back cover is closed, when a back cover switch 19 is turned on, the winding of a film F is started. On the way of winding the film, the film information recorded on the magnetic track T of the film F as the train of data character started with an ID sentinel is read out by a magnetic head H, and also, the number of ID sentinels in the film information detected by an ID detection circuit 21 is inputted and counted at every frame. And by adding an ID count circuit 49 outside the control circuit 27, it becomes unnecessary for the control circuit 27 to detect the ID sentinel. Thus, the processing by the control circuit 27 is simplified, so that the whole processing time can be shortened.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、撮影終了後のフィルム
給送手段による給送中に磁気ヘッドを駆動し、該撮影済
駒の磁気記憶部へ予め書込まれているフィルム情報の上
にカメラ情報の重ね書きを行わせる書込指示手段を備え
た磁気記憶部付フィルムを用いるカメラ及びフィルム情
報検出回路の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is to drive a magnetic head during the feeding by the film feeding means after the end of photographing so that the camera is recorded on the film information previously written in the magnetic memory portion of the photographed frame. The present invention relates to an improvement in a camera and a film information detection circuit which use a film with a magnetic storage unit having a writing instruction means for performing overwriting of information.

【0002】[0002]

【従来の技術】フィルムの先端部をも収納したフィルム
カートリッジを用い、フィルムの途中巻戻し(途中取出
し)及び該フィルムカートリッジの再装填使用を可能と
するカメラが米国特許第4878075号にて開示され
ている。
2. Description of the Related Art US Pat. No. 4,878,075 discloses a camera which uses a film cartridge that also stores the leading end of a film and enables the film to be rewound halfway (taken out halfway) and the film cartridge can be reloaded. ing.

【0003】上記の提案によれば、フィルムには透明の
磁気層よりなる磁気記憶部が備わっており、カメラはこ
の磁気記憶部へ情報の書込みあるいはここにあらかじめ
記録されている情報の読出しを行う磁気ヘッドを持ち、
途中巻戻しが行われたフィルムカートリッジが再装填さ
れた時に、露光済、未露光の判別を行う技術が開示され
ている。
According to the above proposal, the film is provided with a magnetic storage section made of a transparent magnetic layer, and the camera writes information in the magnetic storage section or reads information previously recorded therein. Have a magnetic head,
There is disclosed a technique for discriminating between exposed and unexposed when a film cartridge that has been rewound midway is reloaded.

【0004】又、その改善を行う技術が特願平2−29
7828号により開示されている。
Further, a technique for improving the above is disclosed in Japanese Patent Application No. 2-29.
No. 7828.

【0005】図16乃至図22は本発明と同一技術分野
におけるカメラの従来例を示すものである。
16 to 22 show a conventional example of a camera in the same technical field as the present invention.

【0006】図16はカメラの要部構成を示す斜視図で
あり、図16において、1は撮影レンズ、2は撮影レン
ズ1を駆動するレンズアクチュエータ及びレンズ位置信
号を発生するレンズエンコーダ、3はレンズシャッタ、
4はAEのための測光センサ、5は該測光センサ4の受
光角を決めるレンズ、6は測距センサ及びファインダを
含むブロック、7はフィルムFのパーフォレーションP
1,P2 を検知して該フィルムFの1駒割出しを行うた
めの信号を発生するフォトリフレクタ、8はスプール内
に配置されたフィルム給送モータ、9は減速及び巻上げ
・巻戻しの切換えを行うギヤ列、10は巻戻しフォーク
である。
FIG. 16 is a perspective view showing the main structure of the camera. In FIG. 16, 1 is a taking lens, 2 is a lens actuator for driving the taking lens 1 and a lens encoder for generating a lens position signal, and 3 is a lens. Shutter,
Reference numeral 4 is a photometric sensor for AE, 5 is a lens that determines the light receiving angle of the photometric sensor 4, 6 is a block including a distance measuring sensor and a finder, and 7 is a perforation P of the film F.
Photoreflector which detects 1 and P 2 and generates a signal for indexing one frame of the film F, 8 is a film feeding motor arranged in a spool, 9 is deceleration and switching between winding and rewinding The gear train 10 for performing the above is a rewinding fork.

【0007】Cはフィルム先端が露出した状態で該フィ
ルムを収納しているフィルムカートリッジ、Fはベース
側に磁気記憶部(磁気トラックT)が備わった前出のフ
ィルム、P1,P2は撮影画面Aに対応した前出のパーフ
ォレーション、HはフィルムF上の磁気トラックTに情
報の書込み、あるいはここより情報の読出しを行う磁気
ヘッドである。11はフィルムFを磁気ヘッドHに押し
付けるパッドで、中央部にフィルムFとヘッドギャップ
の密着性を高めるための凹部を持つ。12はフィルム給
送時のみ前記パッド11をフィルムFを挟んで磁気ヘッ
ドHに対して所定圧力で押し付けるパッド進退制御機
構、16はレリーズボタン、17は測光,測距の起動を
行うスイッチ(SW1)、18はシャッタの開放、フィ
ルム給送のシーケンスをスタートするスイッチ(SW
2)、20は途中巻戻しを行うリワインドスイッチであ
る。
C is a film cartridge that stores the film with the front end of the film exposed, F is the above-mentioned film having a magnetic storage unit (magnetic track T) on the base side, and P 1 and P 2 are images. The above-mentioned perforation corresponding to the screen A, H is a magnetic head for writing information to or reading information from the magnetic track T on the film F. Reference numeral 11 denotes a pad for pressing the film F against the magnetic head H, which has a concave portion at the central portion for enhancing the adhesion between the film F and the head gap. 12 is a pad advancing / retreating control mechanism that presses the pad 11 against the magnetic head H with a predetermined pressure with the film F sandwiched only during film feeding, 16 is a release button, 17 is a switch (SW1) for starting photometry and ranging. , 18 are switches (SW) for starting the sequence of opening the shutter and feeding the film.
2) and 20 are rewind switches that perform midway rewinding.

【0008】図17は従来のカメラの回路ブロック図で
あり、図16と同じ部分は同一符号を付してある。
FIG. 17 is a circuit block diagram of a conventional camera, and the same parts as those in FIG. 16 are designated by the same reference numerals.

【0009】図17において、19は背蓋の閉成を検知
する背蓋スイッチ、21はフィルム情報中のIDセンテ
ィネルを検知するID検知回路、22は磁気ヘッドH用
のヘッドアンプ、23はバッファ、24はデコーダ、2
5はエンコーダ、26はバッファ、27は各回路のシー
ケンス制御を行うマイクロコンピュータ等により構成さ
れる制御回路、28はフィルム給送モータ8を駆動する
モータドライバである。
In FIG. 17, 19 is a back cover switch for detecting the closing of the back cover, 21 is an ID detection circuit for detecting an ID sentinel in the film information, 22 is a head amplifier for the magnetic head H, 23 is a buffer, 24 is a decoder, 2
Reference numeral 5 is an encoder, 26 is a buffer, 27 is a control circuit configured by a microcomputer for performing sequence control of each circuit, and 28 is a motor driver for driving the film feeding motor 8.

【0010】ここで、上記制御回路27の動作につい
て、図18のフローチャートにしたがって説明する。な
お、本実施例のカメラは、フィルムFを一旦総て巻上、
1駒撮影毎にフィルムの巻戻しを行う所謂プリワインド
方式を想定している。
Now, the operation of the control circuit 27 will be described with reference to the flowchart of FIG. In the camera of this embodiment, the film F is once wound up,
A so-called prewind method in which the film is rewound for each frame is assumed.

【0011】先ず、全く使用されていないフィルムカー
トリッジがカメラに装填された場合の動作について説明
する。
First, the operation when a film cartridge which is not used at all is loaded in the camera will be described.

【0012】フィルムカートリッジCがカメラに装填さ
れて背蓋が閉じられ、背蓋スイッチ19がONすると、
ステップ101からステップ102へ進み、モータドラ
イバ28を介してフィルム給送モータ8を駆動し、フィ
ルムFの総ての巻上げを開始する。そしてステップ10
3においてこのフィルム巻上げの途中において、フィル
ムFの磁気トラックTにIDセンティネル(情報先頭信
号)に始まるデータキャラクタの列として記録されてい
るフィルム感度,規定駒数,フィルム種類等のフィルム
情報を磁気ヘッドHにより読み出す。
When the film cartridge C is loaded into the camera, the back cover is closed, and the back cover switch 19 is turned on,
Proceeding from step 101 to step 102, the film feeding motor 8 is driven through the motor driver 28 to start the winding of all the films F. And step 10
3, during film winding, film information such as film sensitivity, specified number of frames, film type, etc. recorded on the magnetic track T of the film F as a string of data characters starting from the ID sentinel (information head signal) is recorded on the magnetic head. Read by H.

【0013】この読み出されたフィルム情報は、ヘッド
アンプ22で増幅されA/D変換された後、バッファ2
3へ転送され、その後デコーダ24によりデコードされ
て制御回路27へ転送される。
The read film information is amplified by the head amplifier 22 and A / D converted, and then the buffer 2
3 and then decoded by the decoder 24 and transferred to the control circuit 27.

【0014】また、このステップ103において、ID
検知回路21はフィルム情報のNビットのIDセンティ
ネル(例えば「10000000」)を検知し続けてお
り、この検知出力を制御回路27は入力すると共にカウ
ントする。次のステップ104においては、前記フィル
ム情報のIDセンティネル数と「露光済」駒か否かのし
きい値である所定数との比較を行い、「露光済」駒であ
ると判別した場合(IDセンティナル数≦所定数)はス
テップ105へ進み(このステップは途中巻戻しされた
フィルムが再装填された際に重要となる部分であり、詳
細は後述する)、「露光済」駒でなかった場合(IDセ
ンティネル数>所定数)はステップ107へ進む。
In step 103, the ID
The detection circuit 21 continues to detect the N-bit ID sentinel (for example, “10000000”) of the film information, and the control circuit 27 inputs and counts this detection output. In the next step 104, the number of ID sentinels of the film information is compared with a predetermined number which is a threshold value of whether or not the frame is "exposed", and when it is determined that the frame is "exposed" (ID If the number of sentinals is less than or equal to a predetermined number, the process proceeds to step 105 (this step is an important part when the film rewound midway is reloaded, details will be described later) (Number of ID sentinels> predetermined number) proceeds to step 107.

【0015】ここでは、前述したように未使用のフィル
ムカートリッジCが装填された場合を想定しているの
で、ステップ104からステップ107へ進む。このス
テップ107においては、フォトリフレクタ7の出力よ
り給送駒数をカウントし、先に読み取った規定駒数に達
したか否かを判別し、達したと判別することによりステ
ップ108へ進み、前記フィルム給送モータ8の駆動を
禁止してフィルム巻上げを停止する。
Since it is assumed here that the unused film cartridge C is loaded as described above, the process proceeds from step 104 to step 107. In this step 107, the number of fed frames is counted from the output of the photo reflector 7 and it is judged whether or not the number of specified frames read previously is reached. If it is judged that the number has been reached, the process proceeds to step 108, The driving of the film feeding motor 8 is prohibited and the film winding is stopped.

【0016】ステップ109においては、スイッチSW
1がONか否かを判別し、ONであると判別した場合は
ステップ110へ進み、測光,測距の各動作を行う。次
のステップ111においては、前記測光,測距動作によ
り得られたシャッタ秒時、絞り値等をカメラ情報に変換
し、エンコーダ25へ転送する。
In step 109, the switch SW
It is determined whether or not 1 is ON, and when it is determined to be ON, the process proceeds to step 110, and each operation of photometry and distance measurement is performed. In the next step 111, the shutter speed, aperture value, etc. obtained by the photometry and distance measurement operations are converted into camera information and transferred to the encoder 25.

【0017】前記エンコーダ25は転送されてくるカメ
ラ情報をコード化し、バッファ26はこれを蓄積するこ
とになる。
The encoder 25 encodes the transferred camera information, and the buffer 26 stores the coded information.

【0018】次のステップ112においては、スイッチ
SW2がONされたか否かを判別し、ONであることを
判別するとステップ113へ進み、公知の露光動作を行
う。
In the next step 112, it is determined whether or not the switch SW2 is turned on. If it is determined that the switch SW2 is turned on, the process proceeds to step 113 to perform a known exposure operation.

【0019】つまり、制御回路27はレンズアクチュエ
ータ2aを介してレンズエンコーダ2bからレンズ位置
信号を入力し、ステップ110において得られた測距情
報に対応する位置まで撮影レンズ1が来ることによりレ
ンズアクチュエータ2aへ停止指令を行い、撮影レンズ
1の駆動、即ちフォーカス動作を停止させる。また、こ
れとほぼ同時に測光センサ4の出力によって定まった時
間、シャッタ3の開閉動作を行う。
That is, the control circuit 27 inputs the lens position signal from the lens encoder 2b via the lens actuator 2a, and the photographing lens 1 comes to a position corresponding to the distance measurement information obtained in step 110, whereby the lens actuator 2a To stop the driving of the taking lens 1, that is, the focus operation. At the same time, the shutter 3 is opened and closed for a time determined by the output of the photometric sensor 4.

【0020】ステップ114においては、撮影駒の巻戻
し(1駒巻戻し)を開始する。そして、ステップ115
において、このフィルム巻戻しの最中にヘッドアンプ2
2を介して前記バッファ26に蓄積していたカメラ情報
を、磁気ヘッドHを駆動してフィルムFの磁気トラック
Tにフィルム情報のIDセンティネルとは異なるNビッ
トのIDセンティネル(例えば「00000000」)
に始まるデータキャラクタの列の形で書込む。ステップ
116においては、前記撮影駒の巻戻しが終了したか否
かをフォトリフレクタ7の出力より判別し、この撮影駒
の巻戻しが終了したことを判別するとステップ117へ
進み、ここでフィルムFに未露光駒が有るか否か(残り
駒が有るか否か)の判別を行い、有ればステップ118
へ進む。ステップ118においては、リワインドスイッ
チ20の状態から途中巻戻しが指示されているか否かの
判別を行い、途中巻戻しの指示がなされていなければ、
次の撮影に備えるためにステップ109へと戻る。
At step 114, rewinding of the photographed frame (one frame rewinding) is started. And step 115
In the process of rewinding the film, head amplifier 2
The camera information stored in the buffer 26 via the 2 is sent to the magnetic track T of the film F on the magnetic track T of the film F, and an N-bit ID sentinel different from the ID sentinel of the film information (for example, “00000000”).
Write in the form of a sequence of data characters beginning with. In step 116, it is judged from the output of the photo reflector 7 whether or not the rewinding of the photographing frame is completed. If it is judged that the rewinding of the photographing frame is completed, the process proceeds to step 117, in which the film F is not exposed. It is determined whether or not there is a piece (whether or not there is a remaining piece), and if there is, a step 118
Go to. In step 118, it is judged from the state of the rewind switch 20 whether or not the midway rewind is instructed, and if the midway rewind is not instructed,
The process returns to step 109 to prepare for the next shooting.

【0021】また、ステップ117においてフィルムF
に残り駒が無い、またはステップ118において途中巻
戻しがなされたと判別した場合は、ステップ119へ進
み、フォトリフレクタ7より連続した出力が入力しなく
なるまで、即ちフィルム先端がフォトリフレクタ7の位
置を通過するまでフィルムFの巻戻しを継続する。この
結果、フィルム先端のみフィルムカートリッジC内に巻
込まれない状態となる。なお、この時のフィルムカート
リッジが、フォーク10の回転によってフィルム先端を
該カートリッジ外に押出すことのできるタイプのもので
あれば、フィルム先端をも該カートリッジ内に収納され
るまでフィルム巻戻しを継続しても良い。
In step 117, the film F
If it is determined that there is no remaining frame in the frame, or if rewinding is performed midway in step 118, the process proceeds to step 119 and the continuous output from the photoreflector 7 is stopped, that is, the leading edge of the film passes the position of the photoreflector 7. The rewinding of the film F is continued until. As a result, only the leading edge of the film is not wound into the film cartridge C. If the film cartridge at this time is of a type in which the tip of the film can be pushed out of the cartridge by the rotation of the fork 10, the film rewinding is continued until the tip of the film is also housed in the cartridge. You may.

【0022】以上により、未使用のフィルムカートリッ
ジCが装填された場合における一連の動作が終了する。
With the above, a series of operations when the unused film cartridge C is loaded is completed.

【0023】なお、前記では説明しなかったが、パッド
11はフィルムFの移動中のみパッド進退制御機構12
により、磁気ヘッドHに押圧され、磁気情報の読出し、
書込みが確実なものとなるようになっている。
Although not described above, the pad 11 is a pad advance / retreat control mechanism 12 only while the film F is moving.
Is pressed by the magnetic head H to read out magnetic information,
Writing is becoming more reliable.

【0024】次に、前記ステップ118において、途中
巻戻し(途中取出し)されたフィルムカートリッジ(途
中まで使用されたフィルムを収納したフィルムカートリ
ッジ)が再度カメラに装填された場合における動作につ
いて説明する。
Next, the operation when the film cartridge that has been rewound (taken out halfway) (the film cartridge that contains the film used halfway) is loaded again into the camera in step 118 will be described.

【0025】リワインドスイッチ20のONにより途中
巻戻しされたフィルムカートリッジがカメラに装填され
て背蓋が閉じられ、背蓋スイッチ19がONすると、未
使用のフィルムカートリッジCが装填された場合と同様
にステップ101からステップ102へ動作は進み、フ
ィルムFの巻上げを開始する。ステップ103において
も同様に、このフィルム巻上げの途中において、フィル
ムFの磁気トラックTにIDセンティネルに始まるデー
タキャラクタの列として記録されているフィルム感度,
規定駒数,フィルムの種類等のフィルム情報を磁気ヘッ
ドHにより読み出すと共に、ID検知回路に21より検
知されているフィルム情報のIDセンティネル数を各駒
毎に入力しカウントする。次のステップ104において
は、前記フィルム情報にIDセンティネル数と「露光
済」駒か否かのしきい値である所定数との比較を各駒毎
に行い、「IDセンティネル数≦所定数」なる駒を検知
することにより「露光済」駒であると判別(この判別方
法については後述する)し、ステップ105へ進んで前
記フィルム給送モータ8の駆動を禁止してフィルム巻上
げを直ちに停止する。次のステップ106においては、
前記フィルム給送モータ8を逆方向に駆動し、1駒巻戻
しを行う。これにより、カメラのアパーチャ位置には未
露光駒が頭出しされたことになる。
When the rewind switch 20 is turned on, the film cartridge that has been rewound midway is loaded into the camera, the back lid is closed, and when the back lid switch 19 is turned on, the same as when an unused film cartridge C is loaded. The operation proceeds from step 101 to step 102 to start winding the film F. Similarly in step 103, during the film winding, the film sensitivity recorded as a string of data characters starting from the ID sentinel on the magnetic track T of the film F,
The magnetic head H reads the film information such as the specified number of frames and the type of film, and the number of ID sentinels of the film information detected by the ID detection circuit 21 is input and counted for each frame. In the next step 104, the number of ID sentinels in the film information is compared with a predetermined number which is a threshold value of whether or not the frame is "exposed", and "ID sentinel number≤predetermined number" is obtained. When the frame is detected, it is determined that the frame is "exposed" (a method of this determination will be described later), the process proceeds to step 105, the drive of the film feeding motor 8 is prohibited, and the film winding is immediately stopped. In the next step 106,
The film feeding motor 8 is driven in the reverse direction to rewind one frame. As a result, the unexposed frame is located at the aperture position of the camera.

【0026】ここで、前記ステップ104での判別につ
いて詳述すると、制御回路27は各駒に予め記録されて
いるフィルム情報のIDセンティネルの個数をカウント
する。この際、ある駒が「未露光」駒の場合、磁気ヘッ
ドHにより1駒中の全てのIDセンティネルを検出する
ことになる(例えば1駒にIDセンティネルが15個あ
る場合は15個検出することになる)が、「露光済」駒
の場合は、少なくとも1部分はカメラ情報に書換えられ
ているため、検出可能なフィルム情報のIDセンティネ
ルの個数は減少する(例えば9個等)ことになる。従っ
て、制御回路27はカウントしたIDセンティネルの個
数が所定数(例えば9個)より多い時はその駒は「未露
光」であると判別してステップ104からステップ10
7へ進むが、上記例のごとく9個等所定数以下の時はそ
の駒は「露光済」駒と判別してステップ104からステ
ップ105へ進み、フィルム巻上げ及びパーフォレーシ
ョン検知(上記では説明していなかったが、駒の割出し
を行うために入力している)を直ちに停止し、次のステ
ップ106において1駒巻戻しを行って頭出しを行い、
撮影待機状態に入る。
Here, the determination in step 104 will be described in detail. The control circuit 27 counts the number of ID sentinels of film information recorded in advance on each frame. At this time, if a certain frame is an “unexposed” frame, all the ID sentinels in one frame will be detected by the magnetic head H (for example, if there are 15 ID sentinels in one frame, 15 will be detected). However, in the case of the “exposed” frame, at least one portion has been rewritten to the camera information, so that the number of detectable film information ID sentinels decreases (for example, 9 pieces). Therefore, when the number of counted ID sentinels is larger than the predetermined number (for example, 9), the control circuit 27 determines that the frame is "unexposed" and determines from step 104 to step 10.
7. If the number is less than a predetermined number such as 9 as in the above example, the frame is judged to be "exposed" and the process proceeds from step 104 to step 105 to detect film winding and perforation (not explained above). However, inputting to index the pieces) is immediately stopped, and in the next step 106, one piece is rewound to locate the head,
Enters the shooting standby state.

【0027】次に、図19乃至図21に従ってフィルム
情報とカメラ情報の詳細について説明する。
Next, details of the film information and the camera information will be described with reference to FIGS. 19 to 21.

【0028】図19はフィルムFにおけるフィルム情報
トラックTM、カメラ情報トラックTCの配置及びフィ
ルム情報トラック内のフィルム情報ブロックBMの構成
をベース面より見て示す図である。
FIG. 19 is a view showing the arrangement of the film information track TM and the camera information track TC on the film F and the structure of the film information block BM in the film information track as viewed from the base surface.

【0029】フィルム情報トラックTM、カメラ情報ト
ラックTCはそれぞれフィルムFに沿って配置され、又
カメラ情報トラックTCはフィルム情報トラックTM内
に形成されている。
The film information track TM and the camera information track TC are arranged along the film F, and the camera information track TC is formed in the film information track TM.

【0030】カメラ情報トラックTCはカメラの磁気ヘ
ッドHのヘッドギャップ位置にあり、記録再生に当た
り、多少フィルムが上下しても上記ヘッドギャップは常
にフィルム情報トラックTM内に在る構成となってい
る。
The camera information track TC is located at the head gap position of the magnetic head H of the camera, and the head gap is always in the film information track TM even when the film is slightly moved up and down during recording and reproduction.

【0031】フィルム情報トラックTMは図示のごとく
フィルム情報ブロックBMの連続からなり、特に、ID
センティネルの部分を縦線で示してある。この例では、
パーフォレーションP1,P2の1ピッチ(1駒)内に上
記したように15個のフィルム情報のIDセンティネル
が含まれる構成としている。
The film information track TM is composed of a series of film information blocks BM as shown in FIG.
The sentinel portion is shown by vertical lines. In this example,
As described above, the ID sentinels of 15 pieces of film information are included in one pitch (one frame) of the perforations P 1 and P 2 .

【0032】この実施例では、プリワインド構成となっ
ており、後述のごとくフィルム情報の方向とカメラ情報
の方向が逆になっている。このため、フィルム情報のI
Dセンティネルは全てのフィルム情報キャラクタとその
並びによって出来るビット列、さらに逆転再生されたと
きのカメラ情報のIDセンティネル、データキャラク
タ、それらによって出来るビット列のいずれとも異なる
ビット順序を持つ必要があることは言うまでもないであ
ろう。
In this embodiment, the prewind structure is adopted, and the direction of film information and the direction of camera information are opposite to each other, as will be described later. Therefore, I of the film information
It goes without saying that the D sentinel needs to have a bit order different from all the film information characters and the bit string formed by their arrangement, the ID sentinel of the camera information when reversely reproduced, the data character, and the bit string created by them. Let's do it.

【0033】図20及び図21はフィルムF上のカメラ
情報TCの長さを示す図で、図19同様ベース面より見
た図である。
20 and 21 are views showing the length of the camera information TC on the film F, as viewed from the base surface as in FIG.

【0034】図20において、Lは撮影フレーム(撮影
済駒)間の境界であり、磁気ヘッドHのヘッドギャップ
の基準位置である。HOはヘッド位置の両側自由度(ヘ
ッドオフセット)、MTは駒送り位置決めのバラツキで
ある。従って、カメラ情報TCの書込める最長の長さC
MAXは CMAX=L−(HO+2MT) =1駒全長−(ヘッド自由度+駒送り公差) で与えられる。この中の各カメラ情報ブロックBCの構
造としては、フィルム情報TMとは逆方向に異なるNビ
ットのIDセンティネルに始まり、データキャラクタが
続き、データ終了後、バイナリ「0」で埋めるというも
のである。カメラ情報TCの書込める最長の長さCMAX
とは、全てのカメラがこの領域外には書いてはならない
領域である。この規定によってヘッドオフセットHO内
の満たされたカメラ同志では書込まれた情報同志のオー
バーラップが防止されている。上記書込める最長の長さ
MAXは画面中心CLAに対して対称であることが望ま
しい。
In FIG. 20, L is a boundary between photographing frames (frames already photographed), which is a reference position of the head gap of the magnetic head H. HO is the degree of freedom on both sides of the head position (head offset), and MT is the variation in frame feed positioning. Therefore, the maximum length C of the camera information TC that can be written is C.
MAX is given by C MAX = L- (HO + 2MT) = 1 frame total length- (head freedom + frame feed tolerance). The structure of each camera information block BC therein is such that it starts with an N-bit ID sentinel different from the film information TM in the opposite direction, is followed by a data character, and is filled with a binary "0" after the end of the data. Maximum length C MAX of camera information TC that can be written
Is the area where all cameras must not write outside this area. By this regulation, overlapping of written information is prevented in the filled cameras in the head offset HO. The maximum writable length C MAX is preferably symmetrical with respect to the screen center CLA.

【0035】図20において、CMINはカメラ情報ブロ
ックBCの書込める最小の長さであり、図示の様に必要
最小限でも良いし、他の条件から図20の様に「0」に
よって長さを調整しても良い。また、このカメラ情報ブ
ロックBCの書込める最小の長さCMINは、全てカメラ
が必ず書かねばならない領域である。また、この書込め
る最小の長さCMINも画像中心CLAに対して対称であ
ることが望ましい。
In FIG. 20, C MIN is the minimum length in which the camera information block BC can be written, and may be the minimum required as shown in the figure, or from other conditions, the length is set to “0” as shown in FIG. May be adjusted. The minimum writable length C MIN of the camera information block BC is an area that the camera must write. Further, it is desirable that the minimum writable length C MIN is also symmetrical with respect to the image center CLA.

【0036】次に、図22によってフィルム情報TMの
IDセンティネルを検知し、露光済、未露光の駒の判別
方法について説明する。
Next, a method of discriminating between exposed and unexposed frames by detecting the ID sentinel of the film information TM will be described with reference to FIG.

【0037】図22中、LSは磁気ヘッドHの1駒中の
スキャン領域で、カメラによるヘッド位置の差はオフセ
ットHO以下であれば、書込み情報同志のオーバーラッ
プはないので、1駒全長と同一視してよい。
In FIG. 22, LS is a scan area in one frame of the magnetic head H, and if the difference in head position by the camera is less than or equal to the offset HO, there is no overlap of write information, so the same as the total length of one frame. You can see.

【0038】図22(A)は未露光駒、O1はこの場合
のID検知回路21の出力、図22(B)は書込める最
長の長さCMAXに渡って書込まれたカメラ情報TCを持
つ露光済駒、O2はこの場合のID検知回路21の出
力、図22(C)は書込める最小の長さCMINに渡って
書込まれたカメラ情報TCを持つ露光済駒、O3はこの
場合のID検知回路21の出力である。
22A is an unexposed frame, O 1 is the output of the ID detection circuit 21 in this case, and FIG. 22B is the camera information TC written over the maximum writable length C MAX. exposure with Sumikoma, O 2 is the output of the ID detection circuit 21 in this case, FIG. 22 (C) is exposed with a camera information TC was written over a minimum length C MIN to put writing Sumikoma, O 3 is the output of the ID detection circuit 21 in this case.

【0039】ID検知回路21の出力O3により「露光
済」駒における最大のIDセンティネル数(以下ID数
と記す)は9個であることが分かる。従って、 ID数 0〜9 「露光済」駒 ID数 10〜15 「未露光」駒 として判別できる。再生エラーが生じた場合、ID数の
検出は減少するが、「未露光」駒においては15個のI
Dセンティネル中10個検出できれば正しい判別ができ
るのである。この事は、再生エラー率が低くても正しい
判別を行う確率が従来に比べてはるかに高いことを意味
する。また、「露光済」駒においてはこの減少は全く問
題とはならない。
It can be seen from the output O 3 of the ID detection circuit 21 that the maximum number of ID sentinels (hereinafter referred to as the number of IDs) in the "exposed" frame is nine. Therefore, the number of IDs 0 to 9 can be identified as "exposed" pieces and the number of IDs 10 to 15 "unexposed" pieces. When a reproduction error occurs, the detection of the number of IDs is reduced, but in the "unexposed" frame, 15 I's are detected.
Correct detection can be made if ten D sentinels can be detected. This means that even if the reproduction error rate is low, the probability of making a correct determination is much higher than in the past. Also, for "exposed" pieces, this reduction is not a problem at all.

【0040】[0040]

【発明が解決しようとする課題】前述の従来例(特願平
2−297828号)では、回路ブロックのうちフィル
ム情報等を検出する具体的な構成が開示されていなかっ
た。また、他の従来例では、フィルム情報数等を計数す
る計数回路を設けなかったため、制御回路が高速で処理
できない欠点があった。
The above-mentioned conventional example (Japanese Patent Application No. 2-297828) does not disclose a specific structure for detecting film information or the like in the circuit block. Further, in another conventional example, since the counting circuit for counting the number of film information and the like is not provided, there is a drawback that the control circuit cannot process at high speed.

【0041】本発明は、上述の課題を解決するためにな
されたもので、フィルム情報を検出する回路を構成し、
また、フィルム情報数を計数することのできるカメラ、
フィルム情報検出回路及びさらに改良されたフィルム情
報検出回路を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and comprises a circuit for detecting film information,
Also, a camera that can count the number of film information,
An object is to provide a film information detection circuit and an improved film information detection circuit.

【0042】[0042]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明は請求項1において、そのフィルム情報を
検出する回路をシフトレジスタ回路と比較回路とにより
構成したものであり、また請求項2において、各駒それ
ぞれの磁気記憶部内に、撮影終了後に磁気ヘッドにより
書込まれるカメラ情報数によりも多い数のフィルム情報
が予め書込まれているフィルムを用い、露光状態判別手
段内に、途中まで使用されたフィルムを収納したフィル
ムカートリッジが再装填された場合、駒割出手段により
割出される駒の磁気記憶部内に書込まれたままになって
いるフィルム情報数を計数する回路を設けたものであ
り、さらに請求項3においてフィルム情報検出後の他の
フィルム情報をシフトレジスタ回路に保持または、フィ
ルム情報数をシフトレジスタ回路に保持し、外部回路へ
前記シフトレジスタ回路からそれぞれの情報を出力する
回路を設けたカメラを構成する。そして、フィルム情報
検出回路としてはそのフィルム情報を検出する回路を、
そのフィルム情報のビット長さよりも短いビット長さの
シフトレジスタ回路と比較回路と記憶回路とカウンタ回
路により構成したものである。
In order to achieve the above-mentioned object, the present invention provides a circuit for detecting film information according to claim 1 by a shift register circuit and a comparison circuit. In Item 2, a film in which a larger number of pieces of film information than the number of pieces of camera information written by the magnetic head after the shooting is preliminarily written in the magnetic storage portion of each frame is used, and in the exposure state determination means, A circuit is provided for counting the number of pieces of film information that have been written in the magnetic memory section of the frame indexed by the frame indexing means when the film cartridge containing the used film halfway is reloaded. According to claim 3, the other film information after detecting the film information is held in the shift register circuit or the number of film information is shifted. Held in register circuit constituting a camera provided with a circuit for outputting the respective information from the shift register circuit to an external circuit. And as the film information detection circuit, a circuit for detecting the film information,
The shift register circuit has a bit length shorter than the bit length of the film information, a comparison circuit, a storage circuit, and a counter circuit.

【0043】[0043]

【作用】本発明によれば、フィルム情報検出回路を設
け、さらに、制御回路の外に計数回路を設けることによ
り、制御回路の処理を高速化したものである。さらに、
比較回路の比較値を順次変更する回路を設けたことによ
り、シフトレジスタ回路のビット長さをIDセンティネ
ルのビット長さより短くしたものである。
According to the present invention, the film information detecting circuit is provided, and further the counting circuit is provided outside the control circuit, whereby the processing speed of the control circuit is increased. further,
By providing a circuit that sequentially changes the comparison value of the comparison circuit, the bit length of the shift register circuit is shorter than the bit length of the ID sentinel.

【0044】[0044]

【実施例】図1は本発明の一実施例を示す回路図であ
り、図2は図1を説明するタイムチャートである。図
1、図2において、128,29,30は入力端子、3
1はノット回路、32,33はシフトレジスタ(例えば
TI社製のSN74199)、34,35は8ビットコ
ンパレータ(例えばTI社製のSN7485を2つカス
ケード接続したものにより構成できる)、36はナンド
回路、37は出力端子である。
1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a time chart for explaining FIG. In FIGS. 1 and 2, 128, 29 and 30 are input terminals and 3
Reference numeral 1 is a knot circuit, 32 and 33 are shift registers (for example, SN74199 manufactured by TI), 34 and 35 are 8-bit comparators (for example, can be configured by cascade-connecting two SN7485s manufactured by TI), and 36 is a NAND circuit. , 37 are output terminals.

【0045】ここで、図1の構成において図2に示す信
号波形を入力端子128,29,30に入力する。
Here, in the configuration of FIG. 1, the signal waveforms shown in FIG. 2 are input to the input terminals 128, 29 and 30.

【0046】入力端子128にはDCDDATA信号を
入力する。このDCDDATA信号は磁気信号を2値化
信号に変換した信号である。
The DCDDATA signal is input to the input terminal 128. This DCDDATA signal is a signal obtained by converting a magnetic signal into a binary signal.

【0047】入力端子29には、−DNDPPM信号を
入力する。この−DNDPPM信号は磁気信号を2値化
信号に変換した1ビットのデータごとに1システムクロ
ックの時間立下る信号である。
The -DNDPPM signal is input to the input terminal 29. The -DNDPPM signal is a signal that falls for one system clock for each 1-bit data obtained by converting a magnetic signal into a binary signal.

【0048】入力端子30にはCLK信号(システムク
ロック信号)を入力する。
The CLK signal (system clock signal) is input to the input terminal 30.

【0049】図2において、−DNDPPM信号が立下
る間がDCDDATAの1ビットである。よって、図中
−DNDPPM信号とDCDDATAの信号の間に数字
により“0”“1”を示す。
In FIG. 2, one bit of DCDDATA is present while the -DNDPPM signal falls. Therefore, in the figure, "0" and "1" are indicated by numbers between the -DNDPPM signal and the DCDDATA signal.

【0050】ここで、図1の8ビットコンパレータ34
と35は、入力信号A7,A6,A5,A4,A3,A
2,A1,A0がバイナリ信号で11111110Bの
時、16進数でFEHの時に、出力信号AEQB(A
Equal to B)が1となる。また、ナンド回路
36により、8ビットコンパレータ34と35の出力信
号AEQBが同時に1となったときのみ出力端子−DS
COMPが0となる。この状態がIDセンティネルを検
知したことを示す。
Here, the 8-bit comparator 34 of FIG.
And 35 are input signals A7, A6, A5, A4, A3, A
When 2, A1 and A0 are binary signals of 11111110B and FEH of hexadecimal number, the output signal AEQB (A
Equal to B) becomes 1. Further, the NAND circuit 36 causes the output terminal -DS only when the output signals AEQB of the 8-bit comparators 34 and 35 become 1 at the same time.
COMP becomes 0. This state indicates that the ID sentinel has been detected.

【0051】図3は本発明の他の実施例を示すブロック
図で、38,39,40は入力端子、41,43は4ビ
ットカウンタ(例えばTI社製のSN74163)、4
2はノット回路、44,45,46,47,48は出力
端子である。
FIG. 3 is a block diagram showing another embodiment of the present invention. 38, 39 and 40 are input terminals, 41 and 43 are 4-bit counters (for example, SN74163 manufactured by TI), 4
2 is a knot circuit, and 44, 45, 46, 47 and 48 are output terminals.

【0052】ここで、入力端子38には図1のDNDP
PM信号が加えられ、入力端子39には、図1の−DS
COMP信号が加えられ、また入力端子40にはシステ
ムクロック信号が加えられる。
Here, the input terminal 38 is connected to the DNDP of FIG.
The PM signal is added, and the input terminal 39 receives -DS of FIG.
The COMP signal is applied, and the system clock signal is applied to the input terminal 40.

【0053】この構成によると−DSCOMP信号が0
となると、4ビットカウンタ41は1カウントアップす
る。よって、図4に示すIDカウント回路49を追加す
ることにより、図5に示すように図13の従来例と比較
してIDセンティネル検知を制御回路27が行わずに済
むようにした。
According to this configuration, the -DSCOMP signal is 0
Then, the 4-bit counter 41 counts up by 1. Therefore, by adding the ID count circuit 49 shown in FIG. 4, the control circuit 27 does not have to perform the ID sentinel detection as compared with the conventional example of FIG. 13 as shown in FIG.

【0054】図6、図7は本発明の第2の実施例を示す
回路ブロック図で、図8(a),(b)は図6、図7を
説明するタイムチャートである。
FIGS. 6 and 7 are circuit block diagrams showing a second embodiment of the present invention, and FIGS. 8A and 8B are time charts for explaining FIGS. 6 and 7.

【0055】本実施例では、IDセンティネルの後のデ
ータを3バイト分だけシフトレジスタに蓄え、かつその
3バイトのデータを制御回路27からの信号SRDRD
信号とSRCLK信号とにより制御回路27へSRDA
TA信号として出力する。
In this embodiment, the data after the ID sentinel is stored in the shift register by 3 bytes, and the 3 bytes of data are stored in the signal SRDRD from the control circuit 27.
Signal to the control circuit 27 by the signal SRCLK
Output as TA signal.

【0056】また、IDセンティネルの数を計数し、そ
の結果を制御回路27からの信号SRDRD信号とSR
CLK信号とにより制御回路27へSRDATA信号と
して出力する。
Also, the number of ID sentinels is counted, and the result is signal SRDRD signal and SR from the control circuit 27.
It is output as an SRDATA signal to the control circuit 27 according to the CLK signal.

【0057】図6、図7は図9におけるID検知データ
・バッファ回路50を示すものである。
6 and 7 show the ID detection data buffer circuit 50 shown in FIG.

【0058】以下で各図面について説明する。Each drawing will be described below.

【0059】図6は、図1に対しシフトレジスタ57を
追加し、制御回路27との通信のため、シフトレジスタ
を制御する信号を加えた。さらにIDセンティネル検出
後、3バイト分(24)を計数するカウンタ59,60
を追加したものである。
In FIG. 6, a shift register 57 is added to FIG. 1, and a signal for controlling the shift register is added for communication with the control circuit 27. Further, after detecting the ID sentinel, the counters 59, 60 for counting 3 bytes (24)
Is added.

【0060】図7は図3のIDセンティネル数計数回路
に加え、制御回路27からの通信信号SRDRD信号と
SRCLK信号の入力を設けた。
In FIG. 7, in addition to the ID sentinel number counting circuit of FIG. 3, inputs of communication signals SRDRD signal and SRCLK signal from the control circuit 27 are provided.

【0061】図6、図7において、51,52,53,
54,58,64,75,80,83,84はアンド回
路、55,56,61,62,63,85,87はオア
回路、57はシフトレジスタ、59,60は4ビットカ
ウンタ、65,68,69,70は入力端子、66,6
7,88は出力端子、71,74,76,79,81,
82はノット回路、72,73,77,78,86はD
フリップフロップである。
In FIGS. 6 and 7, 51, 52, 53,
54, 58, 64, 75, 80, 83 and 84 are AND circuits, 55, 56, 61, 62, 63, 85 and 87 are OR circuits, 57 is a shift register, 59 and 60 are 4-bit counters and 65 and 68. , 69, 70 are input terminals, 66, 6
7, 88 are output terminals, 71, 74, 76, 79, 81,
82 is a knot circuit, and 72, 73, 77, 78, 86 are D
It is a flip-flop.

【0062】図8(a),(b)は図6、図7の回路の
動作を示すタイムチャートである。
FIGS. 8A and 8B are time charts showing the operation of the circuits of FIGS. 6 and 7.

【0063】図8(a)はIDセンティネル検出後の3
バイトデータの読み出しを示している。いま、入力端子
の65AL/−FRM信号は1とする。
FIG. 8A shows 3 after the ID sentinel is detected.
This shows the reading of byte data. Now, the 65AL / -FRM signal at the input terminal is 1.

【0064】図1で説明した通りに、−DSCOMP信
号が0になりIDセンティネルが検出されると、4ビッ
トカウンタ59,60は16進数でE8Hをロードす
る。そして、−DNDPPM信号が0になる毎に1づつ
カウントアップしていき、FFHになるとカウントアッ
プを止める。そして出力端子67の3BCNTが1とな
る。
As described in FIG. 1, when the -DSCOMP signal becomes 0 and the ID sentinel is detected, the 4-bit counters 59 and 60 load E8H in hexadecimal. Then, each time the -DNDPPM signal becomes 0, it counts up by one, and when it becomes FFH, the count-up is stopped. Then, 3BCNT of the output terminal 67 becomes 1.

【0065】図7のDフリップフロップ86は3BCN
Tが1となると、出力端子88の3BSETに1を出力
しつづける。制御回路27からSRDRD信号が1とな
ると出力端子88の3BSETは0となる。
The D flip-flop 86 shown in FIG. 7 is 3BCN.
When T becomes 1, 1 is continuously output to 3BSET of the output terminal 88. When the SRDRD signal becomes 1 from the control circuit 27, 3BSET of the output terminal 88 becomes 0.

【0066】SRDRD信号が1となると、Dフリップ
フロップ72,73により図8(b)で説明する−UP
SRDRD信号が0となる。SRDRD信号が1となる
と、出力端子66SRDATA信号にIDセンティネル
検出後のデータQ27が出力される。
When the SRDRD signal becomes 1, the D flip-flops 72 and 73 will be described in FIG.
The SRDRD signal becomes 0. When the SRDRD signal becomes 1, the data Q27 after the ID sentinel is detected is output to the output terminal 66SRDATA signal.

【0067】次に制御回路27からのSRCLK信号が
0から1になると、図7のDフリッップフロップ77,
78により−UPSRCLKが0となり、シフトレジス
タ32,33,57は1データ分シフトする。よって出
力端子66のSRDATA信号はQ26が出力される。
また、SRCLK信号が1から0に変化してもSRDA
TA信号は変化しない。
Next, when the SRCLK signal from the control circuit 27 changes from 0 to 1, the D flip-flop 77, shown in FIG.
78 causes -UPSRCLK to become 0, and the shift registers 32, 33 and 57 shift by one data. Therefore, Q26 is output as the SRDATA signal from the output terminal 66.
Also, even if the SRCLK signal changes from 1 to 0, SRDA
The TA signal does not change.

【0068】同様に、SRCLK信号を立上げていく
と、3バイト分の信号を制御回路27に読み込むことが
できる。いま、入力端子65のAL/−FRM信号を0
とする。
Similarly, when the SRCLK signal is raised, a signal for 3 bytes can be read into the control circuit 27. Now, set the AL / -FRM signal of the input terminal 65 to 0.
And

【0069】図7では、IDセンティネルの数の読み出
しを示している。制御回路27は、フィルム給送中に、
パーフォレーションP1,P2を検出し、フィルムF上の
各フレーム毎に、入力端子68SRDRD信号を1とす
る。すると、図3に示したIDセンティネルカウンタを
構成する4ビットカウンタ41,43の出力を8ビット
シフトレジスタ57にロードする。
FIG. 7 shows the reading of the number of ID sentinels. The control circuit 27, during film feeding,
The perforations P 1 and P 2 are detected, and the input terminal 68SRDRD signal is set to 1 for each frame on the film F. Then, the outputs of the 4-bit counters 41 and 43 forming the ID sentinel counter shown in FIG. 3 are loaded into the 8-bit shift register 57.

【0070】この時、IDセンティネルカウンタ(ここ
では5ビットカウンタ)の最上位ビットID4が出力さ
れる。
At this time, the most significant bit ID4 of the ID sentinel counter (here, a 5-bit counter) is output.

【0071】次に、入力端子70のSRCLK信号を1
とすると、シフトレジスタが1ビットシフトするので、
次のID3が出力される。以下同様にID0まで出力さ
れる。
Next, the SRCLK signal from the input terminal 70 is set to 1
Then, the shift register shifts 1 bit, so
The next ID3 is output. Similarly, up to ID0 is output.

【0072】図10、図11は本発明の第3の実施例を
示す図で、図17の23に示されるID検知データ・バ
ッファ回路に相当する。
FIGS. 10 and 11 are diagrams showing a third embodiment of the present invention and correspond to the ID detection data buffer circuit shown at 23 in FIG.

【0073】図10,11において、38は入力端子、
39はナンド回路、40,53,59は4ビットカウン
タ回路(例えばTI社製のSN74163)、41,4
3,44,45,46,51はノット回路、42,4
7,48,49,52はアンド回路、50はオア回路、
51はDラッチ回路、55,56,57,58,60は
出力回路である。
In FIGS. 10 and 11, 38 is an input terminal,
39 is a NAND circuit, 40, 53 and 59 are 4-bit counter circuits (for example, SN74163 manufactured by TI), 41 and 4
3, 44, 45, 46, 51 are knot circuits, 42, 4
7, 48, 49, 52 are AND circuits, 50 is an OR circuit,
Reference numeral 51 is a D latch circuit, and 55, 56, 57, 58 and 60 are output circuits.

【0074】図10の構成において、図11に示す信号
波形を入力端子28,29,30,38に入力する。入
力端子28にはDCDDATA信号を入力する。このD
CDDATA信号は磁気信号を2値化信号に変換した信
号である。
In the configuration of FIG. 10, the signal waveforms shown in FIG. 11 are input to the input terminals 28, 29, 30, 38. The DCDDATA signal is input to the input terminal 28. This D
The CDDATA signal is a signal obtained by converting a magnetic signal into a binary signal.

【0075】入力端子29には−DNDPPM信号を入
力する。この−DNDPPM信号は磁気信号を2値化信
号に変換した1ビットのデータごとに1システムクロッ
クの周期の間0となる信号である。
The -DNDPPM signal is input to the input terminal 29. The -DNDPPM signal is a signal that becomes 0 for one system clock cycle for each 1-bit data obtained by converting a magnetic signal into a binarized signal.

【0076】入力端子30にはCLK信号(システムク
ロック信号)を入力する。
The CLK signal (system clock signal) is input to the input terminal 30.

【0077】入力端子38には−RST信号(リセット
信号)を入力する。
The -RST signal (reset signal) is input to the input terminal 38.

【0078】図5において、−DNDPPM信号の立下
がり期間がDCDDATA信号の1ビットを示す。よっ
てその値を図10の−DNDPPM信号とDCDDAT
A信号の間の数字によりデータ”0”,”1”を示す。
In FIG. 5, the falling period of the -DNDPPM signal indicates one bit of the DCDDATA signal. Therefore, the values are used as the -DNDPPM signal and DCDDAT in FIG.
Data "0" and "1" are indicated by the numbers between the A signals.

【0079】ここで、時刻10.5MS〜50.5MS
では2進数の信号”11111110”が入力される。
これを16進数で表現するとFEHとなる。よって時刻
50.5MS〜55.5MSでは、8ビットコンパレー
タ34の出力8BDSCMPが1となり、Dフリップフ
ロップ51の出力8BOKを反転し1とする。4ビット
カウンタ40(ただしここでは3ビットカウンタとして
用いている)は8BOK信号が1の間1ビットのデータ
ごとにインクリメントし、次の8ビット目にアンド回路
42により1信号を出力する。
Here, time 10.5MS to 50.5MS
Then, a binary signal "11111110" is input.
If this is expressed in hexadecimal, it becomes FEH. Therefore, from time 50.5MS to 55.5MS, the output 8BDSCMP of the 8-bit comparator 34 becomes 1 and the output 8BOK of the D flip-flop 51 is inverted to 1. The 4-bit counter 40 (here, used as a 3-bit counter) increments for each 1-bit data while the 8BOK signal is 1 and outputs the 1-signal by the AND circuit 42 at the next 8th bit.

【0080】つづいて、時刻50.5MSから90.5
MSまでにFEH信号が入力されるために、再び8ビッ
トコンパレータ34の出力8BDSCMPが1となり、
Dフリップフロップ51を反転して0とし、16BDS
CMPを1とする。
Next, from time 50.5 MS to time 90.5
Since the FEH signal is input by MS, the output 8BDSCMP of the 8-bit comparator 34 becomes 1 again,
Invert the D flip-flop 51 to 0 and set 16 BDS
CMP is set to 1.

【0081】また、16BDSCMPが1となるとID
センティネル数カウント用のカウンタ回路53,39が
1インクリメントする。
When 16BDSCMP becomes 1, ID
The counter circuits 53 and 39 for counting the number of sentinels increment by one.

【0082】このIDセンティネルカウンタ回路53,
59はIDセンティネルが1回読み込まれるごとに1ず
つインクリメントされる。よって、制御回路27が図5
の回路の出力56〜58,60を検出することによりI
Dセンティネルの数を検知することができる。
This ID sentinel counter circuit 53,
59 is incremented by 1 each time the ID sentinel is read once. Therefore, the control circuit 27 is shown in FIG.
By detecting the outputs 56 to 58, 60 of the circuit of
The number of D sentinels can be detected.

【0083】尚、図5の回路は−RST信号を1システ
ムクロックの間0とすれば初期化される。
The circuit of FIG. 5 is initialized by setting the -RST signal to 0 for one system clock.

【0084】図12は本発明の第4の実施例を示す回路
ブロック図であり、図13は図12の回路の動作を示す
タイムチャートである。
FIG. 12 is a circuit block diagram showing a fourth embodiment of the present invention, and FIG. 13 is a time chart showing the operation of the circuit of FIG.

【0085】図12、図13の実施例と図10、図11
実施例の違いは図12のDフリップフロップ51の出力
8BOKを8ビットコンパレータのB4入力端子にノッ
ト回路62を介して接続している点である。よって、I
DセンティネルがFEEEHのように始めの8ビットと
後の8ビットが違うようなIDセンティネルにも対応で
きる。その動作を図13に示す。図13によると図11
はIDセンティネルがFEFEHだったのが、図13で
はFEEEHでID0が1となっている。
Embodiments of FIGS. 12 and 13 and FIGS. 10 and 11
The difference between the embodiments is that the output 8BOK of the D flip-flop 51 of FIG. 12 is connected to the B4 input terminal of the 8-bit comparator via a knot circuit 62. Therefore, I
The D sentinel can correspond to an ID sentinel such as FEEEH in which the first 8 bits are different from the latter 8 bits. The operation is shown in FIG. According to FIG. 13, FIG.
The ID sentinel was FEFEH, but in FIG. 13, ID0 is 1 in FEEEH.

【0086】図14は、本発明の第5の実施例を示す回
路ブロック図で、図14において、63,64,69,
72,73,74,75,81,84,85,86,8
7,88はノット回路、65,71,76,77,7
8,82,89,90,91,92,93,96はアン
ド回路、66はノア回路、79,83,94はオア回
路、67は4ビットシフトレジスタ回路(例えばTI社
製SN74179)、68は4ビットコンパレータ回路
(例えばTI社製SN7485)、70は4ビットカウ
ンタ回路(例えばTI社製SN741631、ただし本
例では2ビットカウンタ回路として用いている)、8
0,95はDフリップフロップ回路、97は出力端子で
ある。また、図15、は図14の動作を説明するタイム
チャートである。図15において、−DNDPPM信号
が立下り期間がDCDDATA信号の1ビットを示す。
よってその値を数字により図16の−DNDPPM信号
とDCDDATA信号の間に示した。
FIG. 14 is a circuit block diagram showing a fifth embodiment of the present invention. In FIG. 14, 63, 64, 69,
72, 73, 74, 75, 81, 84, 85, 86, 8
7,88 is a knot circuit, 65,71,76,77,7
8, 82, 89, 90, 91, 92, 93, 96 are AND circuits, 66 is a NOR circuit, 79, 83, 94 are OR circuits, 67 is a 4-bit shift register circuit (for example, SN74179 manufactured by TI), and 68 is A 4-bit comparator circuit (for example, SN7485 manufactured by TI), 70 is a 4-bit counter circuit (for example, SN741631 manufactured by TI, but is used as a 2-bit counter circuit in this example), 8
Reference numerals 0 and 95 are D flip-flop circuits, and 97 is an output terminal. 15 is a time chart for explaining the operation of FIG. In FIG. 15, the falling period of the −DNDPPM signal indicates one bit of the DCDDATA signal.
Therefore, the values are shown by numbers between the -DNDPPM signal and the DCDDATA signal in FIG.

【0087】0〜20.5MSでは、FHの値が4ビッ
トシフトレジスタ67に入力され、その次の20.5〜
25.5MSには4ビットコンパレータ68の出力が1
となり、FHのデータを検出したことを示す。また、D
フリップフロップ80の値を0から1に反転し、IDセ
ンティネルの頭の4ビットを検出したことを記憶してお
く。次の20.5MSから40.5MSでは4ビットシ
フトレジスタ67にEHのデータが入力され、その次の
40.5MS〜45.5MSの間4ビットコンパレータ
68の出力4BDCMPが1となり、EHのデータを検
出したことを示す。ただし、この時、Dフリップフロッ
プ80の出力が1となっているため、4ビットコンパレ
ータ68の比較入力B0が0となったため、20.5M
S〜40.5MSではEHを検出した。
In 0 to 20.5 MS, the value of FH is input to the 4-bit shift register 67 and the next 20.5 to
The output of the 4-bit comparator 68 is 1 for 25.5 MS.
Indicates that FH data was detected. Also, D
The value of the flip-flop 80 is inverted from 0 to 1, and it is stored that the 4 bits at the head of the ID sentinel are detected. From the next 20.5MS to 40.5MS, the EH data is input to the 4-bit shift register 67, and during the next 40.5MS to 45.5MS, the output 4BDCMMP of the 4-bit comparator 68 becomes 1, and the EH data is transferred. Indicates that it has been detected. However, at this time, the output of the D flip-flop 80 is 1 and the comparison input B0 of the 4-bit comparator 68 is 0.
EH was detected at S-40.5 MS.

【0088】また、この時4ビットコンパレータ68の
出力4BDSCMPとDフリップフロップ80の出力4
BOKがともに1なので、IDセンティネルの頭の8ビ
ットを検出したことを記憶するため、Dフリップフロッ
プ95の出力8BOKを1とする。
At this time, the output 4 BDSCMP of the 4-bit comparator 68 and the output 4 of the D flip-flop 80
Since both BOKs are 1, the output 8BOK of the D flip-flop 95 is set to 1 in order to store that the 8 bits at the head of the ID sentinel are detected.

【0089】次に、40.5MS〜60.5MSの間4
ビットシフトレジスタ67はFHのデータを入力され、
60.5MS〜65.5MSの間4ビットコンパレータ
68の出力4BDSCMPを1とする。また、Dフリッ
プフロップ80の出力4BOKを1として、Dフリップ
フロップ95の出力8BOKとにより、IDセンティネ
ルの頭から12ビットを検出したことを記憶した。
Next, between 40.5 MS and 60.5 MS, 4
The bit shift register 67 receives FH data,
The output 4BDSCMP of the 4-bit comparator 68 is set to 1 between 60.5 MS and 65.5 MS. Further, it is stored that the output 4BOK of the D flip-flop 80 is set to 1 and the output 8BOK of the D flip-flop 95 detects 12 bits from the head of the ID sentinel.

【0090】最後に、60.5MS〜80.5MSの間
4ビットシフトレジスタ67はEHのデータを入力され
る。Dフリップフロップ80の出力4BOKが1のた
め、4ビットコンパレータ68の出力4BDSCMPは
1となる。よって16BDSCMPが1となり、IDセ
ンティネルFEFEHを頭から16ビットまで全部を検
出したことを示す。
Finally, EH data is input to the 4-bit shift register 67 between 60.5 MS and 80.5 MS. Since the output 4BOK of the D flip-flop 80 is 1, the output 4BDSCMP of the 4-bit comparator 68 is 1. Therefore, 16BDSCMP becomes 1, indicating that the entire 16 bits from the head of the ID sentinel FEFEH has been detected.

【0091】よって前記実施例と同様に、この16BD
SCMP信号をカウントすれば、IDセンティネルの数
をカウントすることが可能である。
Therefore, in the same manner as in the above embodiment, this 16BD
If the SCMP signal is counted, it is possible to count the number of ID sentinels.

【0092】[0092]

【発明の効果】以上説明したように、本発明は、制御回
路27の出力信号により、自動的にIDセンティネル後
の3バイトのデータを保持し、シリアル通信により制御
回路27にデータを送ることができる。
As described above, according to the present invention, the output signal of the control circuit 27 automatically holds 3 bytes of data after the ID sentinel, and the data can be sent to the control circuit 27 by serial communication. it can.

【0093】また、IDセンティネルの数をカウント
し、その数を保持し、同様にシリアル通信により制御回
路27にデータを送ることができる。
Further, it is possible to count the number of ID sentinels, hold the number, and similarly send data to the control circuit 27 by serial communication.

【0094】よって、制御回路27の処理が簡単になっ
たため、制御回路27の処理時間を短縮できるようにな
った。
Therefore, since the processing of the control circuit 27 is simplified, the processing time of the control circuit 27 can be shortened.

【0095】また、IDセンティネルの検出回路に用い
たラッチ回路が、第1、第2の実施例においては、16
コであったのに対し、第3、第4の実施例においては、
12コ(8ビットシフトレジスタ+3ビットカウンタ+
Dフリップフロップ)、さらに第5の実施例において
は、8コ(4ビットシフトレジスタ+2ビットカウンタ
+Dフリップフロップ×2)と減少することができた。
Further, the latch circuit used in the detection circuit of the ID sentinel is 16 in the first and second embodiments.
However, in the third and fourth embodiments,
12 (8 bit shift register + 3 bit counter +
D flip-flops), and in the fifth embodiment, it could be reduced to 8 (4 bit shift register + 2 bit counter + D flip flop × 2).

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1を説明するタイムチャートである。FIG. 2 is a time chart illustrating FIG.

【図3】本発明の他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the present invention.

【図4】本発明の一実施例を説明するブロック図であ
る。
FIG. 4 is a block diagram illustrating an embodiment of the present invention.

【図5】図4実施例を説明するフローチャートである。FIG. 5 is a flowchart illustrating the embodiment in FIG. 4;

【図6】本発明の第2の実施例を説明する回路図であ
る。
FIG. 6 is a circuit diagram illustrating a second embodiment of the present invention.

【図7】本発明の第2の実施例を説明する回路図であ
る。
FIG. 7 is a circuit diagram illustrating a second embodiment of the present invention.

【図8】図6、図7の実施例を説明するタイムチャート
である。
FIG. 8 is a time chart illustrating the embodiment of FIGS. 6 and 7.

【図9】本発明の第2の実施例を説明するブロック図で
ある。
FIG. 9 is a block diagram illustrating a second embodiment of the present invention.

【図10】本発明の第3の実施例を示すIDセンティネ
ル検出回路の回路図である。
FIG. 10 is a circuit diagram of an ID sentinel detection circuit showing a third embodiment of the present invention.

【図11】図10の回路の動作を説明するための図であ
る。
FIG. 11 is a diagram for explaining the operation of the circuit of FIG.

【図12】本発明の第4の実施例を示すIDセンティネ
ル検出回路の回路図である。
FIG. 12 is a circuit diagram of an ID sentinel detection circuit showing a fourth embodiment of the present invention.

【図13】図12の回路の動作を説明するための図であ
る。
FIG. 13 is a diagram for explaining the operation of the circuit of FIG.

【図14】本発明の第5の実施例を示す回路ブロック図
である。
FIG. 14 is a circuit block diagram showing a fifth embodiment of the present invention.

【図15】図15の回路の動作を説明するタイムチャー
トである。
15 is a time chart explaining the operation of the circuit of FIG.

【図16】従来のカメラの斜視図である。FIG. 16 is a perspective view of a conventional camera.

【図17】従来のカメラのブロック図である。FIG. 17 is a block diagram of a conventional camera.

【図18】従来のカメラのフローチャートである。FIG. 18 is a flowchart of a conventional camera.

【図19】従来のカメラに用いられるフィルム上の情報
記憶部を説明する図である。
FIG. 19 is a diagram illustrating an information storage unit on a film used in a conventional camera.

【図20】従来のカメラに用いられるフィルム上の情報
記憶部を説明する図である。
FIG. 20 is a diagram illustrating an information storage unit on a film used in a conventional camera.

【図21】従来のカメラに用いられるフィルム上の情報
記憶部を説明する図である。
FIG. 21 is a diagram illustrating an information storage unit on a film used in a conventional camera.

【図22】従来のカメラに用いられるフィルム上の情報
記憶部を説明する図である。
FIG. 22 is a diagram illustrating an information storage unit on a film used in a conventional camera.

【符号の説明】[Explanation of symbols]

1 撮影レンズ 2 レンズアクチュエータ 3 レンズシャッタ 4 AEの為の測光センサ 5 レンズ 6 測距センサ及びファインダを含むブロック 7 フォトリフレクタ 8 フィルム給送モータ 9 ギヤ列 10 巻戻しフォーク C フィルムカートリッジ F フィルム P1,P2 パーフォレーション 11 パッド 12 パッド進退制御機構 16 レリーズボタン 17 測光、測距の起動を行うスイッチ(SW1) 18 シャッタの開放、フィルム給送のシーケンスをス
タートするスイッチ(SW2) 20 リワインドスイッチ 19 背蓋スイッチ 21 ID検知回路 22 ヘッドアンプ 23 バッファ 24 デコーダ 25 エンコーダ 26 バッファ 27 制御回路 28 モータドライバ 128,29,30 入力端子 31 ノット回路 32,33 シフトレジスタ 34,35 8ビットコンパレータ 36 ナンド回路 37 出力端子 38,39,40 入力端子 41,43 4ビットカウンタ 42 ノット回路 44,45,46,47,48 出力端子 51,52,53,54,58,64,75,80,8
3,84 アンド回路 55,56,61,62,63,85,87 オア回路 57 シフトレジスタ 59,60 4ビットカウンタ 65,68,69,70 入力端子 66,67,80 出力端子 71,74,76,77,78,86 ノット回路 72,73,77,78,86 Dフリップフロップ
1 Photographic lens 2 Lens actuator 3 Lens shutter 4 Photometric sensor for AE 5 Lens 6 Block including distance measuring sensor and viewfinder 7 Photoreflector 8 Film feeding motor 9 Gear train 10 Rewinding fork C Film cartridge F Film P 1 , P 2 Perforation 11 Pad 12 Pad advance / retreat control mechanism 16 Release button 17 Switch (SW1) for starting photometry and distance measurement 18 Switch for opening shutter and film feeding sequence (SW2) 20 Rewind switch 19 Back cover switch 21 ID Detection Circuit 22 Head Amplifier 23 Buffer 24 Decoder 25 Encoder 26 Buffer 27 Control Circuit 28 Motor Driver 128, 29, 30 Input Terminal 31 Knot Circuit 32, 33 Shift Regis 34,35 8-bit comparator 36 NAND circuit 37 Output terminal 38,39,40 Input terminal 41,43 4-bit counter 42 Not circuit 44,45,46,47,48 Output terminal 51,52,53,54,58,64 , 75, 80, 8
3,84 AND circuit 55,56,61,62,63,85,87 OR circuit 57 shift register 59,60 4-bit counter 65,68,69,70 input terminal 66,67,80 output terminal 71,74,76 , 77, 78, 86 knot circuit 72, 73, 77, 78, 86 D flip-flop

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 フィルムに備わった磁気記憶部への情報
の書込み或いは読出しを行う磁気ヘッドと、フィルムの
給送を行うフィルム給送手段と、撮影終了後の前記フィ
ルム給送手段によるフィルム給送中に前記磁気ヘッドを
駆動し、該撮影済駒の磁気記録部へ予め書込まれている
フィルム情報の上にカメラ情報の重ね書きを行わせる書
込指示手段と、フィルムの1駒割出しを行う駒割出手段
とを備え、途中まで使用されたフィルムを収納したフィ
ルムカートリッジが再装填された場合、前記フィルム給
送手段によりフィルムの巻上げを開始させると共に前記
磁気ヘッドを駆動し、前記駒割出手段により割出される
駒の磁気記憶部内にフィルム情報が書込まれたままであ
るか否かを検知し、該駒は露光済か未露光かを判別する
露光状態判別手段を設けた磁気記録部付フィルムを用い
るカメラにおいて、そのフィルム情報を検出する回路を
シフトレジスタ回路と比較回路とにより構成したことを
特徴とするフィルム情報検出回路。
1. A magnetic head for writing and reading information to and from a magnetic storage unit provided in a film, a film feeding means for feeding a film, and a film feeding means for feeding the film after the filming is completed. A write instruction means for driving the magnetic head therein to overwrite the camera information on the film information previously written in the magnetic recording portion of the photographed frame, and to index one frame of film When a film cartridge containing a partially used film is reloaded, the film feeding means starts the film winding and the magnetic head is driven to perform the frame indexing. An exposure state determining means for detecting whether or not the film information is still written in the magnetic storage portion of the frame indexed by the means, and determining whether the frame is exposed or not. In a camera using the provided film with a magnetic recording unit, a circuit for detecting the film information is constituted by a shift register circuit and a comparison circuit.
【請求項2】 各駒それぞれの磁気記憶部内に、撮影終
了後に磁気ヘッドにより書込まれるカメラ情報数よりも
多い数のフィルム情報が予め書込まれているフィルムを
用い、露光状態判別手段内に、途中まで使用されたフィ
ルムを収納したフィルムカートリッジが再装填された場
合、駒割出手段により割出される駒の磁気記憶部内に書
込まれたままになっているフィルム情報数を計数する回
路を設けたことを特徴とするカメラ。
2. A film in which a number of pieces of film information, which are larger than the number of pieces of camera information written by a magnetic head after the end of photographing, is preliminarily written in the magnetic storage portion of each frame is used in the exposure state determination means. When a film cartridge containing a partially used film is reloaded, a circuit is provided to count the number of pieces of film information that have been written in the magnetic memory of the frame indexed by the frame indexing means. A camera characterized by that.
【請求項3】 請求項2記載のカメラにおいて、フィル
ム情報検出後の他のフィルム情報をシフトレジスタ回路
に保持または、フィルム情報数をシフトレジスタ回路に
保持し、外部回路へ前記シフトレジスタ回路からそれぞ
れの情報を出力する回路を設けたことを特徴とするカメ
ラ。
3. The camera according to claim 2, wherein the other film information after detecting the film information is held in the shift register circuit or the number of film information is held in the shift register circuit, and the film information is output to the external circuit from the shift register circuit. A camera provided with a circuit for outputting the information of.
【請求項4】 フィルムに備わった磁気記憶部への情報
の書込み或いは読出しを行う磁気ヘッドと、フィルムの
給送を行うフィルム給送手段と、撮影終了後の前記フィ
ルム給送手段によるフィルム給送中に前記磁気ヘッドを
駆動し、該撮影済駒の磁気記憶部へ予め書込まれている
フィルム情報の上にカメラ情報の重ね書きを行わせる書
込指示手段と、フィルムの1駒割出しを行う駒割出手段
とを備え、途中まで使用されたフィルムを収納したフィ
ルムカートリッジが再装填された場合、前記フィルム給
送手段によりフィルムの巻上げを開始させると共に前記
磁気ヘッドを駆動し、前記駒割出手段により割出される
駒の磁気記憶部内にフィルム情報が書込まれたままであ
るか否かを検知し、該駒は露光済か未露光かを判別する
露光状態判別手段を設けた磁気記憶部付フィルムを用い
るカメラにおいて、そのフィルム情報を検出する回路
を、そのフィルム情報のビット長さよりも短いビット長
さのシフトレジスタ回路と比較回路と記憶回路とカウン
タ回路により構成したことを特徴とするフィルム情報検
出回路。
4. A magnetic head for writing and reading information to and from a magnetic storage unit provided in a film, a film feeding means for feeding a film, and a film feeding means for feeding the film after the filming is completed. The magnetic head is driven therein, and a writing instruction means for overwriting the camera information on the film information previously written in the magnetic storage portion of the photographed frame and indexing one frame of the film are performed. When a film cartridge containing a partially used film is reloaded, the film feeding means starts the film winding and the magnetic head is driven to perform the frame indexing. An exposure state determining means for detecting whether or not the film information is still written in the magnetic storage portion of the frame indexed by the means, and determining whether the frame is exposed or not. In a camera using the provided film with a magnetic storage unit, the circuit for detecting the film information is composed of a shift register circuit, a comparison circuit, a storage circuit, and a counter circuit having a bit length shorter than the bit length of the film information. A film information detection circuit characterized by:
JP14678192A 1992-05-14 1992-05-14 Camera and film information detection circuit Pending JPH05313245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14678192A JPH05313245A (en) 1992-05-14 1992-05-14 Camera and film information detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14678192A JPH05313245A (en) 1992-05-14 1992-05-14 Camera and film information detection circuit

Publications (1)

Publication Number Publication Date
JPH05313245A true JPH05313245A (en) 1993-11-26

Family

ID=15415392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14678192A Pending JPH05313245A (en) 1992-05-14 1992-05-14 Camera and film information detection circuit

Country Status (1)

Country Link
JP (1) JPH05313245A (en)

Similar Documents

Publication Publication Date Title
US5325138A (en) Camera using film with magnetic record portion
US5335029A (en) Magnetic recording system for camera using film with magnetic recording portion
US5489955A (en) Camera having sound recording function
US5281987A (en) Camera having a magnetic head and capable of detecting exposed frames by counting data items in a magnetic recording track
US5376981A (en) Data recording apparatus for a camera
JPS58189802A (en) Recording method of magnetic camera
US5724623A (en) Camera using a film with a magnetic memory portion
JPH05313245A (en) Camera and film information detection circuit
JPH043037A (en) Camera using film with magnetic memory part
US5671455A (en) Magnetic record camera
JP3017884B2 (en) Camera magnetic recording device
JPH03223737A (en) Camera using film with magnetic storage part
JPH04246628A (en) Camera using film provided with magnetic storage part
JP3333895B2 (en) Camera and magnetic recording device for camera
JP3080704B2 (en) Magnetic playback device
JP3420088B2 (en) Camera magnetic recording device
JPH04246629A (en) Camera using film provided with magnetic storage part
JPH0289044A (en) Camera with voice recording/reproducing function, camera with voice recording function, voice reproducing device for camera and recording medium for camera
JP3162090B2 (en) camera
JP2858428B2 (en) Camera using film with magnetic storage
JPH05323443A (en) Camera and magnetic recording and reproducing circuit for camera
JPH0572615A (en) Camera using film with magnetic storage part
JPH04246639A (en) Camera using film provided with magnetic storage part
JPH0922056A (en) Magnetic recording device for camera
JPH04349446A (en) Camera