JPH0530561A - Digital exchange - Google Patents

Digital exchange

Info

Publication number
JPH0530561A
JPH0530561A JP17913291A JP17913291A JPH0530561A JP H0530561 A JPH0530561 A JP H0530561A JP 17913291 A JP17913291 A JP 17913291A JP 17913291 A JP17913291 A JP 17913291A JP H0530561 A JPH0530561 A JP H0530561A
Authority
JP
Japan
Prior art keywords
slot
card
unit
time
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17913291A
Other languages
Japanese (ja)
Other versions
JP3325278B2 (en
Inventor
Hiroshi Mano
広 真野
Tomoya Mitsuishi
智也 三石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17913291A priority Critical patent/JP3325278B2/en
Publication of JPH0530561A publication Critical patent/JPH0530561A/en
Application granted granted Critical
Publication of JP3325278B2 publication Critical patent/JP3325278B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

PURPOSE:To perform stable data transmission even when an interface unit having many channels exceeding the transmission capacity of a time division multiplexed transmission line is connected. CONSTITUTION:The in formation relating to the connecting states of interface units for respective card slots is detected by one-chip microcomputers 18, 21, the allocation of plural communication channels in the time division multiplexed transmission line to the plural card slots is determined by a 16-bit microcomputer 10 based upon the detected information and the number of communication channels in the transmission line and the operation states of the interface units to be connected to respective card slots is controlled in accordance with the determination.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディジタルボタン電話
装置やディジタル構内交換機等の交換装置に係わり、特
にカードスロットに時分割多重伝送路の伝送容量を越え
るチャネル数を有するインタフェースユニットが接続さ
れる場合がある装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching device such as a digital key telephone device and a digital private branch exchange, and more particularly, an interface unit having a number of channels exceeding the transmission capacity of a time division multiplex transmission line is connected to a card slot. Sometimes it relates to a device.

【0002】[0002]

【従来の技術】近年、データ通信等の非電話通信機能の
充実や局線を含めた広域なネットワークの構築を目的と
して、ディジタル構内交換機(ディジタルPBX)やデ
ィジタルボタン電話装置の普及が進められている。これ
らはアナログ信号をディジタル信号に変換し、さらに時
分割多重したうえで電子的に通話路制御を行なうもの
で、ディジタル電話機など独自のディジタルインタフェ
ースを持つ端末装置を使用して音声とデータとを統合し
た複合データによる通信が可能となるなど種々のメリッ
トがある。
2. Description of the Related Art In recent years, digital private branch exchanges (digital PBXs) and digital button telephone devices have been widely used for the purpose of enhancing non-telephone communication functions such as data communication and constructing a wide area network including office lines. There is. They convert analog signals into digital signals, time-division multiplex them, and then electronically control the communication path. The voice and data are integrated using a terminal device with its own digital interface such as a digital telephone. There are various merits such as enabling communication by the combined data.

【0003】ところで、ディジタルボタン電話装置は、
一般に交換制御や転送制御を統括的に行なう制御ユニッ
トと、複数のインタフェースユニットとを備えている。
インターフェスユニットには、例えばディジタル電話機
との接続に必要なディジタル電話機インタフェースユニ
ット(PDKU)、アナログ加入者線とのインタフェー
スを行なう局線ユニット、標準電話機とのインタフェー
スを行なう標準電話機ユニットなどがある。そして、こ
れらのインタフェースユニットはマザーボードに設けら
れたカードスロットに各々実装される。なお、各カード
スロットにはインタフェースユニットの挿入位置を識別
するためのカードスロットアドレスが付与されている。
By the way, the digital key telephone device is
Generally, it is provided with a control unit that integrally controls exchange control and transfer control, and a plurality of interface units.
The interface unit includes, for example, a digital telephone interface unit (PDKU) required for connection with a digital telephone, a station line unit for interfacing with an analog subscriber line, and a standard telephone unit for interfacing with a standard telephone. Then, these interface units are respectively mounted in the card slots provided on the motherboard. A card slot address for identifying the insertion position of the interface unit is given to each card slot.

【0004】また、制御ユニットと各インタフェースユ
ニットとの間では、制御データハイウェイを介して制御
信号が、またスピーチハイウェイを介して音声およびデ
ータ信号が送受信される。1本のスピーチハイウェイは
32のタイムスロットにより1フレームを構成する時分
割多重信号を伝送する。1タイムスロットの伝送速度は
64Kbpsであり、この1タイムスロットに1チャネ
ル分の音声データが挿入される。そして、上記各インタ
フェースユニット(カード)がカードスロットに挿入さ
れると、制御ユニットではスピーチハイウェイ上の所定
の時間位置に1カード当たり8タイムスロットを割当て
る。なお、上記PDKUに対しては無条件に16タイム
スロットが割当てられる。この16タイムスロットのう
ち8タイムスロットは音声通話用のB1チャネルとして
使用され、また残りの8タイムスロットはデータ通信用
のB2チャネルとして使用される。
Further, between the control unit and each interface unit, control signals are transmitted and received via the control data highway and voice and data signals are transmitted and received via the speech highway. One speech highway transmits a time division multiplexed signal which constitutes one frame with 32 time slots. The transmission rate of one time slot is 64 Kbps, and voice data for one channel is inserted into this one time slot. Then, when each interface unit (card) is inserted into the card slot, the control unit allocates 8 time slots per card to predetermined time positions on the speech highway. Note that 16 time slots are unconditionally assigned to the PDKU. Of these 16 time slots, 8 time slots are used as a B1 channel for voice communication, and the remaining 8 time slots are used as a B2 channel for data communication.

【0005】図6は、6つのカードスロットを備えたデ
ィジタルボタン電話装置において、各カード毎に割当て
可能なタイムスロット数を表す図である。同図におい
て、各カードスロットにはカードスロットアドレス(S
A0,SA1,SA2,SA3,SA4,SA5)が付
与されている。スロットアドレスSA0およびSA1に
はスピーチハイウェイ#0が、またスロットアドレスS
A2,SA3,SA4,SA5にはスピーチハイウェイ
#1が割当てられている。そして、各スロットアドレス
に対してスピーチハイウェイ上にタイムスロットを均等
に割当てた場合、図示の如くスロットアドレスSA0,
SA1には1カード当たり32/2=16タイムスロッ
トが、またスロットアドレスSA2,SA3,SA4,
SA5には1カード当たり32/4=8タイムスロット
がそれぞれ割当てられる計算となる。
FIG. 6 is a diagram showing the number of time slots that can be assigned to each card in a digital key telephone system having six card slots. In the figure, each card slot has a card slot address (S
A0, SA1, SA2, SA3, SA4, SA5) are given. Speech highway # 0 is assigned to slot addresses SA0 and SA1, and slot address S
Speech highway # 1 is assigned to A2, SA3, SA4, and SA5. Then, when time slots are evenly assigned to each slot address on the speech highway, the slot addresses SA0,
There are 32/2 = 16 time slots per card in SA1, and slot addresses SA2, SA3, SA4.
It is a calculation that 32/4 = 8 time slots are assigned to each card for SA5.

【0006】図7は、そのようなスロットアドレス別の
タイムスロットの構成を時間軸上で表したものである。
同図において、スロットアドレスSA0,SA1のカー
ドが使用するスピーチハイウェイ#0上の伝送信号は、
B1およびB2チャネルを含む16タイムスロットを時
分割多重した構成となっている。一方、スロットアドレ
スSA2,SA3,SA4,SA5のカードが使用する
スピーチハイウェイ#1上の伝送信号は、それぞれ8タ
イムスロットを有するB1チャネルのみを時分割多重し
た構成となっている。すなわち、スロットアドレスSA
0,SA1ではB1およびB2チャネルによる音声およ
びデータの通信を行なうことができ、スロットアドレス
SA2,SA3,SA4,SA5ではB1チャネルによ
る音声信号のみの通信を行なうことができる。
FIG. 7 shows the structure of such a time slot for each slot address on the time axis.
In the figure, the transmission signals on the speech highway # 0 used by the cards with the slot addresses SA0 and SA1 are
16 time slots including B1 and B2 channels are time-division multiplexed. On the other hand, the transmission signal on the speech highway # 1 used by the cards with the slot addresses SA2, SA3, SA4, and SA5 has a configuration in which only the B1 channel having eight time slots is time-division multiplexed. That is, the slot address SA
0 and SA1 enable communication of voice and data through the B1 and B2 channels, and slot addresses SA2, SA3, SA4, and SA5 allow communication of only voice signals through the B1 channel.

【0007】[0007]

【発明が解決しようとする課題】ところが、上述の如く
PDKUには無条件に16タイムスロットが割り当てら
れるため、仮にスピーチハイウェイ#1においてスロッ
トアドレスSA2,SA3,SA4,SA5のカードス
ロット全てにPDKUが実装された場合には、上りスピ
ーチハイウェイ上で出力信号が時間的に重複することと
なり、この結果通信の不能や素子の破壊等の不具合を生
じることがあった。このような不具合を避けるべく、例
えばスロットアドレスSA3およびSA5のカードスロ
ットを空きにしたうえでスロットアドレスSA2および
SA4のカードスロットにPDKUを挿入すれば、スロ
ットアドレスSA2およびSA4のカードスロットに挿
入されたPDKUは各々16タイムスロットを使用する
ことができ、上述の不具合は防止できる。しかし、この
ような設定は、保守員等が取扱説明書等に従ってすべて
手操作で行なわなければならないため誤設定を生じるこ
とが多く、しばしば通信の不能等の不具合を生じてい
た。また、設定作業が非常に面倒だった。
However, since 16 time slots are unconditionally assigned to the PDKU as described above, it is assumed that the PDKU is assigned to all the card slots of the slot addresses SA2, SA3, SA4, and SA5 in the speech highway # 1. When it is mounted, the output signals temporally overlap each other on the upstream speech highway, and as a result, problems such as inability to communicate and destruction of elements may occur. In order to avoid such a defect, for example, if the card slots with the slot addresses SA3 and SA5 are vacant and then the PDKU is inserted into the card slots with the slot addresses SA2 and SA4, they are inserted into the card slots with the slot addresses SA2 and SA4. Each PDKU can use 16 time slots, and the above-mentioned problems can be prevented. However, since such a setting must be manually performed by a maintenance staff or the like according to an instruction manual or the like, an erroneous setting often occurs, often causing a problem such as communication failure. Also, the setting work was very troublesome.

【0008】そこで本発明の目的は、常に最適なタイム
スロットの設定を行なえるようにし、これにより安定し
た伝送を行なえるディジタル交換装置を提供することに
ある。
Therefore, an object of the present invention is to provide a digital switching apparatus which can always set an optimum time slot and can thereby carry out stable transmission.

【0009】[0009]

【課題を解決するための手段】複数の通信チャネルを有
する時分割多重伝送路を備えるとともに、各々インタフ
ェースユニットが接続される複数のカードスロットを備
え、上記各インタフェースユニットの伝送信号を上記各
カードスロットを介して上記時分割多重伝送路により伝
送するディジタル交換装置において、上記各カードスロ
ットにおける上記インタフェースユニットの接続状態に
係わる情報を検出するための接続情報検出手段と、チャ
ネル割当て手段と、動作状態制御手段とを備える。そし
て、上記接続情報検出手段により検出された情報および
前記時分割多重伝送路の通信チャネル数に基づいて、上
記チャネル割当て手段により複数のカードスロットに対
する上記時分割多重伝送路の複数の通信チャネルの割当
てを決定し、このチャネル割当て手段の決定に従って、
上記動作状態制御手段により上記各カードスロットに接
続されるインタフェースユニットの動作状態を制御する
ようにしたものである。
A time-division multiplex transmission line having a plurality of communication channels is provided, and a plurality of card slots to which interface units are respectively connected are provided. Transmission signals of the interface units are sent to the card slots. In a digital exchange device for transmitting via the time division multiplex transmission line via a connection information detecting means for detecting information relating to the connection state of the interface unit in each card slot, a channel allocating means, and an operation state control. And means. Then, based on the information detected by the connection information detecting means and the number of communication channels of the time division multiplex transmission path, the channel allocation means allocates the plurality of communication channels of the time division multiplex transmission path to the plurality of card slots. And according to the decision of this channel allocation means,
The operation state control means controls the operation state of the interface unit connected to each of the card slots.

【0010】[0010]

【作用】この結果本発明によれば、カードスロットに挿
入されているインタフェースユニットの種別が判別さ
れ、この判別結果に基づいて、各インタフェースユニッ
トに割当てるタイムスロットの合計が所定のタイムスロ
ット数を越えないように自動的に調整されるので、通話
路上で伝送信号が重複する不具合は解消される。
As a result, according to the present invention, the type of the interface unit inserted in the card slot is determined, and based on this determination result, the total number of time slots assigned to each interface unit exceeds a predetermined number of time slots. Since it is automatically adjusted so that it does not exist, the problem of duplicated transmission signals on the speech path is eliminated.

【0011】[0011]

【実施例】以下本発明の一実施例を説明する。EXAMPLE An example of the present invention will be described below.

【0012】図1はディジタルボタン電話装置の構成
を、その周辺装置と共に示す回路ブロック図である。同
図において、この装置は、制御ユニット1と、ディジタ
ル電話機インタフェースユニット(PDKU)2と、局
線ユニット3と、標準電話機ユニット(STU)4とを
備えている。また、各ユニット間は制御データハイウェ
イ8を介して制御信号が、またスピーチハイウェイ9を
介して音声・データ信号が送受信される。5はディジタ
ル電話機、6はアナログ加入者線、7は標準電話機であ
り、それぞれディジタル電話機インタフェースユニット
(PDKU)2、局線ユニット3、標準電話機ユニット
(STU)4に接続される。上記各インタフェースユニ
ットは印刷配線板に種々回路素子を実装して構成したカ
ード形をなし、装置内のマザーボードに設けられた複数
のカードスロットに着脱自在に装着される。そして、各
インタフェースユニットの伝送信号は、上記カードスロ
ットを介してスピーチハイウェイ9で伝送される。な
お、本実施例では6つのカードスロットを持ち、各カー
ドスロットにはスロットアドレスSA0〜SA5が各々
付与されている。また、スロットアドレスSA0,SA
1に実装されたカードはスピーチハイウェイ#0により
伝送され、スロットアドレスSA2〜SA5に実装され
たカードはスピーチハイウェイ#1により伝送される。
FIG. 1 is a circuit block diagram showing the configuration of a digital key telephone device together with its peripheral devices. In the figure, this device comprises a control unit 1, a digital telephone interface unit (PDKU) 2, a central line unit 3, and a standard telephone unit (STU) 4. Control signals are transmitted and received between the units via the control data highway 8 and voice and data signals are transmitted via the speech highway 9. Reference numeral 5 is a digital telephone, 6 is an analog subscriber line, and 7 is a standard telephone, which are connected to a digital telephone interface unit (PDKU) 2, an office line unit 3, and a standard telephone unit (STU) 4, respectively. Each of the above interface units is in the form of a card formed by mounting various circuit elements on a printed wiring board, and is detachably mounted in a plurality of card slots provided on a motherboard in the apparatus. Then, the transmission signal of each interface unit is transmitted on the speech highway 9 through the card slot. In this embodiment, there are six card slots, and slot addresses SA0 to SA5 are assigned to the respective card slots. In addition, slot addresses SA0, SA
The card mounted in 1 is transmitted by the speech highway # 0, and the cards mounted in the slot addresses SA2 to SA5 are transmitted by the speech highway # 1.

【0013】局線ユニット3は、1チップマイコン21
と、時間軸上のタイムスロット位置を指定するタイムス
ロットアサイナ(GA)22と、インタフェース回路2
3と、A/D,D/A変換を行なうコーデック24とを
備えている。また、標準電話機ユニット4は、1チップ
マイコン21と、タイムスロットアサイナ(GA)22
と、インタフェース回路(SLIC)25と、コーデッ
ク24とを備えている。上記各1チップマイコン21
は、各カードスロット毎にマザーボードに設けられたカ
ードスロットアドレス発生部から発生されるカードスロ
ットアドレスを読取って、この読取ったカードスロット
アドレスデータに自己のカード種別情報を付加した制御
信号を生成する機能を有している。
The local line unit 3 is a one-chip microcomputer 21.
, A time slot assigner (GA) 22 for designating a time slot position on the time axis, and an interface circuit 2
3 and a codec 24 for A / D and D / A conversion. In addition, the standard telephone unit 4 includes a one-chip microcomputer 21 and a time slot assigner (GA) 22.
, An interface circuit (SLIC) 25, and a codec 24. Each of the above 1-chip microcomputer 21
Is a function for reading the card slot address generated from the card slot address generation unit provided on the motherboard for each card slot and generating a control signal in which the read card slot address data is added with its own card type information. have.

【0014】PDKU2は、1チップマイコン18と、
ピンポン伝送LSI19と、インタフェース回路20と
を備えている。この1チップマイコン18は、上記局線
ユニット3および標準電話機ユニット4に設けられた1
チップマイコン21と同様、各カードスロット毎にマザ
ーボードに設けられたカードスロットアドレス発生部か
ら発生されるカードスロットアドレスを読取って、この
読取ったカードスロットアドレスに自己のカード種別情
報を付加した制御信号を生成する。また、1チップマイ
コン18は、上記制御ユニット1の決定に基づいて、上
記ピンポン伝送LSI19の動作モードを設定する機能
を有する。図3は、上記1チップマイコン18の機能構
成を示すブロック図で、カードが挿入されたカードスロ
ットのアドレスを読取るスロットアドレス読取り部18
aと、スロットアドレスとカード種別とからなる制御信
号を生成・送出する制御データ送信部18bと、アドレ
ス比較部18cと、8回路分のフレーム分離部18d
と、上記16ビットマイコンから下り制御データハイウ
ェイを介して到来する制御信号を受信する制御データ受
信部18eと、8回路分のフレーム合成部18fと、ピ
ンポン伝送LSIの動作モードを設定するモード設定部
18gとを備えている。なお、図中PPTは上記ピンポ
ン伝送LSI19であり、フレーム分離部18c,フレ
ーム合成部18fおよびモード設定部18gは、各々D
OUT端子,SEL816端子およびDIN端子を介し
てピンポン伝送LSI19と信号の送受を行なう。
The PDKU2 includes a one-chip microcomputer 18,
A ping-pong transmission LSI 19 and an interface circuit 20 are provided. The 1-chip microcomputer 18 is provided in the station line unit 3 and the standard telephone unit 4
Like the chip microcomputer 21, it reads the card slot address generated from the card slot address generator provided on the motherboard for each card slot, and outputs a control signal in which its own card type information is added to the read card slot address. To generate. The 1-chip microcomputer 18 has a function of setting the operation mode of the ping-pong transmission LSI 19 based on the determination of the control unit 1. FIG. 3 is a block diagram showing a functional configuration of the 1-chip microcomputer 18 described above. A slot address reading unit 18 for reading an address of a card slot in which a card is inserted.
a, a control data transmission unit 18b for generating and transmitting a control signal including a slot address and a card type, an address comparison unit 18c, and a frame separation unit 18d for eight circuits.
A control data receiving unit 18e for receiving a control signal coming from the 16-bit microcomputer via the downlink control data highway, a frame synthesizing unit 18f for eight circuits, and a mode setting unit for setting the operation mode of the ping-pong transmission LSI. 18g and. In the figure, PPT is the ping-pong transmission LSI 19, and the frame separating unit 18c, the frame synthesizing unit 18f, and the mode setting unit 18g are respectively D
Signals are transmitted to and received from the ping-pong transmission LSI 19 through the OUT terminal, the SEL816 terminal and the DIN terminal.

【0015】このピンポン伝送LSI19は、上記1チ
ップマイコン18の指示に従ってスピーチハイウェイ9
上のタイムスロット制御を行なう機能を有するもので、
図4に示す如く、8回路分のピンポン伝送回路19a
と、スピーチハイウェイ9上の時間を指定するタイムス
ロット信号生成部19bおよび19cと、論理回路部1
9dおよび3ステートバッファ19eとを備えている。
上記タイムスロット信号生成部19bおよび19cは、
各々8タイムスロット毎にブロック化したタイムスロッ
ト信号を生成するもので、両方で連続した16タイムス
ロット信号を発生する。ここでピンポン伝送とは、ボタ
ン電話主装置とディジタル電話機間とで使用されている
ディジタル伝送方式であり、2つの音声信号(2B)と
制御信号(D)とを多重化している。なお、図5は上記
PDKU2の入出力系統をその周辺装置とともに示した
ものである。
The ping-pong transmission LSI 19 is provided with a speech highway 9 according to an instruction from the one-chip microcomputer 18.
It has the function of performing the above time slot control,
As shown in FIG. 4, a ping-pong transmission circuit 19a for eight circuits
, Time slot signal generation units 19b and 19c for designating the time on the speech highway 9, and the logic circuit unit 1
9d and a 3-state buffer 19e.
The time slot signal generators 19b and 19c are
A time slot signal that is blocked is generated every eight time slots, and a continuous 16 time slot signal is generated by both. Here, the ping-pong transmission is a digital transmission method used between a key telephone main unit and a digital telephone, and two voice signals (2B) and a control signal (D) are multiplexed. Incidentally, FIG. 5 shows the input / output system of the PDKU 2 together with its peripheral devices.

【0016】制御ユニット1は、16ビットのマイクロ
プロセッサを有するマイクロコンピュータ(以後16ビ
ットマイコンと略称する)10と、制御データハイウェ
イ上における送受信制御を司る1チップのマイクロプロ
セッサを有するマイクロコンピュータ(以後1チップマ
イコンと略称する)11と、通話路を接続するタイムス
イッチ回路12と、ROM13およびRAM14と、会
議回路15と、PB受信回路16と、上記各回路を連絡
するマイコンバス17とから構成されている。16ビッ
トマイコン10は、各インタフェース間におけるデータ
伝送制御や接続制御を行なう通常の制御手段に加えて、
上記各インタフェースユニットの接続状態に関する情報
を収集する機能と、この情報に基づいて各インタフェー
スユニットに割当てるべきタイムスロット数を決定する
機能と、この決定したタイムスロット数に基づいて生成
されるタイムスロットモード情報を上記各インタフェー
スユニットに供給する機能とを有している。図2はその
機能構成を示すブロック図であり、上り制御データハイ
ウェイを介して到来する制御信号を受信するデータ受信
部10aと、受信データの種類を判別するデータ解析部
10bと、カード種別テーブル・リード/ライト部10
cと、カード種別テーブル10dと、イニシャル処理プ
ログラム起動部10eと、モード設定テーブル・リード
/ライト部10fと、データ送信フレーム生成部10g
と、データ送信部10hとを備えている。次に、以上の
ような構成のディジタルボタン電話装置の動作を前掲図
1〜図5を用いて説明する。
The control unit 1 includes a microcomputer having a 16-bit microprocessor (hereinafter abbreviated as 16-bit microcomputer) 10 and a microcomputer having a one-chip microprocessor for controlling transmission / reception on a control data highway (hereinafter referred to as 1 11), a time switch circuit 12 for connecting a communication path, a ROM 13 and a RAM 14, a conference circuit 15, a PB receiving circuit 16, and a microcomputer bus 17 for connecting the above circuits. There is. The 16-bit microcomputer 10 includes, in addition to ordinary control means for controlling data transmission and connection between the interfaces,
A function of collecting information about the connection state of each interface unit, a function of determining the number of time slots to be assigned to each interface unit based on this information, and a time slot mode generated based on the determined number of time slots. It has a function of supplying information to each of the interface units. FIG. 2 is a block diagram showing the functional configuration thereof. The data receiving unit 10a receives a control signal coming through the uplink control data highway, the data analysis unit 10b for determining the type of received data, and the card type table. Read / write unit 10
c, a card type table 10d, an initial processing program activation unit 10e, a mode setting table / read / write unit 10f, and a data transmission frame generation unit 10g.
And a data transmission unit 10h. Next, the operation of the digital key telephone device having the above configuration will be described with reference to FIGS.

【0017】いま仮に、スロットアドレスSA0,SA
1,SA2,SA4の各カードスロットにPDKU2が
挿入されてリセットが解除されたとする。そうすると、
マザーボードに設けられた各カードスロットアドレス発
生部により、各カードスロットに対応したスロットアド
レスデータが発生される。このスロットアドレスデータ
は、上記各PDKU内のアドレス読取り部18aでそれ
ぞれ読取られて制御データ送信部18bに供給される。
制御データ送信部18bでは、このスロットアドレスデ
ータに自己のカード種別を表す識別子(例えばPDKU
の場合は“01”)を付加した「スロットアドレス+カ
ード種別」情報が生成される。そして、この「スロット
アドレス+カード種別」情報は、制御ユニット1内の1
6ビットマイコン10の要求に従って、この16ビット
マイコン10に順次伝送される。
Suppose now that the slot addresses SA0 and SA are
It is assumed that the PDKU2 is inserted into each of the card slots 1, SA2 and SA4 and the reset is released. Then,
Each card slot address generator provided on the motherboard generates slot address data corresponding to each card slot. The slot address data is read by the address reading unit 18a in each PDKU and supplied to the control data transmitting unit 18b.
The control data transmitter 18b uses the slot address data as an identifier (for example, PDKU) indicating its own card type.
In this case, "01") is added to generate "slot address + card type" information. Then, this “slot address + card type” information is 1 in the control unit 1.
According to the request of the 6-bit microcomputer 10, the data is sequentially transmitted to the 16-bit microcomputer 10.

【0018】さて、16ビットマイコン10内におい
て、上記「スロットアドレス+カード種別」情報はデー
タ受信部10aで受信され、データ解析部10bで振り
分けられたのちカード種別テーブル・リード/ライト部
10cに供給される。このカード種別テーブル・リード
/ライト部10cは、供給される上記「スロットアドレ
ス+カード種別」情報に従って、カード種別テーブル1
0dのカード種別領域にカードスロット毎のカード種別
(例えばPDKUの場合は“01”)を順次書き込んで
いく。例えばこの場合、スロットアドレスSA0,SA
1,SA2,SA4に対応するカード種別領域には各々
“01”が書き込まれる。また、「スロットアドレス+
カード種別」情報が伝送されなかったカードスロットに
対しては、カードが挿入されていないものと判断され
る。そして、この場合には“00”がカード種別領域に
書き込まれる。なお、上記データ解析部10bにおける
振り分けの結果、他の制御信号である場合には上記カー
ド種別テーブル・リード/ライト部10cには供給され
ず、別途処理される。
In the 16-bit microcomputer 10, the "slot address + card type" information is received by the data receiving section 10a, sorted by the data analyzing section 10b, and then supplied to the card type table / read / write section 10c. To be done. The card type table / read / write unit 10c uses the card type table 1 according to the supplied "slot address + card type" information.
The card type for each card slot (for example, "01" in the case of PDKU) is sequentially written in the card type area of 0d. For example, in this case, the slot addresses SA0, SA
"01" is written in each of the card type areas corresponding to 1, SA2 and SA4. In addition, "slot address +
It is determined that the card is not inserted in the card slot to which the “card type” information has not been transmitted. Then, in this case, "00" is written in the card type area. As a result of the distribution in the data analysis unit 10b, if the control signal is another control signal, it is not supplied to the card type table / read / write unit 10c and is separately processed.

【0019】さて、このようにして全てのカード種別が
テーブル10dに登録されると、イニシャル処理プログ
ラム起動部10eが起動し、これによりスロットアドレ
スSA2,SA3,SA4,SA5のモード領域には一
旦8タイムスロットモード(=1)が登録される。一
方、スロットアドレスSA0,SA1には無条件に16
タイムスロットが登録される。
Now, when all the card types are registered in the table 10d in this way, the initial processing program activation unit 10e is activated, which causes the slot address SA2, SA3, SA4, and SA5 to once enter 8 in the mode area. The time slot mode (= 1) is registered. On the other hand, the slot addresses SA0 and SA1 are unconditionally 16
The time slot is registered.

【0020】次に、モード設定テーブル・リード/ライ
ト部10fにより、カード種別テーブル10dに登録さ
れているスロットアドレスSA3およびSA5のカード
種別が読取られ、この結果に基づいてモード設定テーブ
ル・リード/ライト部10fはスロットアドレスSA2
およびSA4に登録されたモードの再設定を行なう。す
なわち、スロットアドレスSA3およびSA5のカード
種別が各々“00”以外であったら、スロットアドレス
SA2およびSA4のモードは各々8タイムスロットモ
ードのままにしておく。また、カード種別が各々“0
0”であったら、モード設定テーブル・リード/ライト
部10fはスロットアドレスSA2およびSA4のモー
ドを各々16タイムスロットモード(=0)に書換え
る。
Next, the mode setting table read / write unit 10f reads the card types of the slot addresses SA3 and SA5 registered in the card type table 10d, and based on the result, the mode setting table read / write is performed. Part 10f is slot address SA2
And the mode registered in SA4 is reset. That is, if the card types of the slot addresses SA3 and SA5 are other than "00", the modes of the slot addresses SA2 and SA4 are left in the 8-time slot mode. In addition, each card type is "0"
If it is "0", the mode setting table read / write unit 10f rewrites the modes of the slot addresses SA2 and SA4 to the 16 time slot mode (= 0).

【0021】いまここでは、スロットアドレスSA3お
よびSA5の各々にカードが挿入されていないので、ス
ロットアドレスSA3およびSA5に対応するカード種
別領域は“00”となっている。この場合、モード設定
テーブル・リード/ライト部10fは、スロットアドレ
スSA2およびSA4のモードを各々16タイムスロッ
トモード(=0)に書換える。
Here, since no card is inserted into each of the slot addresses SA3 and SA5, the card type area corresponding to the slot addresses SA3 and SA5 is "00". In this case, the mode setting table read / write unit 10f rewrites the modes of the slot addresses SA2 and SA4 to the 16 time slot mode (= 0).

【0022】一方、スロットアドレスSA3およびSA
5の各々にカードが挿入されているとすると、スロット
アドレスSA3およびSA5に対応するカード種別領域
は“00”以外となっている。この場合、スロットアド
レスSA2およびSA4のタイムスロットモードは変更
されず、スロットアドレスSA2,SA3,SA4,S
A5は各々8タイムスロットモード(=1)に決定され
る。
On the other hand, slot addresses SA3 and SA
Assuming that a card is inserted into each of the slot Nos. 5 and 5, the card type areas corresponding to the slot addresses SA3 and SA5 are other than "00". In this case, the time slot modes of the slot addresses SA2 and SA4 are not changed, and the slot addresses SA2, SA3, SA4, S
Each A5 is determined to be an 8-time slot mode (= 1).

【0023】上述のようにしてスロットアドレスSA2
およびSA5の各タイムスロットモードが決定される
と、その「スロットアドレス+タイムスロットモード」
情報がデータ送信フレーム生成部10gからデータ送信
部10hおよび下り制御データハイウェイを介してPD
KUに送られる。そして、PDKU内の制御データ受信
部18eで受信されてモード設定部18gに供給され
る。モード設定部18gは、供給されたタイムスロット
モード情報に基づいてSEL816端子にモード切換信
号を供給する。つまり、タイムスロットモード情報が8
タイムスロットモードであればSEL816=1、16
タイムスロットモードであればSEL816=0を供給
する。ピンポン伝送LSIは、SEL816端子から入
力された上記モード切換信号に基づいて、16タイムス
ロット中の後半の8タイムスロットをゲーティングする
ことにより、スピーチハイウェイ用の3ステート出力バ
ッファ18dを制御する。この結果、各スロットアドレ
ス毎のモード情報に対応して8タイムスロットもしくは
16タイムスロットの伝送信号が発生される。
As described above, the slot address SA2
When each time slot mode of SA5 and SA5 is determined, the "slot address + time slot mode"
Information is transmitted from the data transmission frame generation unit 10g to the PD via the data transmission unit 10h and the downlink control data highway.
Sent to KU. Then, it is received by the control data receiving unit 18e in the PDKU and supplied to the mode setting unit 18g. The mode setting unit 18g supplies a mode switching signal to the SEL816 terminal based on the supplied time slot mode information. That is, the time slot mode information is 8
In the time slot mode, SEL816 = 1, 16
In the time slot mode, SEL816 = 0 is supplied. The ping-pong transmission LSI controls the 3-state output buffer 18d for the speech highway by gating the latter half 8 time slots of the 16 time slots based on the mode switching signal input from the SEL 816 terminal. As a result, a transmission signal of 8 time slots or 16 time slots is generated corresponding to the mode information for each slot address.

【0024】このように本実施例であれば、カードスロ
ットに挿入された各インタフェースユニット内の1ビッ
トマイコンが生成する制御信号に基づいて、全てのスロ
ットアドレスにかかわるインタフェースユニット接続状
態に関する情報が16ビットマイコン10に登録され
る。そして、PDKUがカードスロットに挿入された場
合には、PDKUの挿入されていないカードスロットに
カードが挿入されているか否かを上記接続状態に関する
情報に基づいて判定し、この判定結果に従って上記PD
KUに割当てるタイムスロット数を決定しているので、
各インタフェースユニットに割当てるタイムスロットの
合計が伝送路の容量を超過して、このため上りスピーチ
ハイウェイ上で出力信号が時間軸上で重なり合う不具合
は防止される。また、保守員のミスによりインタフェー
スユニットが誤設定されても通信の不能等の不具合が生
じる恐れはなくなる。さらに、従来面倒であった設定作
業の簡易化を図ることができる。
As described above, according to this embodiment, the information about the interface unit connection state relating to all the slot addresses is 16 based on the control signal generated by the 1-bit microcomputer in each interface unit inserted in the card slot. It is registered in the bit microcomputer 10. Then, when the PDKU is inserted into the card slot, it is determined whether or not the card is inserted into the card slot in which the PDKU is not inserted, based on the information regarding the connection state, and the PD
Since the number of time slots to be assigned to KU is determined,
The total number of time slots assigned to each interface unit exceeds the capacity of the transmission line, which prevents the output signals from overlapping on the upstream speech highway on the time axis. Further, even if the interface unit is erroneously set due to a mistake made by a maintenance person, there is no possibility of causing a trouble such as communication failure. Further, it is possible to simplify the setting work, which was conventionally troublesome.

【0025】なお、本発明は上記実施例に限定されるも
のではない。例えば本実施例では、PDKUをスロット
アドレスSA3およびSA5のカードスロットに挿入し
た場合を例にとって説明したが、これを例えばスロット
アドレスSA2およびSA4のカードスロットにPDK
Uを挿入した場合についても同様の制御が可能である。
また、上記実施例ではPDKUを任意のカードスロット
に挿入し、残ったカードスロットにおけるインタフェー
スユニットの接続状態に基づいてタイムスロットの割当
て制御を行なうようにしたが、これを例えばスロットア
ドレスSA2およびSA4のカードスロットをPDKU
専用とした場合には、スロットアドレスSA3およびS
A5のカードスロットにインタフェースユニットが接続
されているか否かのみの情報に基づいてタイムスロット
制御を行なうようにしてもよい。また、上記実施例では
ディジタルボタン電話装置を例にとって説明したが、こ
れを例えばディジタル構内交換機等について適用するこ
とも可能である。その他、装置の保有するカードスロッ
ト数や接続される各種インタフェースユニットの組合わ
せ、またピンポン伝送方式によらない装置や接続される
通信機器等についても本発明の要旨を逸脱しない範囲で
種々変形実施可能であるのは勿論である。
The present invention is not limited to the above embodiment. For example, in the present embodiment, the case where the PDKU is inserted into the card slots having the slot addresses SA3 and SA5 has been described as an example, but this is used as the PDK in the card slots having the slot addresses SA2 and SA4, for example.
The same control can be performed when U is inserted.
Further, in the above embodiment, the PDKU is inserted into an arbitrary card slot and the time slot allocation control is performed based on the connection state of the interface units in the remaining card slots. Card slot PDKU
If dedicated, slot addresses SA3 and S3
Time slot control may be performed based on only information as to whether or not the interface unit is connected to the A5 card slot. Further, although the above embodiments have been described by taking the digital key telephone device as an example, the present invention can be applied to, for example, a digital private branch exchange. In addition, various modifications can be made to the number of card slots possessed by the device, the combination of various interface units to be connected, the device not depending on the ping-pong transmission method, the communication device to be connected, and the like without departing from the scope of the present invention. Of course,

【0026】[0026]

【発明の効果】スロットに挿入されたカード種別情報に
基づいてPDKUに割当てるタイムスロット数を可変に
しているので、通話路上で伝送信号が重複する不具合は
解消され、常に安定した通話路交換を行なえるディジタ
ル交換装置を提供できる。
Since the number of time slots allocated to PDKU is variable based on the card type information inserted in the slot, the problem that the transmission signals are duplicated on the speech path is solved, and stable speech path exchange can be always performed. It is possible to provide a digital switching device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るディジタルボタン電話
装置の一例を示すブロック構成図。
FIG. 1 is a block configuration diagram showing an example of a digital button telephone device according to an embodiment of the present invention.

【図2】制御ユニット内の16ビットマイコンの動作を
説明するためのブロック構成図。
FIG. 2 is a block configuration diagram for explaining the operation of a 16-bit microcomputer in the control unit.

【図3】PDKU内の1チップマイコンの動作を説明す
るためのブロック構成図。
FIG. 3 is a block configuration diagram for explaining an operation of a one-chip microcomputer in the PDKU.

【図4】PDKU内のピンポン伝送LSIの動作を説明
するためのブロック構成図。
FIG. 4 is a block configuration diagram for explaining an operation of a ping-pong transmission LSI in the PDKU.

【図5】ディジタル電話機インタフェースユニット(P
DKU)の構成を示す図。
FIG. 5: Digital telephone interface unit (P
The figure which shows the structure of DKU).

【図6】スロットアドレスと、割当てられるタイムスロ
ット数との関係を表す図。
FIG. 6 is a diagram showing a relationship between slot addresses and the number of time slots to be assigned.

【図7】スピーチハイウェイ上のタイムスロット割当て
状態を示す図。
FIG. 7 is a diagram showing a time slot allocation state on the speech highway.

【符号の説明】[Explanation of symbols]

1…制御ユニット、2…ディジタル電話機インタフェー
スユニット(PDKU)、3…局線ユニット、4…標準
電話機ユニット(STU)、5…ディジタルボタン電話
機、6…アナログ加入者線、7…標準電話機、8…制御
データハイウェイ、9…スピーチハイウェイ、10…1
6ビットマイコン、10a…データ受信部、10b…デ
ータ解析部、10c…カード種別テーブル・リード/ラ
イト部、10d…カード種別テーブル、10e…イニシ
ャル処理プログラム起動部、10f…モード設定テーブ
ル・リード/ライト部、10g…データ送信フレーム生
成部、10h…データ送信部、11…1チップマイコ
ン、12…タイムスイッチ回路、13…ROM、14…
RAM、15…会議回路、16…PB受信回路、17…
マイコンバス、18…1チップマイコン、18a…アド
レス読取り部、18b…制御データ送信部、18c…ア
ドレス比較部、18d…フレーム分離部、18e…制御
データ受信部、18f…フレーム合成部、18g…モー
ド設定部、19…ピンポン伝送LSI、19a…ピンポ
ン伝送回路、19b,19c…タイムスロット信号生成
部、20…インタフェース回路、21…1チップマイコ
ン、22…タイムスロットアサイナ(GA)、23…イ
ンタフェース回路、24…コーデック、25…インタフ
ェース回路(SLIC)。
1 ... Control unit, 2 ... Digital telephone interface unit (PDKU), 3 ... Station line unit, 4 ... Standard telephone unit (STU), 5 ... Digital button telephone, 6 ... Analog subscriber line, 7 ... Standard telephone, 8 ... Control data highway, 9 ... Speech highway, 10 ... 1
6-bit microcomputer, 10a ... Data receiving section, 10b ... Data analysis section, 10c ... Card type table / read / write section, 10d ... Card type table, 10e ... Initial processing program starting section, 10f ... Mode setting table / read / write Section, 10g ... Data transmission frame generation section, 10h ... Data transmission section, 11 ... One-chip microcomputer, 12 ... Time switch circuit, 13 ... ROM, 14 ...
RAM, 15 ... Conference circuit, 16 ... PB receiving circuit, 17 ...
Microcomputer bus, 18 ... 1-chip microcomputer, 18a ... Address reading section, 18b ... Control data transmitting section, 18c ... Address comparing section, 18d ... Frame separating section, 18e ... Control data receiving section, 18f ... Frame combining section, 18g ... Mode Setting unit, 19 ... Ping-pong transmission LSI, 19a ... Ping-pong transmission circuit, 19b, 19c ... Time slot signal generation unit, 20 ... Interface circuit, 21 ... 1-chip microcomputer, 22 ... Time slot assigner (GA), 23 ... Interface circuit , 24 ... Codec, 25 ... Interface circuit (SLIC).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04Q 11/04 301 Z 8843−5K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H04Q 11/04 301 Z 8843-5K

Claims (1)

【特許請求の範囲】 【請求項1】 複数の通信チャネルを有する時分割多重
伝送路を備えるとともに、各々インタフェースユニット
が接続される複数のカードスロットを備え、 上記各インタフェースユニットの伝送信号を上記各カー
ドスロットを介して上記時分割多重伝送路により伝送す
るディジタル交換装置において、 前記各カードスロットにおける前記インタフェースユニ
ットの接続状態に係わる情報を検出するための接続情報
検出手段と、 この接続情報検出手段により検出された情報および前記
時分割多重伝送路の通信チャネル数に基づいて、前記複
数のカードスロットに対する前記時分割多重伝送路の複
数の通信チャネルの割当てを決定するためのチャネル割
当て手段と、 このチャネル割当て手段の決定に従って前記各カードス
ロットに接続されるインタフェースユニットの動作状態
を制御するための動作状態制御手段とを具備したことを
特徴とするディジタル交換装置。
Claim: What is claimed is: 1. A time-division multiplex transmission line having a plurality of communication channels, and a plurality of card slots to which interface units are respectively connected. In a digital switching device for transmitting through a time slot multiplex transmission line through a card slot, connection information detecting means for detecting information relating to a connection state of the interface unit in each card slot, and the connection information detecting means. Channel allocation means for determining allocation of a plurality of communication channels of the time division multiplex transmission line to the plurality of card slots based on the detected information and the number of communication channels of the time division multiplex transmission line; According to the determination of the allocation means, each of the card slots Digital switching apparatus being characterized in that comprising an operation state control means for controlling the operation state of the interface unit connected to the bets.
JP17913291A 1991-07-19 1991-07-19 Digital switching equipment Expired - Fee Related JP3325278B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17913291A JP3325278B2 (en) 1991-07-19 1991-07-19 Digital switching equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17913291A JP3325278B2 (en) 1991-07-19 1991-07-19 Digital switching equipment

Publications (2)

Publication Number Publication Date
JPH0530561A true JPH0530561A (en) 1993-02-05
JP3325278B2 JP3325278B2 (en) 2002-09-17

Family

ID=16060548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17913291A Expired - Fee Related JP3325278B2 (en) 1991-07-19 1991-07-19 Digital switching equipment

Country Status (1)

Country Link
JP (1) JP3325278B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2330482A (en) * 1997-09-30 1999-04-21 Samsung Electronics Co Ltd Apparatus and method for distributing highways in an exchange
US7586770B2 (en) 2006-02-24 2009-09-08 Mitsubishi Electric Corporation Interconnection inverter device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2330482A (en) * 1997-09-30 1999-04-21 Samsung Electronics Co Ltd Apparatus and method for distributing highways in an exchange
GB2330482B (en) * 1997-09-30 1999-11-10 Samsung Electronics Co Ltd Apparatus and method for distributing highways in an exchange
US6198740B1 (en) 1997-09-30 2001-03-06 Samsung Electronics Co., Ltd. Technique for distributing highways in exchange
US7586770B2 (en) 2006-02-24 2009-09-08 Mitsubishi Electric Corporation Interconnection inverter device

Also Published As

Publication number Publication date
JP3325278B2 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
CA1181512A (en) Digital information switching system
US4587651A (en) Distributed variable bandwidth switch for voice, data, and image communications
CA1266536A (en) High speed bit interleaved time division multiplexer for multinode communication systems
US4635253A (en) Exchange system including plural terminals for voice and data transmission
WO1992005643A1 (en) Modular digital telephone system with fully distributed local switching and control
US4360911A (en) Digital signal switch system having space switch located between time switches
JPH0748749B2 (en) Method and apparatus for providing variable reliability in a telecommunication switching system
JPS6253097A (en) Control data transmission system
CA2031793C (en) Line unit interface circuit
US4736362A (en) Programmable data-routing multiplexer
JP2847138B2 (en) Programmable time slot allocator multiplexer and synchronization method thereof
JP3325278B2 (en) Digital switching equipment
JPH0591081A (en) Method and device for transfer control in exchange
US5598402A (en) Multiplexer with transmission back-up function
CA2050428C (en) Four-wire line unit interface circuit
GB2120044A (en) Auto adjustment of transmission parameters
US4961187A (en) PBX system with assignable relationships between network loops and ports
JP2654027B2 (en) Digital key telephone equipment
KR910005471B1 (en) Digital key telephone system
KR100230833B1 (en) The modem time slot allocation circuit in large scale communication processing system of telephone network adaptation apparatus
GB2105949A (en) Telephone/data terminal
JP3190875B2 (en) ATM transmission equipment
JP2654024B2 (en) Digital key telephone equipment
JPH0646485A (en) Identification system for fundamental/primary group interface of d-channel data
JP2654025B2 (en) Digital key telephone equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080705

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090705

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090705

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110705

LAPS Cancellation because of no payment of annual fees