JPH05303706A - ピークシフト補正装置 - Google Patents

Abstract

(57)【要約】 【目的】 エラー率の低いデジタル記録を実現する。 【構成】 シフトレジスタ部２から出力されたパラレル
データの先頭から４ビット“１００１”を前４ビットデ
ータバッファ部３に、１ビットシフトした後の４ビット
“００１１”を現４ビットデータバッファ部４にラッチ
する。前４ビットデータバッファ部３と現４ビットデー
タバッファ部４のパターン情報をデータパターンチェッ
ク回路５へ入力して、ピークシフトが発生するビットを
求め、補正量データバッファ部６より補正量データを引
き出し、補正回路７に入力する。 【効果】 補正をかける際に、１ビット毎にシフトさせ
ながら４ビット単位で認識し、補正量は前後のビットと
の距離から決定することで、最適な書き込み補正をかけ
ることが可能になり、エラー率が低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルデータ記録装
置におけるピークシフト補正装置に関するものである。

【０００２】

【従来の技術】図５に示すように、記録するデジタルデ
ータ（ａ）は、ある変調をかけられて（フロッピーディ
スクへの記録にはＦＭあるいはＭＦＭ変調が用いられて
いる）、書き込みパルス（ｂ）に変調される。その書き
込みパルスは分周されて分周データ（ｃ）になり、その
分周データ（ｃ）に対応して書き込みヘッドに＋／―の
定電流を流す。これで記録媒体上には（ｄ）のような残
留磁束が残る。これを読みだしヘッドで再生すると、
（ｅ）のような出力波形が得られる。ここで分かるよう
に記録したデジタルデータの位置に対応するのは、この
出力波形のピーク点であるため、この信号を微分し、
（ｆ）信号を得る。次に、０Ｖコンパレータを通して、
信号（ｇ）を得る。この信号の０、１変化点にパルスを
作ると信号（ｈ）のような読みだしデータが得られる。

【０００３】よって、記録するデジタルデータが高記録
密度のため近接する場合、そのデジタルデータに対応す
る読みだし波形が、隣接する読みだし波形と干渉し、図
６に示すような再生出力になる。このとき、再生出力の
ピークの位置は書き込まれた位置に対しずれを生じ、再
生されるリードデータパルスに位置ずれができる。これ
をピークシフトと言う。

【０００４】従来より、デジタルデータ記録において発
生するピークシフトを補正する手段として、書き込み時
に読みだし時に発生するピークシフトの方向と逆の方向
にデータ位置をずらすことでピークシフトを補正すると
いう書き込み補正があることは公知である。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
書き込み補正では、記録データを４ビット毎にパターン
認識し、そのパターンに応じてピークシフト量だけシフ
ト方向とは逆方向に補正をかけるので、４ビットデータ
の継ぎ目部分で矛盾が発生し、充分には補正がかからな
いという問題点を有していた。

【０００６】この様子を図７に示す。記録データとして
“１０１１１０１０”を考える。上述の方法では補正後
は、図中のようになる。しかし、“１０１１”のデジタ
ルデータａについて補正しているので、書き込みパルス
ｂはその影響で右にシフトする。すると、その影響で本
来シフトしないはずの“１０１０”の分周データｃも右
にシフトしてしまう。しかし、この方法では、書き込み
パルスｂおよび分周データｃには補正をかけないので右
にシフトしたままとなり、再生時に本来あるべき位置よ
りずれてしまい、再生エラーとなる。さらには、“１０
１０”は本来ピークシフトは起こらないパターンだが、
前パターンの“１０１１”の書き込みパルスｂがあるた
めに、分周データｃは右にシフトしてしまう。

【０００７】本発明は上記課題を解決するもので、補正
をかける際に、デジタルデータを４ビットのデータパタ
ーンを４ビット毎にシフトして認識するのではなく、１
ビット毎にシフトさせながら４ビット単位で認識し、補
正量は前後のビットとの距離から決定することで、最適
な書き込み補正をかけることが可能になり、よりエラー
率の低いデジタル記録を提供することを目的としてい
る。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、データを記録する前に一旦パラレルデータ
に変換するシフトレジスタ部と、前記シフトレジスタ部
から出力されたパラレルデータの先頭から複数ビット
（例えばビット１からビット４までの４ビット）を格納
する第１のデータバッファ部と、１ビットシフトした後
の複数ビット（例えばビット２からビット５までの４ビ
ット）を格納する第２のデータバッファ部と、前記第１
のデータバッファ部と前記第２のデータバッファ部のデ
ータパターンを認識して補正対象のビット位置および補
正方向を決定して記憶する補正データ記憶部、および前
記補正データ記憶部からの情報より、対象のビットをピ
ークシフトが発生する方向とは逆の方向にシフトさせる
補正回路部とを設けた。

【０００９】

【作用】本発明は上記した構成により、補正をかける際
に、デジタルデータを例えば４ビットのデータパターン
を４ビット毎にシフトして認識するのではなく、１ビッ
ト毎にシフトさせながら４ビット単位で認識し、補正量
は前後のビットとの距離から決定することで、最適な書
き込み補正をかけることが可能になり、よりエラー率の
低いデジタル記録ができるようにしたものである。

【００１０】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１１】図１は本発明の一実施例におけるピークシ
フト補正装置の主要部の構成図である。図１に於いて、
１はデジタルデータにＭＦＭ変調を行うデジタルデータ
変調部、２はデジタルデータ変調部１から出力されたシ
リアルデータをパラレルデータに変換するシフトレジス
タ部である。

【００１２】３はシフトレジスタ部２から出力されたパ
ラレルデータの先頭から４ビット（１ビット目から４ビ
ット目まで）を格納する前４ビットデータバッファ部で
ある。４は１ビットシフトした後の４ビット（２ビット
目から５ビット目まで）を格納する現４ビットデータバ
ッファ部である。

【００１３】５は前４ビットデータバッファ部３と現４
ビットデータバッファ部４の４ビットデータパターンを
認識し、補正（シフト）の対象となるビット位置および
補正の方向（再生時にピークシフトが発生する方向とは
逆の方向）を決定し、そのデータすなわち補正ビット位
置および補正方向を示すデータを記憶する補正ビット記
憶部である。６は補正ビット記憶部５からの補正ビット
位置および補正方向を示すデータを受け、その情報に基
づいて補正処理を行なう補正回路部である。７は前記回
路部を総合的に制御する制御部である。

【００１４】以上のように構成されたピークシフト補正
装置について、図２および図３を参照して、以下その動
作を説明する。

【００１５】まず、制御部７は、入力されたシリアルデ
ジタルデータ（図２（ａ）“１００１１０１１”）に対
して、デジタルデータ変調部１においてＭＦＭ変調（図
２（ｂ））をかける。

【００１６】次に、デジタルデータ変調部１から出力さ
れたシリアルデータをシフトクロックに同期してシフト
レジスタ部２に取り込み、パラレルデータに変換し、シ
フトレジスタ部２から出力されたパラレルデータの先頭
から４ビット（１ビット目から４ビット目すなわち“１
００１”）を前４ビットデータバッファ部３に、１ビッ
トシフトした後の４ビット（２ビット目から５ビット目
すなわち“００１１”）を現４ビットデータバッファ部
４にラッチする。

【００１７】この前４ビットデータバッファ部３と現４
ビットデータバッファ部４の４ビットデータパターン情
報をデータパターンチェック回路および補正ビット記憶
部５へ入力して、図３に示すパターンテーブルを用い
て、補正をかけるビット位置とピークシフト方向を認識
して記憶する。ビット位置は、図３のパルス出現位置に
示すように、（イ）から（ト）までの７種類である。

【００１８】前４ビットデータバッファ部３のデータ
“１００１”の場合は、補正ビットなし、また前記現４
ビットデータバッファ部４のデータ“００１１”の場合
は、補正ビット位置（ホ）、補正方向は右を記憶する。

【００１９】この補正ビット位置および方向の情報を補
正回路７に入力する。補正回路では、前記現４ビットデ
ータバッファ部４のデータ“００１１”に対する、補正
ビット位置（ホ）および補正方向が、前４ビットデータ
バッファ部３のデータ“１００１”の補正ビット位置お
よび補正方向（この場合は補正無し）と同じであるかを
チェックして、同じであれば、さらなる補正を行わない
ように制御し、この判断結果をもとに書き込みパルスを
シフトさせて、補正を行う。この操作を順次繰り返す。

【００２０】図２（ｃ）で、さらに１ビットシフトし
て、“０１１０”と認識する。この場合の再生信号はａ
が左へ、ｂが右へピークシフトする。図３において、
“０１１０”では、補正ビット位置は（ハ）、補正方向
は右、さらに補正ビット位置は（ホ）、補正方向は左と
いう情報を記憶する。ただし、（ハ）については既に補
正をかけている（シフトレジスタで１ビットシフトして
いるので前回補正した（ホ）の位置が、今回の補正位置
（ハ）と同じ位置となる）ので、実際には新たな補正は
行わず、（ホ）についてのみ補正をかけるようにする。

【００２１】図２（ｄ）で、さらに１ビットシフトし
て、“１１０１”と認識する。この場合の再生信号はｂ
が右にシフトするので、左に補正をかける必要がある。
すなわち図３において、このパターンにおける補正ビッ
ト位置は（ハ）、その補正方向は左となる。

【００２２】図２（ｅ）で、さらに１ビットシフトし
て、“１０１１”と認識する。この場合の再生信号はｃ
が左にシフトするので、右に補正をかける。すなわち図
３において、は補正ビット位置は（ホ）、補正方向は右
となる。

【００２３】最終的に、補正後のデータは、図２（ｆ）
のようになる。

【００２４】

【発明の効果】以上のように本発明は、補正をかける際
に、デジタルデータを４ビットのデータパターンを４ビ
ット毎にシフトして認識するのではなく、１ビット毎に
シフトさせながら４ビット単位で認識し、補正量は前後
のビットとの距離から決定することで、最適な書き込み
補正をかけることが可能になり、よりエラー率の低いデ
ジタル記録ができるようにしたものであり、実用上有効
なるものである。

【図面の簡単な説明】

【図１】本発明の一実施例のピークシフト補正装置の主
要部の構成を示すブロック図

【図２】同ピークシフト補正装置の動作を示すタイミン
グチャート

【図３】同ピークシフト補正装置の補正パターンテーブ
ルを示す説明図

【図４】同ピークシフト補正装置の補正動作を示すフロ
ーチャート

【図５】デジタル記録における書き込み、読みだし各部
の信号波形

【図６】デジタル記録におけるピークシフトを示す説明
図

【図７】従来の補正方法のタイミングチャート

【符号の説明】

１ デジタルデータ変調部 ２ シフトレジスタ部 ３ 前４ビットデータバッファ部 ４ 現４ビットデータバッファ部 ５ 補正ビット記憶部 ６ 補正回路部 ７ 制御部

Claims (1)

【特許請求の範囲】
1. 【請求項１】デジタルデータに変調を行うデジタルデー
   タ変調部と、前記デジタルデータ変調部から出力された
   シリアルデータをパラレルデータに変換するシフトレジ
   スタ部と、前記シフトレジスタ部から出力されたパラレ
   ルデータの先頭から所定のビット数のデータ群を格納す
   る第１のデータバッファ部と、前記シフトレジスタ部か
   ら出力されたパラレルデータの第１のデータバッファ部
   に格納するデータ群に対して１ビット分後にシフトした
   データ群を格納する第２のデータバッファ部と、第１の
   データバッファ部と第２のデータバッファ部に格納され
   たデータ群のパターンを認識して補正対象のビット位置
   および補正方向を決定して記憶する補正データ記憶部
   と、前記補正データ記憶部からの情報より、そのビット
   をピークシフトが発生する方向とは逆の方向にシフトさ
   せる補正回路部とを備えた事を特徴とするピークシフト
   補正装置。