JPH0530357B2

JPH0530357B2 -

Info

Publication number: JPH0530357B2
Application number: JP59118363A
Authority: JP
Inventors: Ii Oburaien Junia Tomasu
Original assignee: General Instrument Corp
Current assignee: Arris Technology Inc
Priority date: 1983-06-10
Filing date: 1984-06-11
Publication date: 1993-05-07
Also published as: NZ208426A; IE841445L; MX155858A; EP0128769B1; JPS607245A; EP0128769A2; AU2931384A; CA1220849A; ATE63799T1; DE3484607D1; EP0128769A3; AU564502B2; IE57015B1

Description

【発明の詳細な説明】［産業上の利用分野］本発明は有線テレビジヨンに関し、特に、アド
レス情報をシステムヘツドエンドからダウンロー
ド（download）できるCATVコンバータに関す
る。

［従来の技術］最近の多くの有線テレビジヨンでは、システム
オペレータはシステムヘツドエンドにケーブルで
接続された複数の加入者ターミナルとケーブル分
配システムを介して情報伝達を行つている。例え
ば、各加入者ターミナルにはコンバータが備えら
れており、このコンバータに特定のアドレス（ユ
ニークアドレス）が割り当てられている。そし
て、このユニークアドレスによつて、ヘツドエン
ドと加入者との通信が許可され、例えば、コンバ
ータにプログラム認可コードが設定される。この
プログラム認可コードによつて加入者においてど
の有料プログラム（番組）が受信できるか決定さ
れる。多くのケーブルシステムにおいては、加入
者は２方向通信リンクでヘツドエンドと通信可能
であり、各加入者ターミナルにヘツドエンドから
の質問が許可される。例えば、特別イベントの視
聴に対する加入者への請求、又は調査或いは意見
投票の際加入者に対して調査が行われる。このよ
うな２方向通信では各加入者ターミナルに対する
ユニークアドレスの割り当てが要求され、これに
よつて、ヘツドエンドではそのターミナルが情報
を送るターミナルであるか情報を受けるターミナ
ルであるかいずれか一方に認識することが可能と
なる。

特に、多数の加入者ターミナルがケーブル伝送
システムでヘツドエンドに接続されている際、短
時間でヘツドエンドにおいて番号順に加入者ター
ミナルをアドレスできる点で極めて有利である。
このことは、例えば、各加入者ターミナルに対す
るアドレスコードの最下位ビツトの一つ又は二つ
を修正することで連続的に番号付けられた加入者
ターミナルを簡単に連続してアドレスできること
になる。そして、非連続的にアドレスが行われた
ときに必要な21ビツトに比べて少ないビツト数で
済む。

［発明が解決しようとする課題］従来、加入者ターミナルアドレスは加入者の家
庭にコンバータが設置される際又は以前にプログ
ラム可能なリードオンリーメモリ（PROM）に
記憶される。これはPROMプログラマーを使つ
て設置者によつて行われる。設置者は加入者に対
して予め割り当てられた論理アドレスでPROM
をプログラムし、そして、加入者コンバータ内に
備えられたソケツトにPROMが配置される。加
入者ターミナルアドレスを記憶する際には、選択
ジヤンパーワイヤーを切断することによつてプロ
グラムを行いPROMに加入者アドレスを記憶す
るか直列スイツチを操作して望ましいアドレスを
設定することによつてプログラムを行いPROM
に加入者アドレスを記憶するようにしてもよい。

しかしながら、この手続きでは時間がかかるば
かりでなく、コスト高であり、しかも非能率的で
ある。そして、この手続きは新しいコンバータを
加入者家庭に設置する都度繰り返される。また、
システムオペレータにおいてシステム上の加入者
に割り当てられたアドレス記録を正確に保管する
ことが困難であるという問題点もある。

本発明の目的は遠隔のヘツドエンドコントロー
ラーからユニークアドレスがロードできる有線テ
レビジヨンコンバータを提供することにある。

本発明の他の目的は複数のコンバータが単一の
有線通信システムに用いられる際コンバータに連
続的なアドレスコードを与えることのできるコン
バータを提供することにある。

本発明のさらに他の目的は作成後機械的な操作
又は修正の不要なコンバータを提供することにあ
る。

［課題を解決するための手段］本発明によるCATVコンバータは、ユニーク
識別コードが記憶されたプログラム可能なリード
オンリーメモリと、コンバータが加入者位置に配
置された後でコンバータに割り当てられたユニー
クアドレスでプログラム可能なランダムアクセス
メモリ（RAM）とを備えている。このコンバー
タは、コンバータがケーブルに接続された際、
PROMに記憶されたユニーク識別コードに対応
する予め割り当てられたユニークアドレスコード
をヘツドエンドから受信するデータ受信機を備え
ている。コンバータPROMに記憶された識別コ
ードがコンバータにおいて受信識別コードと一致
した際、予め割り当てられたユニークアドレスコ
ードがコンバータRAMに記憶される。これによ
つて、ヘツドエンドはコンバータと能率的に通信
を行うことができる。

上述の目的の達成のために、以下のように、本
発明はプログラム可能でアドレス可能なCATV
コンバータに関するものである。

［実施例］本発明のアドレス可能なCATVコンバータは
ヘツドエンドからの予め割り当てられたユニーク
論理アドレスでプログラムあるいはダウンロード
される。このヘツドエンドは第１図に略図的に示
されている。ここに示すように、ヘツドエンドは
複数のビデオ信号源１０₁，１０₂，……，１０_o、
複数のデイジタルタグエンコーダ１２₁，１２₂，
……，１２_oにそれぞれ接続された出力端を備え
ている。各デイジタルタグエンコーダ１２₁，１
２₂，……，１２_oはそれぞれプログラム識別タグ
とビデオ信号源１０₁，１０₂，……１０，_oからの
ビデオ信号出力とを加算する。各デイジタルタグ
エンコーダ１２₁，１２₂，……，１２_oからの出
力は信号結合器１４の入力に与えられる。

第１図に示すヘツドエンドはさらにオペレータ
入力コンピユータターミナル１６を備えており、
２方向ケーブルシステムを介してヘツドエンドに
接続される加入者位置にあるCATVコンバータ
に関係する情報をオペレータはオペレータ入力コ
ンピータターミナル１６に手動で入力する。この
ような情報には、例えば、コンバータの設置デー
タ、コンバータの連続番号、加入者名及び加入者
アドレス、HBOのような加入者に許可されたサ
ービス、視聴される特別イベントに対するクレジ
ツト及び支払いのような加入者に許可された特典
等が含まれている。

入力ターミナル１６からの情報は中央コントロ
ーラ又はプロセツサ１８に与えられここに記憶さ
れる。プロセツサ１８は複数の機能の内でデイジ
タルタグエンコーダ１２₁，１２₂，……，１２_o
のおのおのにデイジタルプログラムタグを割り当
てるためプログラムされる。プロセツサ１８は各
加入者コンバータに対してユニーク論理アドレス
を割り当てる。加入者アドレスは順々あるいは連
続の順番で、例えば、設置順で、システム中の
種々のコンバータに割り当てられる。

プロセツサの一出力はFSK送信機２０の入力
に与えられる。そして、プロセツサ１８の他の出
力は周波数制御回路２２に与えられる。周波数制
御回路２２はFSK受信機２４の局部発信器の周
波数を制御する。FSK送信機２０はマンチエス
ターエンコード（Manchester−encoded）FSK
信号を生成する（第３図ｅ）。このマンチエスタ
ーエンコードFSK信号はコンバータに送信され
るべき論理アドレスアドレスコードを含むデータ
を含んでいる。FSK送信機２０の出力は信号結
合器１４の入力に与えられる。信号結合器１４の
出力には搬送波周波数の一群上に変調された信号
源１０からのビデオ信号を含んでおり、信号結合
器１４の出力は、信号を種々の加入者ターミナル
に送信する２方向CATV分配システム２６に与
えられる。FSK受信機２４は加入者ターミナル
からの返送情報を受信し、その入力はCATV分
配システム２６に接続され、その出力はヘツドエ
ンドの中央プロセツサ１８に与えられる。

CATV分配システム２６を介してヘツドエン
ドに接続された各加入者ターミナルは一つのアド
レス可能なコンバータを備えており、このコンバ
ータは本発明の特徴を用いており、第２図にその
一例が示されている。図示のように、コンバータ
はFSK受信機２８とRFモジユール３０とを備え
ており、FSK受信機２８及びRFモジユール３０
は２方向分配システム２６にケーブルを介して接
続される入力を有している。モジユール３０は選
択されたビデオ信号を検出してベースバンドに復
調し、デスクランブラー３２にベースバンドスク
ランブルビデオを与える。デスクランブラー３２
はスクランブルビデオをデスクランブルしてベー
スバンドにおいて変調器３４にアンスクランブル
ビデオ信号を与える。この変調器３４ではコンバ
ータ出力チヤンネル周波数においてデスクランブ
ルビデオで搬送波を変調する。変調器３４の出力
は加入者テレビジヨン受信機に与えられる。モジ
ユール３０における信号選択はチユーニングマイ
クロプロセツサ３６からモジユール３０に与えら
れる周波数制御信号によつて行われる。このマイ
クロプロセツサ３６は順番にコンバータの制御マ
イクロプロセツサ３８に接続されている。

制御マイクロプロセツサ３８は認可コードを蓄
積するためにも用いられる。この認可コードによ
つて加入者があるプログラムを受信することが許
可される。このプログラムはヘツドエンドにおい
てエンコーダ１２によつて送信ビデオ信号に加え
られたプログラム識別タグによつて指示される。
後述するように、認可コードはコンバータへの論
理アドレスコードの割り当てに続いてマイクロプ
ロセツサ３８にロードされる。また、マイクロプ
ロセツサ３８はボリユーム制御信号をRFモジユ
ール３０に供給するとともにデスクランブラータ
イミング論理回路４０にデスクランブル制御信号
を供給する。そして、デスクランブラータイミン
グ論理回路４０はデスクランブラー３２にデスク
ランブル制御信号を供給する。制御プロセツサ３
８はキーパツド４２からプログラム選択信号を受
信する。この制御プロセツサ３８は、マイクロプ
ロセツサ３６に関連して、キーパツド４２から
RFモジユール３０に周波数制御信号を発生する。
マイクロプロセツサ３８は、選択チヤンネルを許
可する情報を表示のためデイスプレイ４２に与え
る。

制御マイクロプロセツサ３８はシリアル／パラ
レルタイミング論理回路４４から信号を受け、シ
リアル／パラレルタイミング論理回路４４に信号
を供給する。このシリアル／パラレルタイミング
論理回路４４は順番にFSK受信機２８からコー
ド化復調出力を受信する。シリアル／パラレルタ
イミング論理回路４４はFSK受信機シリアルバ
イナリーデータをパラレルバイナリーデータに変
換してこのパラレルバイナリーデータを制御マイ
クロプロセツサ３８に与える。第２図のコンバー
タからヘツドエンドに返送データを送り返すた
め、制御マイクロプロセツサ３８はタイミング論
理回路４４を介してFSK送信機４６にデータを
供給する。FSK送信機４６はコンバータバイナ
リーデータでRF搬送波を変調してその結果得ら
れるFSK信号をCATV分配システム２６を介し
てヘツドエンドのFSK受信機２４に返送する。

第２図のコンバータの他の部分は従来と同様で
あるので、ここでは説明を省略する。また、第２
図のコンバータでは他の情報と同様にユニーク論
理アドレスをコンバータにダウンロード（蓄積）
するため遠隔ヘツドエンドからプログラムでき
る。

このため、各コンバータは製造時に連続番号を
割り当てられる。これら連続番号は制御マイクロ
プロセツサ３８の入力に接続されたプログラム可
能なリードオンリーメモリ（ROM）４８に蓄積
される。本発明によるコンバータは低電力
CMOSスタテイツクランダムアクセスメモリ
（RAM）５０を備えており、このRAM５０は動
作電力及び供給電圧をバツテリー５２から受け
る。以下に記載する方法では、ユニーク論理アド
レスコードは、望ましくは、加入者に関するサイ
トコード（site code）及び他の情報（この他の
情報としては、例えば、購入記録、認可、相互参
照テーブルである）とともにヘツドエンドからダ
ウンロードされメモリ５０に蓄積される。これに
よつて、ヘツドエンドは後者のユニーク論理アド
レスを質問し認識するための能力に基づいて加入
者ターミナルを２方向通信に引き込むことが可能
となる。メモリ５０に対するバツテリー５２の連
結によつてコンバータ内の情報の不揮発蓄積が保
証される。

コンバータが遠隔の加入者位置に配置される
と、ヘツドエンドの制御プロセツサ１８は予め割
り当てられたアドレス及び加入者に関連付けて用
いられる連続番号をFSK送信機２０に供給する。
送信機２０はFSKアドレスセツト指令信号を送
出する（第５図ｅ）。以下で詳細に説明する第４
図左欄に示すように、このFSKアドレスセツト
指令信号はコンバータに対する論理アドレス信号
を含んでいる。この論理アドレス信号はセツトア
ドレスコードに加えて８ビツトで１バイトを構成
するW₀，W₁，W₂、及びW₃及びコンバータに対
する連続番号の10デイジツトを表すバイトから構
成されている。FSKアドレスセツト指令信号は
コンバータFSK受信機２８でデコードされ、論
理回路４４でパラレルバイナリーフオームに変換
される。そして、マイクロプロセツサ３８に蓄積
される。

制御マイクロプロセツサ３８は受信連続番号コ
ードと記憶された連続番号とを比較する。そし
て、受信連続番号コードと記憶連続番号コードと
が一致した際、マイクロプロセツサ３８は受信連
続番号コードに関連する論理アドレスコードをメ
モリ５０に記憶させる。第３図のフローチヤート
におけるステツプ５４で示すように、一旦、論理
アドレスコードがメモリ５０に記憶されると、ス
テツプ５６で示すように、ヘツドエンドはそのア
ドレスによつて加入者ターミナルをアドレスして
セツトサイトコード信号を有する信号を送信す
る。この信号は第４図右欄に示すフオーマツトを
備えており、アドレスコード及びサイトコードが
含まれている。サイトコードはコンバータのユニ
ーク論理アドレス及びプログラム認可コードのよ
うな他のコードとともにメモリ５０に格納され
る。ユニーク論理アドレス及び他のコードはその
コンバータに特定のコードであるか又はサイトコ
ードの場合のように、システム中の全てのコンバ
ータに共通のものである。

システム中の各コンバータのメモリ５０に記憶
されたサイトコードは安全手段として用いられ
る。動作の際、ヘツドエンドは各加入者ターミナ
ルに周期的に信号を送出する。この信号にはシス
テムサイトコードが含まれており、このシステム
サイトコードは各コンバータに記憶されたサイト
コードと比較される。送信及び記憶サイトコード
が一致しないと、各コンバータの制御マイクロプ
ロセツサ３８はメモリ５０以前記憶された論理ア
ドレスコードを削除する。その結果、加入者ター
ミナルは不認可（例えば、盗難に遭つた）コンバ
ータを含むと認識される。その後、その加入者タ
ーミナルにおいてビデオ信号がデスクランブルで
きないのでそのコンバータに対する全てのプログ
ラミングが不動作とされる。

ヘツドエンドからコンバータに送られた指令及
びデータは好ましくは８ビツトで１バイトを構成
する連続データの形式である。第４図に示すよう
に、セツト論理アドレス信号は５個の８ビツトか
らなるIRGバイトで始まり、377又はバイナリー
形式で全てが１であるようなオクタル形式で示さ
れる。IRGバイトはセツトアドレス指令信号を受
信すべき全てのコンバータを同期させる。IRGバ
イトにはバイトカウント信号が続く。このバイト
カウント信号は指令信号におけるバイト数を示
す。そして、このバイトカウント信号にはセツト
アドレス指示コードが続く。このセツトアドレス
指示コードには順番に４個の論理アドレスバイト
W₃，W₂，W₁、及びW₀と連続番号バイトが連続
する。この信号はチエツクサムバイトで終了す
る。チエツクサムバイトはコンバータマイクロプ
ロセツサにその前のアドレスデータが正確に受信
されたかどうかを決定するためのチエツクを指示
する。同様に、セツトサイトコード指令信号は５
個のIRGバイト、セツトサイトコードバイトが続
くバイトカウント信号、及び論理アドレス及びサ
イトコードバイトを含む。またチエツクサムバイ
トが正確なチエツクのため含まれる。

第５図はこのシステムにおいてヘツドエンドか
ら加入者ターミナルに送信される８ビツトで１バ
イトを構成する信号の方式を示すものである。図
示の例はヘツドエンドから全ての加入者コンバー
タに発行される指令（セツトアドレス）であり、
上述した手法によつてコンバータメモリに論理ア
ドレスコードを記憶する。第５図ａは約13.895Hz
のシステムクロツクであり、このシステムクロツ
クは一般に3.58MHzカラー副搬送波信号のバイナ
リー分割によつて発生する。このカラー副搬送波
信号はマスプロカラーTVクリスタルを用いるこ
とによつて発生される。第５図ｂは指令コード１
３７又はバイナリーコードで01011111を表す。指
令コードの８ビツトは、まず時間間隔T₂でその
最下位ビツトが現れるように８つの時間間隔T₂
からT₉において現れる。第５図ｃは指令メツセ
ージを含むデータフレームフオーマツトを示す。
データフレームは時間間隔T₁に位置するスター
トビツト、時間間隔T₁₀に位置する奇数パリテイ
ビツト、及び時間間隔T₁₁に位置するストツプビ
ツトを備えている。

第５図ｄは第３図ａのクロツク信号が第５図ｃ
のデータフレーム信号に組み合わされたマンチエ
スターエンコード信号を示す。マンチエスターエ
ンコード信号はクロツク（第５図ａ）とデータフ
レーム（第５図ｃ）との間で排他的又は論理機能
によつて発生される。クロツク及びデータは各ビ
ツト間隔の中間において波形変化がある手法で積
算される。ビツト間隔の中間における立上がり変
化（論理０から論理１への変化）がロジカル１を
示し、一方、立下がり変化（論理１から論理０へ
の変化）がロジカル０を示す。ヘツドエンドにお
いてFSK送信機２０によつて送信されるマンチ
エスターエンコードFSK信号（第５図ｅ）は
106.5MHz（FMバンドにおいて）の周波数であ
る。

［発明の効果］以上説明したように、本発明では従来のアドレ
ス可能なコンバータに要求されていたように、全
てのコンバータのユニーク論理アドレスコード及
び共通サイトコードがコンバータに対する機械的
操作又は修正無しで遠隔のヘツドエンドからプロ
グラムできることが可能である。ユニークアドレ
スが記憶されたコンバータと通信し認識するた
め、コンバータに特有の他の情報又はシステム中
の全てのコンバータに共通の他の情報がヘツドエ
ンドの能力に基づいてヘツドエンドからコンバー
タに送信できる。本発明ではユニークアドレスが
一旦形成されると、連続番号に関連するような広
く分散された値に代えて連続アドレス値の一般フ
オーマツトで、コンバータはヘツドエンドから情
報を受信することができる。これによつて、ヘツ
ドエンドと加入者ターミナルとの間の操作の有効
性が大きく増加する。最後に、上述したように本
発明に応じて、修正は本発明の精神及び範囲から
逸脱することなく行われることがわかる。

【図面の簡単な説明】

第１図は本発明によるプログラム可能なコンバ
ータとともに用いられるCATVヘツドエンドを
概略的に示すブロツク図である。第２図は本発明
によるプログラム可能なコンバータの一実施例を
概略的に示すブロツク図である。第３図はコンバ
ータをプログラムする際のイニシヤライズの順序
を示すフローチヤートである。第４図は論理アド
レス及び位置コードをコンバータにダウンロード
あるいはプログラムする際に用いられるデータの
フオーマツトを示す図である。第５図は本発明に
おいて用いられる時間領域における種々の通信信
号を示す図であり、第５図ａはシステムクロツク
を示す図、第５図ｂはデータワードフオーマツト
を示す図、第５図ｃはデータフレームフオーマツ
トを示す図、第５図ｄはマンチエスターエンコー
ドデータフレームを示す図、第５図ｅはFSK変
調信号を示す図である。１０……ビデオ信号源、１２……デイジタルタ
グエンコーダ、１４……信号結合器、１６……入
力コンピユータターミナル、１８……プロセツ
サ、２０，４６……FSK送信機、２２……制御
回路、２４，２８……FSK受信機、２６……
CATV分配システム、３０……RFモジユール、
３２……デスクランブラー、３４……変調器、３
６……チユーニングマイクロプロセツサ、３８…
…制御マイクロプロセツサ、４０，４４……タイ
ミング論理回路、４２……キーパツド及びデイス
プレイ、４８……リードオンリーメモリ、５０…
…ランダムアクセスメモリ、５２……バツテリ
ー。

Claims

【特許請求の範囲】１個々にアドレス可能な複数の加入者コンバー
タに対してスクランブルビデオ信号及びアドレス
制御情報を供給するヘツドエンドを有するビデオ
システムで用いられるコンバータにおいて、コン
バータを特定する予め定められた認識コードを永
久的に保持するリードオンリーメモリと、ヘツド
エンドから送信される第１及び第２のデータセツ
トを連続的に受信する受信手段とを有し、前記第
１のデータセツトにはコンバータ認識コード及び
このコンバータ認識コードに対応しヘツドエンド
において予め割り当てられた論理アドレスコード
が備えられており、該論理アドレスコードは前記
システム内のコンバータに特定のコードであり、
前記第２のデータセツトは前記第１のデータセツ
トの送信に続いて前記ヘツドエンドから送信さ
れ、前記第２のデータセツトには少なくともコン
バータ制御コードとアドレスコードとが含まれて
おり、さらに、伝送された情報を記憶するプログ
ラム可能なメモリと、前記受信手段、前記リード
オンリーメモリ、及び前記プログラム可能なメモ
リに接続された処理手段とを備えており、該処理
手段には、前記リードオンリーメモリに記憶され
た予め定められた認識コードと前記第１のデータ
セツトに含まれる受信コンバータ認識コードとを
比較して前記受信認識コードと前記記憶認識コー
ドとの間に予め定められた関係が検出されると前
記第１のデータセツトに含まれた受信特定（ユニ
ーク）論理アドレスコードを前記プログラム可能
なメモリに格納する手段と、前記第１のデータセ
ツトから与えられる前記記憶論理アドレスコード
と前記第２のデータセツトに含まれる受信アドレ
スコードとを比較してこれらの間に有効な一致が
検出されると前記制御コードを前記プログラム可
能なメモリに格納する手段とが備えられているこ
とを特徴とするCATVコンバータ。２特許請求の範囲第１項に記載されたCATV
コンバータにおいて、前記プログラム可能なメモ
リとして低電力のスタテイツクランダムアクセス
メモリが用いられており、該ランダムアクセスメ
モリに動作電圧を供給するための電力源が備えら
れていることを特徴とするCATVコンバータ。３特許請求の範囲第２項に記載されたCATV
コンバータにおいて、前記認識コードは製作過程
で前記コンバータに割り当てられた連続番号であ
り、前記リードオンリーメモリとしてプログラム
可能なリードオンリーメモリ（PROM）が用い
られていることを特徴とするCATVコンバータ。４特許請求の範囲第３項に記載されたCATV
コンバータにおいて、前記受信手段はFSK受信
機を備えるとともに前記FSX受信機と前記処理
手段との間に配置され受信シリアルバイナリーデ
ータをパラレルバイナリーデータに変換する論理
手段を備えていることを特徴とするCATVコン
バータ。５特許請求の範囲第１項に記載されたCATV
コンバータにおいて、前記認識コードは製造過程
でコンバータに割り当てられた連続番号であり、
前記リードオンリーメモリとしてプログラム可能
なリードオンリーメモリ（PROM）が用いられ
ていることを特徴とするCATVコンバータ。６特許請求の範囲第１項に記載されたCATV
コンバータにおいて、前記受信手段はFSK受信
機を備えるとともに前記FSK受信機と前記処理
手段との間に配置され受信シリアルバイナリーデ
ータをパラレルバイナリーデータに変換する論理
手段を備えていることを特徴とするCATVコン
バータ。７ヘツドエンドと、ケーブルと、該ケーブルを
介して前記ヘツドエンドに接続された複数の加入
者ターミナルとを備えており、前記加入者ターミ
ナルのおのおのには特定（ユニーク）認識コード
で認識されるアドレス可能なコンバータが備えら
れており、前記ヘツドエンドには第１及び第２の
データセツトを前記ケーブルを介して送信する送
信手段が備えられ、前記第１のデータセツトには
コンバータ認識コード及びこのコンバータ認識コ
ードに対応しヘツドエンドにおいて予め割り当て
られた論理アドレスコードが備えられており、該
論理アドレスコードは前記システム内のコンバー
タに特定のコードであり、前記第２のデータセツ
トは前記第１のデータセツトの送信に続いて送信
され、前記第２のデータセツトには少なくともコ
ンバータ制御コードとアドレスコードとが含まれ
ており、前記コンバータにはコンバータを特定す
る予め定められた認識コードを永久的に保持する
リードオンリーメモリと、前記ヘツドエンドから
送信される第１及び第２のデータセツトを連続的
に受信する受信手段と、伝送された情報を記憶す
るプログラム可能なメモリと、前記受信手段、前
記リードオンリーメモリ、及び前記プログラム可
能なメモリに接続された処理手段とを備えてお
り、該処理手段には、前記リードオンリーメモリ
に記憶された予め定められた認識コードと前記第
１のデータセツトに含まれる受信コンバータ認識
コードとを比較して前記受信認識コードと前記記
憶認識コードとの間に予め定められた関係が検出
されると前記第１のデータセツトに含まれた受信
特定（ユニーク）論理アドレスコードを前記プロ
グラム可能なメモリに格納する手段と、前記第１
のデータセツトから与えられた前記記憶論理アド
レスコードと前記第２のデータセツトに含まれる
受信アドレスコードとを比較してこれらの間に有
効な一致が検出されると前記制御コードを前記プ
ログラム可能なメモリに格納する手段とが備えら
れていることを特徴とする２方向CATV分配シ
ステム。８特許請求の範囲第７項に記載されたCATV
分配システムにおいて、前記認識コードは製造過
程においてコンバータに割り当てられた連続番号
であり、前記リードオンリーメモリとしてプログ
ラム可能なリードオンリーメモリ（PROM）が
用いられることを特徴とする２方向CATV分配
システム。９特許請求の範囲第８項に記載されたCATV
分配システムにおいて、前記受信手段にはFSK
受信機と、該FSK受信機と前記処理手段との間
に配置され受信シリアルバイナリーデータを前記
コンバータ認識コード及び前記アドレスコードを
含むパラレルバイナリーデータに変換する論理手
段が備えられていることを特徴とする２方向
CATV分配システム。