JPH0530182Y2 - - Google Patents
Info
- Publication number
- JPH0530182Y2 JPH0530182Y2 JP19103284U JP19103284U JPH0530182Y2 JP H0530182 Y2 JPH0530182 Y2 JP H0530182Y2 JP 19103284 U JP19103284 U JP 19103284U JP 19103284 U JP19103284 U JP 19103284U JP H0530182 Y2 JPH0530182 Y2 JP H0530182Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- output terminal
- regulator
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、可変３端子レギユレータを用いた電
流リミツタ回路に関するものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a current limiter circuit using a variable three-terminal regulator.
（従来の技術）
第２図は、従来回路の一例を示す構成ブロツク
図である。この回路は、直流電源１と伝送器２と
を結ぶ伝送ラインｌ中に、３端子レギユレータ３
を挿入して構成されている。伝送器２からの伝送
電流Ｉは、抵抗Ｒに流れ、アンプ４から伝送電流
Ｉに対応した出力電圧e0を得る。(Prior Art) FIG. 2 is a block diagram showing an example of a conventional circuit. This circuit includes a three-terminal regulator 3 in a transmission line connecting a DC power supply 1 and a transmitter 2.
It is configured by inserting . The transmission current I from the transmitter 2 flows through the resistor R, and an output voltage e 0 corresponding to the transmission current I is obtained from the amplifier 4.
３端子レギユレータ３は、入力端子IN、出力
端子OUT及び調整端子ADJを有しており、出力
端子OUTと調整端子ADJ間にリミツト点を設定
するための設定抵抗R1が接続される。 The three-terminal regulator 3 has an input terminal IN, an output terminal OUT, and an adjustment terminal ADJ, and a setting resistor R1 for setting a limit point is connected between the output terminal OUT and the adjustment terminal ADJ.
（考案が解決しようとする問題点）
３端子レギユレータは、内部にアンプを含んで
構成されており、ひとつのトランジスタで構成さ
れる電流リミツタに比べて感度が高いという利点
がある反面、外部より印加されるノイズに対して
誤動作しやすいという問題点がある。(Problem that the invention aims to solve) A three-terminal regulator is configured with an internal amplifier, and has the advantage of being more sensitive than a current limiter consisting of a single transistor. There is a problem in that it is easy to malfunction due to the noise generated.
また、電流、電圧特性は、第３図に示すように
急峻な逆Ｌ垂下特性を有している。このため、伝
送器２が、電源オンの時、第４図に示すように急
激に電流リミツト値IL以上の電流が流れるような
特性を有する場合、過電流になつたＡ点で、電流
リミツト動作し、出力電圧を低下させてしまう。
この状態では、伝送器２の特性によつては、電流
リミツト点で安定してしまつたり、電圧低下で電
流が減少して、リミツト点以下になり、電圧が復
帰してまた過電流になるという状態を繰返す等、
不都合な動作をするという問題点がある。 Further, the current and voltage characteristics have a steep inverse L drooping characteristic as shown in FIG. Therefore, if the transmitter 2 has characteristics such that when the power is turned on, a current exceeding the current limit value I L suddenly flows as shown in Figure 4, the current limit will be exceeded at point A where an overcurrent occurs. This causes the output voltage to drop.
In this state, depending on the characteristics of the transmitter 2, the current may become stable at the current limit point, or the current may decrease due to voltage drop and become below the limit point, and then the voltage returns and overcurrent occurs again. Repeating this situation, etc.
There is a problem in that it operates in an inconvenient manner.
本考案は、このような従来技術における問題点
に鑑みてなされたもので、その目的は、外部から
のノイズに対して誤動作しにくく、また、組合せ
る伝送器の特性に左右されないで安定に動作する
電流リミツタ回路を実現しようとするものであ
る。 The present invention was devised in view of these problems in the conventional technology, and its purpose is to make it less likely to malfunction due to external noise, and to operate stably without being affected by the characteristics of the transmitter to be combined. The aim is to realize a current limiter circuit that
（問題点を解決するための手段）
前記した問題点を解決する本考案は、
直流電源と伝送器とを結ぶ一対の伝送ラインの
一方のラインに挿入される電流リミツタ回路であ
つて、
入力端子INと出力端子OUTと調整端子ADJを
有するとともに、入力端子INと出力端子OUTと
の間に接続されたトランジスタTrと、入力端子
と調整端子との間に接続された定電流源ISとツエ
ナダイオードZDとの直列回路と、定電流源ISと
ツエナダイオードZDとの共通接続点の電位ｅ１
と出力端子OUTの電位ｅ２とを入力し前記トラ
ンジスタTrを制御する差動アンプOPとを有し、
前記入力端子が前記直流電源の一端側に接続され
た３端子レギユレータと、
この３端子レギユレータの出力端子OUTを前
記伝送器側に接続する第１の抵抗Ｒ１と、
前記３端子レギユレータの出力端子OUTと調
整端子ADJとの間に接続されたコンデンサＣ１
と、
前記３端子レギユレータの調整端子ADJに一
端が接続され他端が第１の抵抗Ｒ１を介して出力
端子OUTに接続された第２の抵抗Ｒ２と
を備えた電流リミツタ回路である。(Means for Solving the Problems) The present invention which solves the above-mentioned problems is a current limiter circuit inserted into one of a pair of transmission lines connecting a DC power source and a transmitter, and which has an input terminal. A transistor Tr is connected between the input terminal IN and the output terminal OUT, and a constant current source IS and a Zener diode are connected between the input terminal and the adjustment terminal. Potential e1 at the common connection point between the series circuit with ZD, the constant current source IS, and the Zener diode ZD
and a differential amplifier OP that inputs the potential e2 of the output terminal OUT and controls the transistor Tr,
a 3-terminal regulator whose input terminal is connected to one end of the DC power supply; a first resistor R1 which connects the output terminal OUT of the 3-terminal regulator to the transmitter side; and an output terminal OUT of the 3-terminal regulator. Capacitor C1 connected between and adjustment terminal ADJ
and a second resistor R2 having one end connected to the adjustment terminal ADJ of the three-terminal regulator and the other end connected to the output terminal OUT via the first resistor R1.
（実施例）
第１図は、本考案に係る回路の一例を示す接続
図である。図において、１は直流電源、２は伝送
器、３は直流電源１と伝送器２とを結ぶ伝送ライ
ンｌ中に挿入接続された３端子レギユレータであ
る。(Example) FIG. 1 is a connection diagram showing an example of a circuit according to the present invention. In the figure, 1 is a DC power supply, 2 is a transmitter, and 3 is a three-terminal regulator inserted into a transmission line l connecting the DC power supply 1 and the transmitter 2.
本考案においては、この３端子レギユレータ３
の出力端子OUTと調整端子ADJ間に、コンデン
サC1を接続するとともに、調整端子ADJと抵抗
R1の一端との間に抵抗R2を接続したものであ
る。３端子レギユレータ３は、公知の回路であつ
て、定電流源IS、差動アンプOP、この差動アン
プOPの出力によつて制御されるトランジスタ
Tr、ツエナダイオードZDを含んで構成され、入
力端子IN、出力端子OUT、及び調整端子ADJを
有している。 In this invention, this three-terminal regulator 3
Connect the capacitor C1 between the output terminal OUT and the adjustment terminal ADJ, and also connect the adjustment terminal ADJ and the resistor.
A resistor R2 is connected between one end of R1 . The three-terminal regulator 3 is a known circuit that includes a constant current source IS, a differential amplifier OP, and a transistor controlled by the output of the differential amplifier OP.
It is composed of a Tr, a Zener diode ZD, and has an input terminal IN, an output terminal OUT, and an adjustment terminal ADJ.
このように構成した装置の動作を次に説明す
る。３端子レギユレータ３は、伝送ラインｌに挿
入されている抵抗R1の両端電圧VR1が、ツエナー
ダイオード電圧VZと、抵抗R2に生ずる電圧is・
R2（isは定電流源ISの定電流値）の合計電圧Ｖ（＝
VZ＋is・R2）に等しくなるように、入力端子IN
と出力端子OUT間の電圧をドロツプさせ、伝送
器２に供給する電圧を低下させる。 The operation of the apparatus configured in this way will be explained next. In the three-terminal regulator 3, the voltage V R1 across the resistor R 1 inserted in the transmission line l is equal to the Zener diode voltage V Z and the voltage is generated across the resistor R 2 .
Total voltage V (=
input terminal IN so that it is equal to V Z +is・R 2 ).
and the output terminal OUT, thereby lowering the voltage supplied to the transmitter 2.
抵抗R2は、３端子レギユレータ３の調整端子
ADJに外来ノイズが直接印加されるのを防ぐよ
うに機能する。また、コンデンサC1は、電圧制
限の動作を遅らせるように機能する。 Resistor R 2 is the adjustment terminal of the 3-terminal regulator 3
It functions to prevent external noise from being applied directly to ADJ. Capacitor C 1 also functions to delay the operation of the voltage limit.
すなわち、第１図において、３端子レギユレー
タ３によるリミツトがかかつていない状態では、
Ｖ＞VR1であつて、点を基準にすると、差動ア
ンプOPの２つの入力端（＋），（−）に印加され
る電圧e1，e2は、e1＞e2となつて、トランジスタ
Trをオンとさせている。ここで、コンデンサC1
がないものとすると、出力電流ｉがリミツト電流
値iLを越えると、Ｖ＜VR1となり、瞬時に差動ア
ンプOPの２つの入力電圧e1，e2の関係がe1＜e2と
なり、トランジスタTrをオフとさせる方向に働
き、Ｖ＝VR1となる点で平衡する。 That is, in FIG. 1, when the limit by the three-terminal regulator 3 is not exceeded,
If V > V R1 and using the point as a reference, the voltages e 1 and e 2 applied to the two input terminals (+) and (-) of the differential amplifier OP are e 1 > e 2 . , transistor
Turns on Tr. Here, capacitor C 1
When the output current i exceeds the limit current value i L , V < V R1 , and the relationship between the two input voltages e 1 and e 2 of the differential amplifier OP instantly becomes e 1 < e 2. , acts in the direction of turning off the transistor T r , and is balanced at the point where V=V R1 .
このような動作によつて、出力電流ｉは瞬時に
リミツトされる。 By such an operation, the output current i is instantaneously limited.
本考案の回路においては、コンデンサC1があ
つて、出力電流ｉが変化して抵抗R1の両端電圧
VR1が増加すると、コンデンサC1と抵抗R2の接続
点点も、コンデンサC1によつて、抵抗R1の接
続点点と同じ変化分だけ持ち上げられる。この
為に、差動アンプOPの２つの入力電圧e1，e2は、
直ちにe1＜e2とはならず、C1，R2で決まる時定数
だけ遅れてe1＜e2となり、この時点でリミツト動
作をすることとなる。従つて、出力電流の変化に
対して、電圧カツトの動作を遅らせることができ
る。 In the circuit of the present invention, there is a capacitor C1 , and the output current i changes, causing the voltage across the resistor R1 to increase.
As V R1 increases, the connection point between capacitor C 1 and resistor R 2 is also lifted by the same amount of change as the connection point between resistor R 1 and capacitor C 1 . For this reason, the two input voltages e 1 and e 2 of the differential amplifier OP are
e 1 < e 2 does not hold immediately, but e 1 < e 2 after a delay of a time constant determined by C 1 and R 2 , and at this point a limit operation is performed. Therefore, the voltage cut operation can be delayed in response to changes in the output current.
（考案の効果）
以上説明したように、本考案によれば、簡単な
回路を付加することによつて、外来ノイズで誤動
作されることを防止でき、また、電源オン時の過
電流に対しても、電圧カツトの動作が遅れてなさ
れるので、異常動作することのない電流リミツタ
回路が実現できる。(Effects of the invention) As explained above, according to the invention, by adding a simple circuit, it is possible to prevent malfunctions caused by external noise, and also to prevent overcurrent when the power is turned on. Also, since the voltage cut operation is performed with a delay, a current limiter circuit that does not operate abnormally can be realized.
第１図は本考案回路の一例を示す接続図、第２
図は従来回路の構成ブロツク図、第３図及び第４
図は第２図回路の動作を説明するための線図であ
る。
１……直流電源、２……伝送路、３……３端子
レギユレータ、ｌ……伝送ライン、R1，R2……
抵抗、C1……コンデンサ。
Figure 1 is a connection diagram showing an example of the circuit of the present invention;
The figure shows the configuration block diagram of the conventional circuit, Figures 3 and 4.
This figure is a diagram for explaining the operation of the circuit of FIG. 2. 1...DC power supply, 2...Transmission line, 3...3-terminal regulator, l...Transmission line, R 1 , R 2 ...
Resistor, C 1 ... capacitor.
Claims (1)
一方のラインに挿入される電流リミツタ回路であ
つて、 入力端子INと出力端子OUTと調整端子ADJを
有するとともに、入力端子INと出力端子OUTと
の間に接続されたトランジスタTrと、入力端子
と調整端子との間に接続された定電流源ISとツエ
ナダイオードZDとの直列回路と、定電流源ISと
ツエナダイオードZDとの共通接続点の電位ｅ１
と出力端子OUTの電位ｅ２とを入力し前記トラ
ンジスタTrを制御する差動アンプOPとを有し、
前記入力端子が前記直流電源の一端側に接続され
た３端子レギユレータと、 この３端子レギユレータの出力端子OUTを前
記伝送器側に接続する第１の抵抗Ｒ１と、 前記３端子レギユレータの出力端子OUTと調
整端子ADJとの間に接続されたコンデンサＣ１
と、 前記３端子レギユレータの調整端子ADJに一
端が接続され他端が第１の抵抗Ｒ１を介して出力
端子OUTに接続された第２の抵抗Ｒ２と を備えた電流リミツタ回路。[Claim for Utility Model Registration] A current limiter circuit inserted into one of a pair of transmission lines connecting a DC power supply and a transmitter, which has an input terminal IN, an output terminal OUT, and an adjustment terminal ADJ, A series circuit of a transistor Tr connected between the input terminal IN and the output terminal OUT, a constant current source IS and a Zener diode ZD connected between the input terminal and the adjustment terminal, and a series circuit of the constant current source IS and the Zener diode ZD. Potential e1 of common connection point with diode ZD
and a differential amplifier OP that inputs the potential e2 of the output terminal OUT and controls the transistor Tr,
a 3-terminal regulator whose input terminal is connected to one end of the DC power supply; a first resistor R1 which connects the output terminal OUT of the 3-terminal regulator to the transmitter side; and an output terminal OUT of the 3-terminal regulator. Capacitor C1 connected between and adjustment terminal ADJ
and a second resistor R2 having one end connected to the adjustment terminal ADJ of the three-terminal regulator and the other end connected to the output terminal OUT via the first resistor R1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19103284U JPH0530182Y2 (en) | 1984-12-17 | 1984-12-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19103284U JPH0530182Y2 (en) | 1984-12-17 | 1984-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107018U JPS61107018U (en) | 1986-07-07 |
| JPH0530182Y2 true JPH0530182Y2 (en) | 1993-08-02 |
Family
ID=30748473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19103284U Expired - Lifetime JPH0530182Y2 (en) | 1984-12-17 | 1984-12-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0530182Y2 (en) |
-
1984
- 1984-12-17 JP JP19103284U patent/JPH0530182Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107018U (en) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970703556A (en) | Dual voltage voltage regulator with foldback current limiting | |
| EP0793343B1 (en) | Current limitation programmable circuit for smart power actuators | |
| US4207475A (en) | Efficient bipolar regulated power supply | |
| US5264804A (en) | Lowpass filter with improved D.C. offset performance | |
| JPH0530182Y2 (en) | ||
| US4227095A (en) | Deviation driver circuit | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| JPS62500412A (en) | Circuit device for controlling the current flowing through an electrical, e.g. electromagnetic load | |
| US4350959A (en) | Feedback signal amplifier | |
| US4531100A (en) | Amplifier suitable for low supply voltage operation | |
| US4405903A (en) | Variolosser for an automatic gain control circuit | |
| JP2902569B2 (en) | DC resistance control circuit | |
| JPH0332113Y2 (en) | ||
| JPH0210666Y2 (en) | ||
| JPS6318810A (en) | Gain adjusting circuit with high frequency temperature compensation | |
| SU1081634A1 (en) | D.c.voltage stabilizer | |
| JPS5937900Y2 (en) | Temperature compensation circuit of broken line approximation circuit | |
| SU1166273A1 (en) | Amplifier with controlled gain factor | |
| JPH0537288Y2 (en) | ||
| JPH0537530Y2 (en) | ||
| JPS6324651Y2 (en) | ||
| JPS6342620Y2 (en) | ||
| JPH02243932A (en) | Light receiving circuit | |
| WO1998038773A3 (en) | Line driver with adaptive output impedance | |
| JPH0342825B2 (en) |