JPH05299335A - Baking equipment and baking method - Google Patents

Baking equipment and baking method

Info

Publication number
JPH05299335A
JPH05299335A JP10135092A JP10135092A JPH05299335A JP H05299335 A JPH05299335 A JP H05299335A JP 10135092 A JP10135092 A JP 10135092A JP 10135092 A JP10135092 A JP 10135092A JP H05299335 A JPH05299335 A JP H05299335A
Authority
JP
Japan
Prior art keywords
vacuum chamber
wafer
baking
resist
control system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10135092A
Other languages
Japanese (ja)
Inventor
Mitsuaki Fujihira
充明 藤平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP10135092A priority Critical patent/JPH05299335A/en
Publication of JPH05299335A publication Critical patent/JPH05299335A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To obtain a baking equipment and a baking method wherein generation of holes in a resist film is prevented which holes are to be formed by air bubbles generated at the time of baking. CONSTITUTION:After the surface of resist on a wafer which resist is hardened at the time of baking is etched a little by using oxygen plasma generated between electrodes 24 and 25, baking is again performed by applying a current to a heater 28. By repeating the above process, solvent in the resist can be completely evaporated, when the solvent is left in the resist and the surface is hardened. As the result, air bubbles are not generated when heat is applied in the later process, so that the manufacturing yield can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造に用
いるフォトレジスト(以下レジスト)のベーキング装置
及びベーキング方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a baking apparatus and a baking method for photoresist (hereinafter referred to as resist) used for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】図3は、従来の半導体装置の製造に用い
るフォトレジスト(以下レジスト)のベーキング装置の
概念図である。図3(a)は、オーブンタイプのベーキ
ング装置の側面図である。この装置は、断熱チャンバ1
内に、ウェハ2を保持するウェハカセット3と、断熱チ
ャンバ1内の気体を攪拌するファン4とが設けられてお
り、断熱チャンバ1の側面に接続したパイプ5を介して
断熱チャンバ1内の気体を循環させる循環ファン6とを
有する。そしてこの装置は、この循環ファン6により、
断熱チャンバ1内に100〜150℃の熱風を循環させ
てウェハ2をベークするものである。
2. Description of the Related Art FIG. 3 is a conceptual view of a conventional photoresist (hereinafter referred to as resist) baking apparatus used for manufacturing a semiconductor device. FIG. 3A is a side view of an oven-type baking device. This device is a heat insulation chamber 1
A wafer cassette 3 for holding the wafer 2 and a fan 4 for stirring the gas in the heat insulating chamber 1 are provided therein, and the gas in the heat insulating chamber 1 is connected via a pipe 5 connected to the side surface of the heat insulating chamber 1. And a circulation fan 6 for circulating. And, this device, by this circulation fan 6,
The wafer 2 is baked by circulating hot air of 100 to 150 ° C. in the heat insulating chamber 1.

【0003】図3(b)は、いわゆるホットプレート型
のベーキング装置の側面図であり、これは、一般的には
ホットプレート7と、このホットプレート7を加熱する
発熱ヒータ等による発熱手段(図示せず)とを有し、場
合によっては窒素等を周囲に満たすためのカバーが含ま
れる場合もある。これは、ウェハ2表面にレジストを塗
布した後、100〜150℃程度に加熱したホットプレ
ート7にウェハ2を乗せて一定時間ウェハ2上のレジス
トをベークするものである。
FIG. 3B is a side view of a so-called hot plate type baking apparatus. This is generally a hot plate 7 and a heating means such as a heating heater for heating the hot plate 7 (see FIG. (Not shown), and in some cases, a cover for filling the surroundings with nitrogen or the like may be included. In this method, after applying a resist on the surface of the wafer 2, the wafer 2 is placed on a hot plate 7 heated to about 100 to 150 ° C. and the resist on the wafer 2 is baked for a certain period of time.

【0004】[0004]

【発明が解決しようとする課題】従来のこの種の装置、
特に図3(a)のようなオーブンタイプのべーキング装
置ではレジストが表面側から乾燥してしまい、ウェハ2
とレジストの界面付近のレジストは内部の溶剤が十分に
放出されずにベークが終了してしまう場合が多かった。
A conventional device of this kind,
Particularly, in the oven type baking apparatus as shown in FIG. 3A, the resist is dried from the surface side, and the wafer 2
In many cases, the resist in the vicinity of the interface between the resist and the resist was not completely released, and the baking was completed.

【0005】このため、次の工程で熱が加えられると、
レジスト表面が乾燥して硬化しているため、溶剤が気化
して発生するガスが密閉され、気泡となってしまい、こ
の気泡が破裂してレジスト膜に穴が開いてしまう等のト
ラブルが発生していた。
Therefore, when heat is applied in the next step,
Since the surface of the resist is dried and hardened, the gas generated by the evaporation of the solvent is sealed and it becomes bubbles, and the bubbles burst and troubles such as opening holes in the resist film occur. Was there.

【0006】この点、図3(b)のタイプのホットプレ
ート方式では熱がウェハ2側から伝わるため、上記のト
ラブルは多少改善されるものの対策としては充分ではな
く、表面乾燥による気泡の発生を完全に防ぐことはでき
なかった。
On the other hand, in the hot plate method of the type shown in FIG. 3B, heat is transferred from the wafer 2 side, so the above troubles can be ameliorated to some extent, but this is not sufficient as a countermeasure, and the occurrence of air bubbles due to surface drying occurs. It couldn't be prevented completely.

【0007】そこで、本発明は上記問題点を解決するベ
ーキング装置及びベーキング方法を提供することを目的
とする。
Therefore, an object of the present invention is to provide a baking apparatus and a baking method which solve the above problems.

【0008】[0008]

【課題を解決するための手段】本発明は、フォトレジス
トが塗布された処理すべきウェハが内部にセットされる
真空チャンバと、真空チャンバ内への酸素及び窒素の供
給量を制御する供給量制御系と、真空チャンバ内を排気
する真空ポンプと、真空チャンバ内に設けられたウェハ
の加熱及び冷却を制御する温度制御系と、真空チャンバ
内に設けられた一対の電極間への高周波電力の印加によ
る酸素プラズマの生成を制御する電力制御手段と、真空
チャンバ内を不活性ガス雰囲気としてウェハを加熱する
よう供給量制御系及び温度制御系を制御し、次いで真空
チャンバ内を酸素含有雰囲気としてウェハを冷却するよ
う供給量制御系、温度制御系及び真空ポンプを制御し、
次いで酸素プラズマが生成されるよう電力制御手段を制
御するシーケンスを所定回数だけ繰り返させる中央処理
装置とを備えることを特徴とする。
The present invention is directed to a vacuum chamber in which a wafer to be processed coated with a photoresist is set, and a supply amount control for controlling the supply amounts of oxygen and nitrogen into the vacuum chamber. System, a vacuum pump for exhausting the inside of the vacuum chamber, a temperature control system for controlling heating and cooling of the wafer provided in the vacuum chamber, and application of high-frequency power between a pair of electrodes provided in the vacuum chamber And an electric power control means for controlling the generation of oxygen plasma by the oxygen chamber, and a supply amount control system and a temperature control system for heating the wafer in an inert gas atmosphere in the vacuum chamber. Control the supply control system, temperature control system and vacuum pump to cool
Next, a central processing unit that repeats a sequence for controlling the power control unit so as to generate oxygen plasma a predetermined number of times is provided.

【0009】また、本発明は、フォトレジストが塗布さ
れた処理すべきウェハが内部にセットされる真空チャン
バ内を不活性ガス雰囲気とする第1工程と、真空チャン
バ内にセットされたウェハを加熱してベークする第2工
程と、ウェハを冷却して真空チャンバ内を酸素含有雰囲
気とする第3工程と、真空チャンバ内に設けられた一対
の電極間に高周波電力を印加し、酸素プラズマを発生さ
せてウェハ上のフォトレジスト表面をエッチングする第
4工程と、高周波電力を遮断する第5工程とを有し、第
1の工程から第5の工程までのシーケンスを所定回数だ
け繰り返すことを特徴とする。
Further, according to the present invention, the first step is to make the inside of the vacuum chamber in which the wafer to be processed coated with the photoresist is set to be an inert gas atmosphere, and to heat the wafer set in the vacuum chamber. Then, the second step of baking the wafer and the third step of cooling the wafer to make the atmosphere in the vacuum chamber an oxygen-containing atmosphere, and applying high-frequency power between a pair of electrodes provided in the vacuum chamber to generate oxygen plasma. And a fourth step of etching the photoresist surface on the wafer and a fifth step of cutting off high frequency power, and repeating the sequence from the first step to the fifth step a predetermined number of times. To do.

【0010】[0010]

【作用】上記の構成によれば、ベーキングの際にレジス
ト内部に溶剤が残り、その残った溶剤が気化して気泡と
なった状態で表面が硬化してしまった場合でも、硬化し
た表面のレジストをエッチングした後に再ベークしこれ
を繰り返すので、これによりレジスト内の溶剤を完全に
揮発させることができる。
According to the above construction, even if the solvent remains inside the resist during baking and the remaining solvent is vaporized to form bubbles, the surface of the cured resist is hardened. Is etched and then rebaked, and this is repeated, whereby the solvent in the resist can be completely evaporated.

【0011】[0011]

【実施例】以下、添付図面を参照して本発明に係る実施
例を説明する。なお、図面の説明において同一要素には
同一符号を付し、重複する説明を省略する。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

【0012】図1に基づいて本発明に係る実施例を説明
する。図1は、本実施例に係る半導体装置の製造に用い
るフォトレジスト(以下レジスト)のベーキング装置の
概念図である。本実施例の装置は、レジストが塗布され
たウェハ11が内部にセットされる真空チャンバ12
と、真空チャンバ12内への酸素及び窒素の供給量を制
御する供給量制御系と、真空チャンバ12内の排気を行
う真空ポンプ13と、ウェハ11の加熱および冷却を行
う温度制御系と、酸素プラズマの生成を制御する電力制
御系と、これらの制御系および真空ポンプ13を制御す
る中央処理装置14とを備えている。
An embodiment according to the present invention will be described with reference to FIG. FIG. 1 is a conceptual diagram of a photoresist (hereinafter referred to as resist) baking apparatus used for manufacturing the semiconductor device according to the present embodiment. The apparatus according to the present embodiment has a vacuum chamber 12 in which a wafer 11 coated with a resist is set.
A supply amount control system for controlling the supply amounts of oxygen and nitrogen into the vacuum chamber 12, a vacuum pump 13 for exhausting the vacuum chamber 12, a temperature control system for heating and cooling the wafer 11, and oxygen. A power control system for controlling plasma generation and a central processing unit 14 for controlling these control systems and the vacuum pump 13 are provided.

【0013】この中央処理装置14は、真空チャンバ1
2内を不活性ガス雰囲気としてウェハ11を加熱するよ
う供給量制御系及び温度制御系を制御し、次いで真空チ
ャンバ12内を酸素含有雰囲気としてウェハ11を冷却
するよう供給量制御系、温度制御系及び真空ポンプ13
を制御し、次いで酸素プラズマが生成される電力制御手
段を制御する3段階のシーケンスを、レジストのベーク
が終了するまでの所定回数だけ繰り返させる。
The central processing unit 14 includes a vacuum chamber 1
The supply amount control system and the temperature control system are controlled so as to heat the wafer 11 with the inert gas atmosphere in 2 and then the supply amount control system and the temperature control system are used so as to cool the wafer 11 with the oxygen chamber in the vacuum chamber 12 And vacuum pump 13
Is controlled, and then the three-step sequence for controlling the power control means for generating oxygen plasma is repeated a predetermined number of times until the resist baking is completed.

【0014】供給量制御系は、窒素供給手段と、酸素供
給手段とからなる。窒素供給手段は、窒素ボンベ15
と、窒素ボンベ15と真空チャンバ12とを接続するパ
イプ16と、真空チャンバ12内への窒素の供給量を調
整する調整バルブ17とを有する。一方、酸素供給手段
は、酸素ボンベ18と、酸素ボンベ18と真空チャンバ
12とを接続するパイプ19と、真空チャンバ12内へ
の酸素の供給量を調整する調整バルブ20とを有する。
また、調整バルブ17、20の開度および開閉動作は、
中央処理装置14によりコントロールされるガス切換コ
ントローラ21によって制御される。
The supply amount control system comprises a nitrogen supply means and an oxygen supply means. The nitrogen supply means is a nitrogen cylinder 15
A pipe 16 connecting the nitrogen cylinder 15 and the vacuum chamber 12; and an adjusting valve 17 for adjusting the amount of nitrogen supplied into the vacuum chamber 12. On the other hand, the oxygen supply unit includes an oxygen cylinder 18, a pipe 19 that connects the oxygen cylinder 18 and the vacuum chamber 12, and an adjustment valve 20 that adjusts the amount of oxygen supplied into the vacuum chamber 12.
Further, the opening degree and the opening / closing operation of the adjusting valves 17 and 20 are
It is controlled by the gas switching controller 21 controlled by the central processing unit 14.

【0015】真空ポンプ13は、パイプ22により真空
チャンバ12と接続されている。このパイプ22には、
真空チャンバ12内の排気量の調整をおこなう調整バル
ブ23が設けられている。また、調整バルブ23の開閉
動作は、中央処理装置14によりコントロールされるガ
ス切換コントローラ21によってコントロールされてい
る。
The vacuum pump 13 is connected to the vacuum chamber 12 by a pipe 22. In this pipe 22,
An adjustment valve 23 that adjusts the exhaust amount in the vacuum chamber 12 is provided. Further, the opening / closing operation of the adjusting valve 23 is controlled by the gas switching controller 21 controlled by the central processing unit 14.

【0016】真空チャンバ12の天井部には上側電極2
4が設けられ、床部には下側電極25が設けられる。電
力制御系は、上側電極24と下側電極25の間に高周波
電力を印加する高周波電源26と、この高周波電力の印
加を中央処理装置14からの指令によりオン、オフする
スイッチ27とを有する。
An upper electrode 2 is provided on the ceiling of the vacuum chamber 12.
4 is provided, and the lower electrode 25 is provided on the floor. The power control system has a high-frequency power source 26 that applies high-frequency power between the upper electrode 24 and the lower electrode 25, and a switch 27 that turns on / off the application of this high-frequency power according to a command from the central processing unit 14.

【0017】温度制御系は、下側電極25を加熱する加
熱手段と、下側電極25を冷却する冷却手段とを有す
る。加熱手段は加熱用ヒータ28と、この加熱用ヒータ
28の温度をコントロールする加熱コントローラ29と
を含むものであり、一方、冷却手段は、冷却用パイプ3
0と、この冷却用パイプ30に接続されたコンプレッサ
31と、コンプレッサ31をコントロールする冷却用コ
ンローラ32とを含むものである。なお、加熱コントロ
ーラ29及び冷却用コントローラ32は、中央処理装置
14の指令によりコントロールされる。
The temperature control system has heating means for heating the lower electrode 25 and cooling means for cooling the lower electrode 25. The heating means includes a heating heater 28 and a heating controller 29 that controls the temperature of the heating heater 28, while the cooling means includes the cooling pipe 3.
0, a compressor 31 connected to the cooling pipe 30, and a cooling controller 32 for controlling the compressor 31. The heating controller 29 and the cooling controller 32 are controlled by a command from the central processing unit 14.

【0018】このような構成としたので、ベーキングと
レジスト表面のスライトエッチングを交互に繰り返すこ
とができる。以下、これを図2のフローチャートを参照
して説明する。
With such a structure, baking and slight etching of the resist surface can be alternately repeated. Hereinafter, this will be described with reference to the flowchart of FIG.

【0019】図2は、本発明による製造方法の各工程を
説明するためのフローチャートである。まず、レジスト
の塗布された処理すべきウェハ11をウェハホルダを兼
ねる下側電極25にセットする。この状態で、真空チャ
ンバ12内に窒素ボンベ15からパイプ16を介して窒
素ガスを導入し、真空チャンバ12内を窒素ガス雰囲気
とする(ステップ201)。
FIG. 2 is a flow chart for explaining each step of the manufacturing method according to the present invention. First, the resist-coated wafer 11 to be processed is set on the lower electrode 25 which also serves as a wafer holder. In this state, nitrogen gas is introduced into the vacuum chamber 12 from the nitrogen cylinder 15 through the pipe 16 to create a nitrogen gas atmosphere in the vacuum chamber 12 (step 201).

【0020】次に、真空チャンバ12内に設けられた下
側電極25を加熱用ヒータ28により加熱(100〜1
50℃程度である)して、真空チャンバ12内に設けら
れたウェハ11のベークを開始する(ステップ20
2)。この状態でしばらく放置するとウェハ11とレジ
ストの界面及びレジストの表面から乾燥が進む。
Next, the lower electrode 25 provided in the vacuum chamber 12 is heated by a heater 28 (100 to 1).
Then, the baking of the wafer 11 provided in the vacuum chamber 12 is started (step 20).
2). If left in this state for a while, drying proceeds from the interface between the wafer 11 and the resist and the surface of the resist.

【0021】しかし、熱がウェハ11を介して下側電極
25から伝わるためウェハ11側の方が表面より温度が
高くなるので、レジスト中の溶剤の蒸気圧が高くなり乾
燥が進むが、レジストの表面側は低温ではあるものの、
ガスが逃げ易いためウェハ11側と同時に乾燥が進む。
従って、このままベークを続けてもレジストの表面側が
乾燥して硬化してしまうため、溶剤が気化したことによ
るガスの逃げ場がなくなり、レジスト中に気泡が発生し
てしまったり、乾燥が不十分で終わる場合が多い。
However, since the heat is transferred from the lower electrode 25 through the wafer 11, the temperature on the wafer 11 side becomes higher than that on the surface, so that the vapor pressure of the solvent in the resist increases and the drying progresses, but the resist Although the surface side is cold,
Since the gas easily escapes, the drying progresses simultaneously with the wafer 11 side.
Therefore, even if the baking is continued as it is, the surface side of the resist is dried and hardened, so that there is no escape of gas due to the evaporation of the solvent, and bubbles are generated in the resist, or the drying ends insufficiently. In many cases.

【0022】そこで、下側電極25の加熱を中断し(ス
テップ203)、その後、下側電極25を冷却パイプ3
0により冷却する(ステップ204)。これにより、ウ
ェハの加熱によるベークが一時的に中断される。
Therefore, heating of the lower electrode 25 is interrupted (step 203), and then the lower electrode 25 is cooled by the cooling pipe 3.
It is cooled by 0 (step 204). As a result, the baking due to the heating of the wafer is temporarily stopped.

【0023】次に、真空チャンバ12内の窒素をこれに
接続された真空ポンプ13により3Pa程度の気圧にな
るまで排気し(ステップ205)、酸素ボンベ18から
パイプ19を介して真空チャンバ12内に微量の酸素ガ
ス(50SCCM程度)を導入する(ステップ20
6)。
Next, the nitrogen in the vacuum chamber 12 is evacuated to a pressure of about 3 Pa by the vacuum pump 13 connected thereto (step 205), and the oxygen cylinder 18 is introduced into the vacuum chamber 12 through the pipe 19. A small amount of oxygen gas (about 50 SCCM) is introduced (step 20).
6).

【0024】しかる後、真空チャンバ12内に設けられ
た上側電極24と下側電極25の間に高周波電源26か
ら高周波電力(例えば13.56MHz、50W)を印
加し(ステップ207)、酸素プラズマを発生させ、先
のベークで硬化したレジスト表面を僅かにエッチングす
る(ステップ208)。なお、レジストのエッチングレ
ートは高周波電力パワー、酸素ガス供給量、真空度等で
コントロールできる。表面のみをわずかにエッチング
し、先のベークによる表面の硬化層を除去した状態で、
上側電極24及び下側電極25に印加された高周波電力
を切断する(ステップ209)。そして、酸素を排除
し、再び窒素ガス雰囲気とした後、ステップ202以降
の一連の動作を繰り返し(ステップ210)、ベークが
終了するまで行う(ステップ211)。
Thereafter, high frequency power (eg, 13.56 MHz, 50 W) is applied from the high frequency power source 26 between the upper electrode 24 and the lower electrode 25 provided in the vacuum chamber 12 (step 207) to generate oxygen plasma. The resist surface generated and hardened by the previous baking is slightly etched (step 208). The resist etching rate can be controlled by the high frequency power, the oxygen gas supply amount, the degree of vacuum, and the like. With the surface only slightly etched and the hardened layer on the surface from the previous baking removed,
The high frequency power applied to the upper electrode 24 and the lower electrode 25 is cut off (step 209). Then, after eliminating oxygen and returning to a nitrogen gas atmosphere again, a series of operations from step 202 onward is repeated (step 210) until the baking is completed (step 211).

【0025】このようにすると、レジスト内部に溶剤が
残り、溶剤が気化して気泡となった状態で表面が硬化し
てしまった場合でも、硬化した表面のレジストをエッチ
ングした後再ベークするので、これを繰り返すことによ
りレジスト内の溶剤を完全に揮発させることができる。
このため、後の工程で熱が加わっても気泡が発生せず半
導体装置の製造歩留まりが向上する効果がある。
By doing so, even if the solvent remains inside the resist and the surface is hardened in the state where the solvent is vaporized to form bubbles, the resist on the hardened surface is etched and then rebaked. By repeating this, the solvent in the resist can be completely volatilized.
Therefore, bubbles are not generated even if heat is applied in the subsequent step, and there is an effect that the manufacturing yield of semiconductor devices is improved.

【0026】なお、エッチングによりわずかにレジスト
膜厚が減少するが、あらかじめその分膜厚をふやしてお
けば何ら問題はない。
Although the resist film thickness is slightly reduced by etching, there is no problem if the film thickness is increased in advance.

【0027】[0027]

【発明の効果】以上詳細に説明したように、本発明によ
れば、ベーキングの際に硬化したレジストの表面を酸素
プラズマで僅かにエッチングした後に再ベークしこれを
繰り返すので、レジスト内部に溶剤が残ったままの状態
で表面が硬化してしまった場合でも、これによりレジス
ト内の溶剤を完全に揮発させることができる。
As described in detail above, according to the present invention, the surface of the resist hardened during baking is slightly etched by oxygen plasma and then rebaked, which is repeated. Even if the surface is hardened while remaining, the solvent in the resist can be completely volatilized.

【0028】この結果、後の工程で熱が加わっても気泡
等が発生せず半導体装置の製造歩留まりを向上させるこ
とができる。
As a result, even if heat is applied in a later step, bubbles or the like are not generated and the manufacturing yield of semiconductor devices can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例に係る半導体装置の製造に用いるフォ
トレジスト(以下レジスト)のベーキング装置の概念図
である。
FIG. 1 is a conceptual diagram of a photoresist (hereinafter resist) baking apparatus used for manufacturing a semiconductor device according to an embodiment.

【図2】本発明による製造方法の各工程を説明するため
のフローチャートである。
FIG. 2 is a flow chart for explaining each step of the manufacturing method according to the present invention.

【図3】従来の半導体装置の製造に用いるレジストのベ
ーキング装置の概念図である。
FIG. 3 is a conceptual diagram of a conventional resist baking apparatus used for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11…ウェハ、12…真空チャンバ、14…中央処理装
置、21…ガス切換コントローラ、24…上側電極、2
5…下側電極、26…高周波電源、28…発熱ヒータ、
29…加熱コントローラ、30…冷却パイプ、32…冷
却コントローラ。
11 ... Wafer, 12 ... Vacuum chamber, 14 ... Central processing unit, 21 ... Gas switching controller, 24 ... Upper electrode, 2
5 ... Lower electrode, 26 ... High frequency power source, 28 ... Heater,
29 ... Heating controller, 30 ... Cooling pipe, 32 ... Cooling controller.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 フォトレジストが塗布された処理すべき
ウェハが内部にセットされる真空チャンバと、 前記真空チャンバ内への酸素及び窒素の供給量を制御す
る供給量制御系と、 前記真空チャンバ内を排気する真空ポンプと、 前記真空チャンバ内に設けられた前記ウェハの加熱及び
冷却を制御する温度制御系と、 前記真空チャンバ内に設けられた一対の電極間への高周
波電力の印加による酸素プラズマの生成を制御する電力
制御手段と、 前記真空チャンバ内を不活性ガス雰囲気として前記ウェ
ハを加熱するよう前記供給量制御系及び温度制御系を制
御し、次いで前記真空チャンバ内を酸素含有雰囲気とし
て前記ウェハを冷却するよう前記供給量制御系、温度制
御系及び真空ポンプを制御し、次いで前記酸素プラズマ
が生成されるよう前記電力制御手段を制御するシーケン
スを所定回数だけ繰り返させる中央処理装置とを備える
ことを特徴とするフォトレジストのベーキング装置。
1. A vacuum chamber in which a wafer to be processed coated with a photoresist is set, a supply amount control system for controlling the supply amounts of oxygen and nitrogen into the vacuum chamber, and the inside of the vacuum chamber. And a temperature control system for controlling heating and cooling of the wafer, which is provided in the vacuum chamber, and oxygen plasma by applying high-frequency power between a pair of electrodes provided in the vacuum chamber. And a power control means for controlling the generation of the vacuum chamber, and controlling the supply amount control system and the temperature control system to heat the wafer with an inert gas atmosphere in the vacuum chamber, and then with an oxygen-containing atmosphere in the vacuum chamber. The supply control system, the temperature control system, and the vacuum pump are controlled to cool the wafer, and then the electric power is generated to generate the oxygen plasma. Baking apparatus of the photoresist, characterized in that it comprises a central processing unit to repeat the sequence for controlling the control means a predetermined number of times.
【請求項2】 フォトレジストが塗布された処理すべき
ウェハが内部にセットされる真空チャンバ内を不活性ガ
ス雰囲気とする第1工程と、 前記真空チャンバ内にセットされたウェハを加熱してベ
ークする第2工程と、 前記ウェハを冷却して前記真空チャンバ内を酸素含有雰
囲気とする第3工程と、 前記真空チャンバ内に設けら
れた一対の電極間に高周波電力を印加し、酸素プラズマ
を発生させてウェハ上のフォトレジスト表面をエッチン
グする第4工程と、 前記高周波電力を遮断する第5工
程とを有し、 前記第1の工程から第5の工程までのシーケンスを所定
回数だけ繰り返すことを特徴とするフォトレジストのベ
ーキング方法。
2. A first step of setting an inert gas atmosphere in a vacuum chamber in which a wafer to be processed coated with photoresist is set, and heating and baking the wafer set in the vacuum chamber. And a third step of cooling the wafer to create an oxygen-containing atmosphere in the vacuum chamber, and applying high-frequency power between a pair of electrodes provided in the vacuum chamber to generate oxygen plasma. And a fourth step of etching the photoresist surface on the wafer, and a fifth step of cutting off the high frequency power, and repeating the sequence from the first step to the fifth step a predetermined number of times. A characteristic photoresist baking method.
JP10135092A 1992-04-21 1992-04-21 Baking equipment and baking method Pending JPH05299335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10135092A JPH05299335A (en) 1992-04-21 1992-04-21 Baking equipment and baking method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10135092A JPH05299335A (en) 1992-04-21 1992-04-21 Baking equipment and baking method

Publications (1)

Publication Number Publication Date
JPH05299335A true JPH05299335A (en) 1993-11-12

Family

ID=14298393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10135092A Pending JPH05299335A (en) 1992-04-21 1992-04-21 Baking equipment and baking method

Country Status (1)

Country Link
JP (1) JPH05299335A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169824A (en) * 1993-12-13 1995-07-04 Anelva Corp Substrate heating and cooling mechanism
WO1998045875A1 (en) * 1997-04-07 1998-10-15 Komatsu Ltd. Temperature control device
JP2013093391A (en) * 2011-10-25 2013-05-16 Tokyo Electron Ltd Heating apparatus, heating method and recording medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169824A (en) * 1993-12-13 1995-07-04 Anelva Corp Substrate heating and cooling mechanism
WO1998045875A1 (en) * 1997-04-07 1998-10-15 Komatsu Ltd. Temperature control device
JP2013093391A (en) * 2011-10-25 2013-05-16 Tokyo Electron Ltd Heating apparatus, heating method and recording medium

Similar Documents

Publication Publication Date Title
JP5555743B2 (en) Processing system and method for chemically processing a substrate
JP4745958B2 (en) Processing system and method for heat treating a substrate
JP4795935B2 (en) Processing system and method for processing substrates
JP4607865B2 (en) Method and system for substrate temperature control
JPH09157846A (en) Temperature controller
JP2006261541A (en) Substrate mounting board, substrate processor and method for processing substrate
JP2008502134A (en) Method of operating a process processing system for processing a substrate
JP3204836B2 (en) Plasma processing method and plasma processing apparatus
JP3600271B2 (en) Processing equipment
JP6877581B2 (en) Plasma processing equipment and sample processing method using it
US6191045B1 (en) Method of treating surface of sample
JPH05299335A (en) Baking equipment and baking method
JPH10135182A (en) Method and device for removing resist
JP3113786B2 (en) Plasma processing apparatus and control method therefor
KR20210032904A (en) Method of etching silicon oxide film and plasma processing apparatus
JP2000232098A (en) Control method for sample temperature and vacuum process device
JP4035008B2 (en) Vacuum processing equipment
JPH1015378A (en) Method for controlling pressure of vacuum treatment chamber
US20220415619A1 (en) Plasma Processing Apparatus
JP7160291B2 (en) Etching method and etching apparatus
JP3205091B2 (en) Electrode cooling method
US10991591B2 (en) Reactive ion etching apparatus
JPH04192328A (en) Plasma processing equipment
JPH06267896A (en) Device and method for manufacturing semiconductor
JPS60239027A (en) Ashing method