JPH0529163B2 - - Google Patents
Info
- Publication number
- JPH0529163B2 JPH0529163B2 JP29204686A JP29204686A JPH0529163B2 JP H0529163 B2 JPH0529163 B2 JP H0529163B2 JP 29204686 A JP29204686 A JP 29204686A JP 29204686 A JP29204686 A JP 29204686A JP H0529163 B2 JPH0529163 B2 JP H0529163B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- capacitor
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、半導体集積回路において、内蔵容
量を利用したフイルタ回路等の時定数回路に用い
られる基準電流源回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a reference current source circuit used in a time constant circuit such as a filter circuit using built-in capacitance in a semiconductor integrated circuit.
(従来の技術)
一般に、半導体集積回路(以下ICと称する)
において、内蔵容量を利用して回路を形成する場
合、内蔵容量のばらつきを補償するため、回路動
作に必要な基準電流を調整する必要がある。第4
図に従来のIC内蔵容量を利用したローパスフイ
ルタ回路の基本構成を示す。(Prior art) Generally, a semiconductor integrated circuit (hereinafter referred to as IC)
When forming a circuit using built-in capacitance, it is necessary to adjust the reference current necessary for circuit operation in order to compensate for variations in built-in capacitance. Fourth
The figure shows the basic configuration of a conventional low-pass filter circuit that uses built-in capacitance in an IC.
第4図において、トランジスタQ1〜Q5は差動
増幅回路を構成する。この差動増幅回路はQ1、
Q2のベース電位差に応じた電流をIC内蔵コンデ
ンサC1に供給するものである。コンデンサC1の
充電電圧はバツフアトランジスタQ6を介して出
力されると共に、Q2のベースに帰還される。一
方、Q1のベースはバイアス電源電圧VBによつて
バイアスされており、そのベース電位はVBを基
準に入力電圧Vioに応じて変化する。尚、図中I0
は定電流源である。 In FIG. 4, transistors Q 1 to Q 5 constitute a differential amplifier circuit. This differential amplifier circuit has Q 1 ,
It supplies a current corresponding to the base potential difference of Q2 to the IC built-in capacitor C1 . The charging voltage of capacitor C1 is outputted via buffer transistor Q6 and is also fed back to the base of Q2 . On the other hand, the base of Q 1 is biased by the bias power supply voltage V B , and the base potential changes according to the input voltage V io with V B as a reference. In addition, I 0 in the figure
is a constant current source.
すなわち、このローパスフイルタ回路は、入力
電圧Vioと出力電力Vputとの差電圧に応じて内蔵
コンデンサC1の充電電流を変化させることによ
り、ローパスフイルタ特性を得ている。この回路
のカツトオフ周波数cは、トランジスタQ5のコレ
クタ電流をi1とし、差動増幅回路の出力ゲインを
gnとすると、
c=gn/2πC1 ……(1)
と表わされる。ここで、
gn=i1/2・VT(VT=KV/q) ……(2)
である。 That is, this low-pass filter circuit obtains low-pass filter characteristics by changing the charging current of the built-in capacitor C1 according to the voltage difference between the input voltage Vio and the output power Vput . The cutoff frequency c of this circuit is determined by setting the collector current of transistor Q 5 to i 1 and the output gain of the differential amplifier circuit.
When g n , it is expressed as c = g n /2πC 1 ...(1). Here, g n =i 1 /2·V T (V T =KV/q) ...(2).
ここで、(1)、(2)式から明らかなように、コンデ
ンサC1のばらつきはカツトオフ周波数cのばらつ
きにつながる。そこで、第4図の回路ではトラン
ジスタQ5のコレクタ電流i1を、Q5とカレントミラ
ー回路を構成するトランジスタQ7及びこのカレ
ントミラー回路の電流を調整する外付可変抵抗
VRを設け、該VRによつて外部から制御して、
カツトオフ周波数を調整できるようになされてい
る。 Here, as is clear from equations (1) and (2), variations in capacitor C1 lead to variations in cutoff frequency c . Therefore, in the circuit shown in Figure 4, the collector current i1 of transistor Q5 is controlled by transistor Q7 , which forms a current mirror circuit with Q5 , and an external variable resistor that adjusts the current of this current mirror circuit.
Provide a VR, control from the outside using the VR,
The cutoff frequency can be adjusted.
(発明が解決しようとする問題点)
しかしながら、上記のような従来の調整手段で
は、外付可変抵抗によつて調整を行なうため、こ
のようなICを用いてセツトを組立てる場合、調
整による時間のロス、外付部品の必要からコスト
アツプをまぬがれない。(Problem to be Solved by the Invention) However, in the conventional adjustment means as described above, adjustment is performed using an external variable resistor, so when assembling a set using such an IC, the time required for adjustment is Costs cannot be avoided due to losses and the need for external parts.
この発明は上記問題を解決するためになされた
もので、IC内蔵容量を用いて時定数回路を構成
しても、その容量のばらつきに対応して時定数回
路を駆動する基準電流を無調整で設定し、所望の
時定数特性が得られる基準電流源回路を提供する
ことを目的とする。 This invention was made to solve the above problem, and even if a time constant circuit is constructed using the built-in capacitance of an IC, the reference current that drives the time constant circuit cannot be adjusted in response to variations in the capacitance. It is an object of the present invention to provide a reference current source circuit that can be set and obtain desired time constant characteristics.
[発明の構成]
(問題点を解決するための手段)
この発明に係る基準電流源回路は、所定振幅の
クロツク信号を入力し該クロツク信号の最大値及
び最小値に応じて交互にオン状態となる第1及び
第2のトランジスタと、この第1及び第2のトラ
ンジスタのオン・オフによつて充放電される第1
のコンデンサと、前記第1及び第2のトランジス
タの少なくとも一方に流れる電流を平均化する第
2のコンデンサと、この第2のコンデンサによつ
て平均化された電流によつて駆動される第3のト
ランジスタとを具備し、この第3のトランジスタ
に流れる電流を取出して基準電流とするものであ
る。[Structure of the Invention] (Means for Solving the Problems) The reference current source circuit according to the present invention inputs a clock signal of a predetermined amplitude and alternately turns on and off according to the maximum and minimum values of the clock signal. and a first transistor that is charged and discharged by turning on and off the first and second transistors.
a second capacitor that averages the current flowing through at least one of the first and second transistors, and a third transistor that is driven by the current averaged by the second capacitor. The current flowing through the third transistor is taken out and used as a reference current.
(作用)
上記構成による基準電流源回路は、第1及び第
2のトランジスタによりB級出力回路を構成し、
このB級出力回路を介して入力クロツク信号に応
じて第1のコンデンサを充放電する。そして、こ
の充放電電流を第2のコンデンサによつて平均化
し、その平均出力に応じて第3のトランジスタを
駆動し、該トランジスタに流れる電流を取出して
基準電流とする。このため、第1のコンデンサを
IC内蔵容量とすれば、内蔵容量に比例する基準
電流が得られる。(Function) The reference current source circuit with the above configuration constitutes a class B output circuit by the first and second transistors,
The first capacitor is charged and discharged via this class B output circuit in accordance with the input clock signal. Then, this charging/discharging current is averaged by a second capacitor, a third transistor is driven according to the average output, and the current flowing through the transistor is taken out and used as a reference current. For this reason, the first capacitor
If the IC has a built-in capacitance, a reference current proportional to the built-in capacitance can be obtained.
(実施例)
以下、第1図及び第2図を参照してこの発明の
一実施例を説明する。(Embodiment) An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
第1図は第4図に示したローパスフイルタ回路
にこの発明を適用した場合の構成を示すものであ
る。第1図において、第4図と同一部分には同一
符号を付して示す。 FIG. 1 shows a configuration in which the present invention is applied to the low-pass filter circuit shown in FIG. 4. In FIG. 1, the same parts as in FIG. 4 are designated by the same reference numerals.
第1図において、ECKは外部クロツク発生源で
あり、ここで発生されたクロツクVCKはIC内部の
トランジスタQ11のベースに入力される。このト
ランジスタQ11は差動対をなすトランジスタQ12、
定電流源I1、ダイオードD1及びトランジスタQ13
よりなるカレントミラー回路と共に差動増幅回路
を構成しており、トランジスタQ12のコレクタ出
力はトランジスタQ14,Q15のベースに供給され
る。トランジスタQ14,Q15は、トランジスタ
Q16,Q17及び定電流源I2と共にB級出力バツフア
回路を構成しており、その出力端aは抵抗R1及
び内蔵コンデンサC2よりなる時定数回路に接続
されると共に、トランジスタQ12のベースに接続
される。また、トランジスタQ17は前記トランジ
スタQ5とカレントミラー回路を構成しており、
その共通ベースは外付コンデンサC3に接続され
ている。C3はQ17の出力電流i3を平均化するため
のものである。 In FIG. 1, ECK is an external clock generation source, and the clock VCK generated here is input to the base of transistor Q11 inside the IC. This transistor Q 11 forms a differential pair of transistors Q 12 ,
Constant current source I 1 , diode D 1 and transistor Q 13
The collector output of transistor Q12 is supplied to the bases of transistors Q14 and Q15 . Transistors Q 14 and Q 15 are transistors
Q 16 , Q 17 and constant current source I 2 constitute a class B output buffer circuit, the output terminal a of which is connected to a time constant circuit consisting of resistor R 1 and built-in capacitor C 2 , and transistor Q 12 connected to the base of Further, the transistor Q17 constitutes a current mirror circuit with the transistor Q5 ,
Its common base is connected to an external capacitor C3 . C3 is for averaging the output current i3 of Q17 .
上記構成において、以下第2図を参照してその
動作について説明する。 The operation of the above configuration will be described below with reference to FIG.
まず、上記トランジスタQ11〜Q17よりなる差
動増幅回路及び出力バツフア回路が共にゲイン1
であるものとすると、図中a点には入力クロツク
電圧VCKと同等の電圧が発生し、トランジスタ
Q15,Q16はクロツクの半サイクル毎に交互にオ
ンとなり、コンデンサC2の充放電電流が流れる。
この充放電電流は抵抗R1によつて制限される。
したがつて、入力クロツクの最小値をV1、最大
値をV2とし、Q16の出力電流i3の最大値をi3naxと
すると、
i3nax=V2−V1/R2 ……(3)
となる。このときクロツク電圧VCKと電流i3の関
係をそれぞれ第2図a,bに示す。 First, both the differential amplifier circuit and the output buffer circuit made up of the transistors Q 11 to Q 17 have a gain of 1.
Assuming that, a voltage equivalent to the input clock voltage VCK is generated at point a in the figure, and the transistor
Q 15 and Q 16 are turned on alternately every half cycle of the clock, and the charging/discharging current of capacitor C 2 flows.
This charging/discharging current is limited by resistor R1 .
Therefore, if the minimum value of the input clock is V 1 and the maximum value is V 2 , and the maximum value of the output current i 3 of Q 16 is i 3nax , then i 3nax = V 2 − V 1 /R 2 ...( 3) becomes. At this time, the relationship between the clock voltage VCK and the current i3 is shown in FIGS. 2a and 2b, respectively.
ここで、コンデンサC2が充放電する電荷量Q
は、
Q=(V1−V2)・C2 ……(4)
となる。したがつて、クロツクの1サイクルTCK
でトランジスタオQ16に流れる電流i3の平均値3
は、3
=Q/TCK=(V1−V2)・C2/TCK
=(V1−V2)・C2・CK ……(5)
となる。(5)式から明らかなように、3はクロツク
の周波数CKとコンデンサ容量値C2に比例する。
この3は前記トランジスタQ5のコレクタ電流i1と
なるから、3を基準電流として使用すると、ロー
パスフイルタ回路のカツトオフ周波数cは、c
=gn/2π・C1
=(V1−V2)・C2・CK/2π・C1・VT……(6)
となる。 Here, the amount of charge Q that the capacitor C2 charges and discharges
Q = (V 1 − V 2 )・C 2 ...(4). Therefore, one cycle of the clock T CK
The average value of the current i 3 flowing through the transistor Q 16 at
3 =Q/ TCK =( V1 - V2 )・C2 / TCK =( V1 - V2 )・C2・CK ...(5). As is clear from equation (5), 3 is proportional to the clock frequency CK and the capacitor capacitance value C2 .
This 3 becomes the collector current i 1 of the transistor Q 5 , so if 3 is used as the reference current, the cutoff frequency c of the low-pass filter circuit is c = g n /2π・C 1 = (V 1 − V 2 )・C 2・CK /2π・C 1・V T ...(6)
したがつて、(6)式からも明らかなように、クロ
ツク周波数c及び(V1−V2)を一定にすれば、
IC内部の容量比C2/C1を正確に設定することが
できるので、無調整でローパスフイルタ回路の時
定数を決定することができる。 Therefore, as is clear from equation (6), if the clock frequency c and (V 1 −V 2 ) are kept constant,
Since the capacitance ratio C 2 /C 1 inside the IC can be set accurately, the time constant of the low-pass filter circuit can be determined without adjustment.
第3図は第1図の回路の変形例を示している。
第3図において第1図と同一部分には同一符号を
付して示す。すなわち、この回路は、前記トラン
ジスタQ12のコレクタ電流をダイオードD2及びト
ランジスタQ18よりなるカレントミラー回路によ
つて取出し、そのミラー出力で前記トランジスタ
Q15,Q16を駆動する。そして、トランジスタQ15
に流れる電流をトランジスタQ19,Q20よりなる
カレントミラー回路によつて取出し、そのミラー
出力を前記トランジスタQ17,Q5の共通ベースに
供給するようにしたものである。 FIG. 3 shows a modification of the circuit shown in FIG.
In FIG. 3, the same parts as in FIG. 1 are designated by the same reference numerals. That is, in this circuit, the collector current of the transistor Q12 is taken out by a current mirror circuit consisting of a diode D2 and a transistor Q18 , and the mirror output is used to extract the collector current of the transistor Q12.
Drives Q 15 and Q 16 . And transistor Q 15
The current flowing through the transistors Q 19 and Q 20 is taken out by a current mirror circuit, and the mirror output is supplied to the common base of the transistors Q 17 and Q 5 .
この回路では、トランジスタQ15のコレクタ電
流をトランジスタQ19,Q20で折返してQ17,Q5の
共通ベースに加えるため、第1図の回路の2倍の
電流が得られるという利点を有する。他の動作は
第1図の回路とほぼ同様であるので、ここではそ
の説明を省略する。 In this circuit, the collector current of transistor Q 15 is folded back by transistors Q 19 and Q 20 and added to the common base of Q 17 and Q 5 , so it has the advantage that a current twice as large as that of the circuit shown in FIG. 1 can be obtained. Since the other operations are almost the same as those of the circuit shown in FIG. 1, their explanation will be omitted here.
[発明の効果]
以上のようにこの発明によれば、IC内蔵容量
を用いて時定数回路を構成しても、その容量のば
らつきに対応して時定数回路を駆動する基準電流
を無調整で設定し、所望の時定数特性が得られる
基準電流源回路を提供することができる。[Effects of the Invention] As described above, according to the present invention, even if a time constant circuit is configured using a built-in capacitor in an IC, the reference current that drives the time constant circuit can be adjusted in response to variations in the capacitance without needing to be adjusted. It is possible to provide a reference current source circuit that can be set and obtain desired time constant characteristics.
第1図はこの発明に係る基準電流源回路の一実
施例を示す回路図、第2図は同実施例の動作を説
明するための波形図、第3図はこの発明に係る他
の実施例を示す回路図、第4図は従来のIC内蔵
ローパスフイルタ回路に対する基準電流調整手段
を説明するための回路図である。
Q11〜Q17……トランジスタ、I1,I2……定電流
源、R1……電流制限抵抗、C1,C2……IC内蔵コ
ンデンサ、C3……外付コンデンサ、ECK……外部
クロツク発生源。
FIG. 1 is a circuit diagram showing one embodiment of the reference current source circuit according to the present invention, FIG. 2 is a waveform diagram for explaining the operation of the same embodiment, and FIG. 3 is another embodiment according to the present invention. FIG. 4 is a circuit diagram for explaining a reference current adjusting means for a conventional low-pass filter circuit with built-in IC. Q 11 to Q 17 ... Transistor, I 1 , I 2 ... Constant current source, R 1 ... Current limiting resistor, C 1 , C 2 ... IC built-in capacitor, C 3 ... External capacitor, E CK ... ...external clock source.
1 受信帯域内をサーチして一定レベル以上の受
信周波数を選択し、該選択した局の受信周波数情
報を書き換え可能なプリセツトメモリに記憶する
オートプリセツト機能を備え、選局時には受信局
に対応する選局ボタンを操作することにより前記
プリセツトメモリから該当受信局の受信周波数情
報を読み出し、同調回路の同調周波数を当該受信
周波数に自動設定するよう構成したラジオ受信機
において、
基準入力電界強度を設定する電界強度レベル設
定回路と、
前記プリセツトメモリにプリセツトされている
受信局の入力電界強度を全局に亘つて所定時間毎
に自動的に測定指示する電界強度測定制御回路と
を設け、
プリセツトされている受信局中に前記電界強度
レベル設定回路に設定した基準入力電界強度より
も入力レベルの小さい局が存在する場合には、前
記オートプリセツト機能を作動せしめ、該入力レ
ベルの小さいプリセツト局に替えて基準入力電界
強度以上の入力レベルを有する新しい局を自動的
にプリセツトするようにしたことを特徴とするラ
ジオ受信機の自動選局装置。
1 Equipped with an auto preset function that searches within the reception band and selects a reception frequency above a certain level, and stores the reception frequency information of the selected station in a rewritable preset memory, and when selecting a station, it corresponds to the reception station. In a radio receiver configured to read the receiving frequency information of the corresponding receiving station from the preset memory by operating the tuning button to automatically set the tuning frequency of the tuning circuit to the corresponding receiving frequency, the reference input electric field strength is set. a field strength level setting circuit for setting a field strength level, and a field strength measurement control circuit for automatically instructing to measure the input field strength of the receiving station preset in the preset memory at a predetermined time interval over all stations; If there is a station whose input level is lower than the reference input electric field strength set in the field strength level setting circuit among the receiving stations that are being set, the auto preset function is activated and the preset station with the lower input level is selected. 1. An automatic channel selection device for a radio receiver, characterized in that a new station having an input level equal to or higher than a reference input electric field strength is automatically preset.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29204686A JPS63144611A (en) | 1986-12-08 | 1986-12-08 | Reference current source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29204686A JPS63144611A (en) | 1986-12-08 | 1986-12-08 | Reference current source circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63144611A JPS63144611A (en) | 1988-06-16 |
JPH0529163B2 true JPH0529163B2 (en) | 1993-04-28 |
Family
ID=17776835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29204686A Granted JPS63144611A (en) | 1986-12-08 | 1986-12-08 | Reference current source circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63144611A (en) |
-
1986
- 1986-12-08 JP JP29204686A patent/JPS63144611A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS63144611A (en) | 1988-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
US7245178B2 (en) | Analog filter circuit and adjustment method thereof | |
US20030223595A1 (en) | Shock sound prevention circuit | |
EP0124944B1 (en) | Peak detector | |
US6940985B2 (en) | Shock sound prevention circuit | |
US20030111669A1 (en) | CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations | |
JPH0577206B2 (en) | ||
US5216238A (en) | Infrared ray receiving circuit | |
US5543742A (en) | Phase shifting circuit | |
JP2707461B2 (en) | Waveform shaping circuit | |
JPH0529163B2 (en) | ||
JPH0588563B2 (en) | ||
US4314326A (en) | Rectifying circuit with zero correction | |
US5604808A (en) | FM signal processor | |
US4420698A (en) | Peak detector | |
JP2937316B2 (en) | FM modulator | |
JP3297361B2 (en) | Semiconductor integrated circuit with hysteresis | |
JP2573172B2 (en) | Voltage controlled oscillator | |
JPH1093389A (en) | Filter circuit | |
JP2650108B2 (en) | FM modulation circuit | |
JP2881770B2 (en) | AGC circuit | |
JP3224870B2 (en) | Frequency modulation circuit | |
KR100218524B1 (en) | Filter auto-control system | |
JP3088138B2 (en) | Detection circuit | |
JP2752972B2 (en) | Variable frequency oscillation circuit |