JPH05283665A - Array type infrared sensor - Google Patents

Array type infrared sensor

Info

Publication number
JPH05283665A
JPH05283665A JP4020348A JP2034892A JPH05283665A JP H05283665 A JPH05283665 A JP H05283665A JP 4020348 A JP4020348 A JP 4020348A JP 2034892 A JP2034892 A JP 2034892A JP H05283665 A JPH05283665 A JP H05283665A
Authority
JP
Japan
Prior art keywords
layer
hgcdte
silicon
photodiode
infrared sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4020348A
Other languages
Japanese (ja)
Inventor
Akira Ajisawa
昭 味澤
Toshio Yamagata
敏男 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4020348A priority Critical patent/JPH05283665A/en
Publication of JPH05283665A publication Critical patent/JPH05283665A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To prevent influence of a distortion due to a thermal expansion difference by forming an insular structure in which all photodiodes for pixels are completely isolated on a silicon layer deposited on an insulating layer. CONSTITUTION:An insulating layer 2 and a silicon layer 3 are deposited on an entire silicon chip 1. Then, a GaAs buffer layer 4, a CdTe buffer layer 5, a p-type HgCdTe layer 6 and an n-type HgCdTe layer 7 are sequentially grown to form an HgCdTe photodiode having a p-n junction. Thereafter, in order to isolate the photodiodes to elements, a groove having a depth reaching the layer 4 is formed by etching. A width of the groove is set to 5mum, a pitch of the grooves is set to 30mum, and hence an insulator photodiode having a port of 25mum can be formed. The silicon and the HgCdTe have different thermal expansion coefficients, but an insular shape is formed, i.e., elements are isolated on the layer 3, and contact parts are small. Accordingly, influence of deterioration of characteristics of the element due to its distortion can be entirely eliminated even at an end of the chip.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は禁制帯幅の狭い半導体を
用いた赤外線センサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an infrared sensor using a semiconductor having a narrow band gap.

【0002】[0002]

【従来の技術】一般に赤外線センサにおいては、禁制帯
幅の狭い半導体を用いたものが高感度であることが知ら
れている。特に、単体の検知素子を一次元,二次元に配
列した構成を採った検知器は赤外線撮像装置に用いる場
合非常に有効である。
2. Description of the Related Art Generally, it is known that an infrared sensor using a semiconductor having a narrow band gap has high sensitivity. In particular, a detector having a configuration in which a single detection element is arranged in one dimension or two dimensions is very effective when used in an infrared imaging device.

【0003】従来の配列型赤外線センサとして比較的優
れているものに“アドバンスト・インフラレッド・ディ
テクターズ・アンド・システムズ”(1983年12
頁)に示されているループホール構造と呼ばれるセンサ
がある。これはシリコンCCDを含む信号処理用チップ
上に、HgCdTe層を接着し、このHgCdTe層上
に形成された赤外線検知器となるホトダイオードと信号
処理用チップ内の電荷信号注入層とを貫通孔を通して電
気的に接続したものである。このような赤外線センサは
一般的に77Kで使用するため、使用毎に300Kと7
7K間の熱サイクルがかかる。信号処理用のシリコンチ
ップと赤外線検知用のHgCdTeとは接着剤により結
合されているため、異なる熱膨張係数により、使用時に
は常に歪のかかった状態となる。これは赤外線アレイの
集積度が上がり(例えば512×512)チップサイズ
が10mm□以上程度に大きくなると、歪の大きくかか
るチップ端の部分ではHgCdTeホトダイオードの特
性が劣化し、更には破壊する原因にもなりかねず大きな
問題となる。
"Advanced Infrared Detectors and Systems" (December 1983) is a comparatively excellent conventional array type infrared sensor.
There is a sensor called the loophole structure shown on page. This is because an HgCdTe layer is adhered on a signal processing chip including a silicon CCD, and a photodiode serving as an infrared detector formed on this HgCdTe layer and a charge signal injection layer in the signal processing chip are electrically connected through a through hole. Connected to each other. Such an infrared sensor is generally used at 77K, so 300K and 7K each time it is used.
A thermal cycle of 7K is required. Since the silicon chip for signal processing and the HgCdTe for infrared detection are bonded by an adhesive, they are always in a distorted state at the time of use due to different thermal expansion coefficients. This is because when the integration degree of the infrared array increases (for example, 512 × 512) and the chip size increases to about 10 mm □ or more, the characteristics of the HgCdTe photodiode are deteriorated at the chip end portion where a large amount of distortion is caused, and further the cause of destruction is also caused. It can be a big problem.

【0004】このシリコンとHgCdTeとの熱膨張差
を回避する構造として“日本赤外線学会誌,1991
年,第一巻,2頁”に示されている信号処理用のシリコ
ンチップ上にモノリシック集積されたHgCdTeホト
ダイオードが提案されている。その断面構造を図3に示
す。信号処理用シリコンチップ21上の、読み出し回路
がなくシリコン表面が露出している部分に選択的にGa
Asバッファ層22、CdTeバッファ層23を形成し
た後、p−HgCdTe層24、n−HgCdTe層2
5をエピタキシャル成長しホトダイオードを形成する。
その後、表面保護膜26を堆積、パターンを形成し、n
−HgCdTe層25と電荷信号注入層28を電極27
により配線する。
As a structure for avoiding the thermal expansion difference between this silicon and HgCdTe, "Journal of the Infrared Society of Japan, 1991" has been proposed.
, Vol. 1, p. 2 ", a monolithically integrated HgCdTe photodiode is proposed on a signal processing silicon chip. The cross-sectional structure is shown in FIG. , Selectively Ga in the part where the silicon surface is exposed without the readout circuit
After forming the As buffer layer 22 and the CdTe buffer layer 23, the p-HgCdTe layer 24 and the n-HgCdTe layer 2 are formed.
5 is epitaxially grown to form a photodiode.
After that, a surface protection film 26 is deposited, a pattern is formed, and
The -HgCdTe layer 25 and the charge signal injection layer 28 are connected to the electrode 27.
Wire with.

【0005】この構造は、シリコンチップ上に数十μm
φ程度の島状のHgCdTeホトダイオードが形成され
ているため、シリコンとの熱膨張差によるHgCdTe
への歪の影響は非常に小さく、チップサイズが大きくな
ってもホトダイオードの特性劣化はほとんどない。従っ
て高集積化,大面積モノシリックアレイには適した構造
と言える。
This structure has several tens of μm on a silicon chip.
Since the island-shaped HgCdTe photodiode of about φ is formed, HgCdTe due to the thermal expansion difference with silicon is formed.
The influence of strain on the photodiode is very small, and even if the chip size increases, there is almost no deterioration in the characteristics of the photodiode. Therefore, it can be said that the structure is suitable for high integration and large area monolithic arrays.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、この様
な構造の配列型赤外線センサには以下に述べる欠点が存
在する。
However, the array type infrared sensor having such a structure has the following drawbacks.

【0007】ホトダイオードが存在している部分はシリ
コンチップ上のほんの一部分だけであり、他の部分は電
荷信号注入層28からの信号を読み出すための回路や配
線で占められている。受光部の占める割合即ちフィルフ
ァクターは30%程度である。上部より入射した赤外光
29の一部はホトダイオードに入射され信号として取り
出せるが、他の部分は信号として取り出せない。従って
これを画像化した場合、感度の低下、点光源(微小な目
標)の消滅などが生じ、十分な特性の画像が得られない
ことは明らかである。
The portion where the photodiode is present is only a portion on the silicon chip, and the other portion is occupied by a circuit and wiring for reading the signal from the charge signal injection layer 28. The ratio occupied by the light receiving portion, that is, the fill factor is about 30%. Part of the infrared light 29 incident from the upper part is incident on the photodiode and can be extracted as a signal, but the other part cannot be extracted as a signal. Therefore, when this is imaged, it is clear that an image with sufficient characteristics cannot be obtained due to a decrease in sensitivity, disappearance of a point light source (small target), and the like.

【0008】本発明の目的は、これらの欠点を除いた配
列型赤外線センサを提供することにある。
An object of the present invention is to provide an array type infrared sensor which eliminates these drawbacks.

【0009】[0009]

【課題を解決するための手段】本発明の配列型赤外線セ
ンサは、出力信号処理部を有するシリコンチップ上に絶
縁層を介し、シリコン層,GaAsバッファ層,CdT
eバッファ層が順次積層され、前記CdTeバッファ層
上にp−n接合を有するHgCdTeホトダイオードが
形成され、前記HgCdTeホトダイオードが前記シリ
コン層に達する深さの溝により各画素に対応して電気的
に分離され、前記各HgCdTeホトダイオードが各々
対応する前記シリコンチップの出力信号処理部と、前記
絶縁層,前記シリコン層を貫通する孔を通して電気的に
接続されていることを特徴とするものである。
In the array type infrared sensor of the present invention, a silicon layer, a GaAs buffer layer, and a CdT are provided on a silicon chip having an output signal processing section through an insulating layer.
e buffer layers are sequentially stacked, an HgCdTe photodiode having a pn junction is formed on the CdTe buffer layer, and the HgCdTe photodiode is electrically separated corresponding to each pixel by a groove having a depth reaching the silicon layer. The HgCdTe photodiodes are electrically connected to the corresponding output signal processing portions of the silicon chip through the holes penetrating the insulating layer and the silicon layer.

【0010】[0010]

【作用】本発明の配列型赤外線センサは、各画素に対す
る全てのホトダイオードが絶縁層上に堆積されたシリコ
ン層上で、各々が完全に分離されている島状の構造であ
るため、使用時と保管時即ち77Kと300Kの熱サイ
クルをかけた時、信号処理用シリコンチップとHgCd
Teとの間に生じる熱膨張差による歪の影響はほとんど
なく、チップの端の部分でも良好なダイオード特性が得
られる。
The array type infrared sensor of the present invention has an island structure in which all the photodiodes for each pixel are completely separated on the silicon layer deposited on the insulating layer. When stored, that is, when subjected to thermal cycles of 77K and 300K, signal processing silicon chip and HgCd
There is almost no effect of strain due to the difference in thermal expansion between Te and Te, and good diode characteristics can be obtained even at the edge portion of the chip.

【0011】またHgCdTeホトダイオードは信号処
理用シリコンチップ上に形成した絶縁層にSOI(Si
on Insulator)技術により再びシリコン
層を形成し、GaAsバッファ層,CdTeバッファ層
を介して形成されている。従って信号処理用シリコンチ
ップに形成されている読み出し回路,配線部の上にも電
気的絶縁をとりながらホトダイオードを形成することが
可能となっている。これによりフィルファクターの増大
がもたらされ、感度の向上や画像中での微小目標の消失
と言った問題もなくなり点像の追尾も十分可能となる。
The HgCdTe photodiode has an SOI (Si) layer formed on an insulating layer formed on a signal processing silicon chip.
On Insulator) technology, a silicon layer is formed again, and a GaAs buffer layer and a CdTe buffer layer are formed. Therefore, it is possible to form the photodiode on the read circuit and the wiring portion formed on the signal processing silicon chip while electrically insulating the photodiode. As a result, the fill factor is increased, the sensitivity and the disappearance of minute targets in the image are eliminated, and the tracking of the point image is sufficiently possible.

【0012】[0012]

【実施例】次に、本発明の実施例を図面を用いて説明す
る。
Embodiments of the present invention will now be described with reference to the drawings.

【0013】図1は本発明の実施例を示す斜視図、図2
はA−A′間の断面図でホトダイオードを1つ拡大した
ものである。
FIG. 1 is a perspective view showing an embodiment of the present invention, and FIG.
Is an enlarged view of one photodiode in the sectional view taken along line A-A '.

【0014】本実施例の配列型赤外線センサの構造をそ
の製造方法と共に説明する。まず比較的平坦化された信
号処理用シリコンチップ1上に一般的なSOI技術を用
い、絶縁層2を0.5μm、シリコン層3を1μm全面
に堆積する。ここでは絶縁層2としてSiO2 を用い、
シリコン層3を含めてCVD法により形成する。次にM
BE法を用いGaAsバッファ層4を2μm、CdTe
バッファ層5を5μm、p−HgCdTe層6を10μ
m、n−HgCdTe層7を2μm順次成長し、p−n
接合を有するHgCdTeホトダイオードを形成する。
シリコン層3,GaAsバッファ層4,CdTeバッフ
ァ層5は、電気伝導性をよくするため比較的高いドーピ
ングを行っておく。p−HgCdTe層6,n−HgC
dTe層7は、各々1×1016cm-3,2×1017cm
-3とする。次にホトダイオードを各素子に分離するため
に、エッチングによりシリコン層4に達する深さの溝を
形成する。溝の幅は約5μm、ピッチは30μmとする
ことにより、25μm□の島状のホトダイオードアレイ
が形成される。また溝は電荷信号注入層10に合わせて
配置されている。次に電荷注入層10上にあるシリコン
層3,絶縁層2の一部をエッチング表面に出す。表面保
護膜8としてZnSを蒸着し、n−HgCdTe層7上
と電荷注入層10上にコンタクトホールを開け、電極9
により配線を行う。またp−HgCdTe6の電極はシ
リコン層3ですべて共通となっている。画素数は512
×512でチップサイズは20mm×20mmである。
The structure of the array type infrared sensor of this embodiment will be described together with its manufacturing method. First, using a general SOI technique, the insulating layer 2 is deposited on the entire surface of 0.5 μm and the silicon layer 3 is deposited on the entire surface of 1 μm on the relatively flattened signal processing silicon chip 1. Here, SiO 2 is used as the insulating layer 2,
It is formed by the CVD method including the silicon layer 3. Then M
The GaAs buffer layer 4 is 2 μm thick by using the BE method, and CdTe is
The buffer layer 5 is 5 μm, and the p-HgCdTe layer 6 is 10 μm.
m, n-HgCdTe layer 7 is sequentially grown to 2 μm, and pn
A HgCdTe photodiode with a junction is formed.
The silicon layer 3, the GaAs buffer layer 4, and the CdTe buffer layer 5 are relatively highly doped in order to improve electric conductivity. p-HgCdTe layer 6, n-HgC
The dTe layers 7 are 1 × 10 16 cm −3 and 2 × 10 17 cm, respectively.
-3 . Next, in order to separate the photodiode into each element, a groove having a depth reaching the silicon layer 4 is formed by etching. By setting the groove width to about 5 μm and the pitch to 30 μm, a 25 μm □ island-shaped photodiode array is formed. Further, the groove is arranged in accordance with the charge signal injection layer 10. Next, a part of the silicon layer 3 and the insulating layer 2 on the charge injection layer 10 is exposed on the etching surface. ZnS is vapor-deposited as the surface protection film 8, contact holes are opened on the n-HgCdTe layer 7 and the charge injection layer 10, and the electrode 9 is formed.
Wiring is done by. The electrodes of p-HgCdTe6 are all common to the silicon layer 3. 512 pixels
The chip size is × 512 and 20 mm × 20 mm.

【0015】この様にして図1に示す本発明における配
列型赤外線センサが完成する。
Thus, the array type infrared sensor of the present invention shown in FIG. 1 is completed.

【0016】次に、本実施例の配列型赤外線センサの動
作について説明する。
Next, the operation of the array type infrared sensor of this embodiment will be described.

【0017】動作させるためにこの配列型赤外線センサ
を77Kに冷却する。シリコンとHgCdTeとは熱膨
張係数が異なるため両者の収縮率も異なり接触している
部分では歪が生じる。しかし本実施例の構成では、Hg
CdTeホトダイオードが島状の形状つまりシリコン層
3上で各素子が分離され、接触している部分は25μm
□と非常に小さいため、チップの端の部分でも歪による
素子特性劣化の影響は全くない。
The arrayed infrared sensor is cooled to 77K for operation. Since silicon and HgCdTe have different thermal expansion coefficients, the contraction rates of silicon and HgCdTe are also different, and distortion occurs in the contacting portions. However, in the configuration of this embodiment, Hg
The CdTe photodiode has an island shape, that is, each element is separated on the silicon layer 3, and the contact portion is 25 μm.
Since it is very small as □, there is no influence of the element characteristic deterioration due to the strain even at the edge portion of the chip.

【0018】入射赤外光11が上側から入射すると、n
−HgCdTe層7あるはp−HgCdTe層6で吸収
された赤外光11はキャリア(電子またはホール)を発
生し、電荷信号注入層10へ送り込まれた後、出力信号
として信号処理用シリコンチップ1により画像化され出
力される。
When the incident infrared light 11 is incident from above, n
The infrared light 11 absorbed in the -HgCdTe layer 7 or the p-HgCdTe layer 6 generates carriers (electrons or holes) and is sent to the charge signal injection layer 10 and then output as a signal to the signal processing silicon chip 1 Is imaged and output by.

【0019】図1に示す実施例の構造では、フィルファ
クターが70%程度あるため、入射したほとんどの赤外
光11が有効に使われ、画像中の微小目標の消失といっ
た問題もなく、同時に感度の向上が図れる。
In the structure of the embodiment shown in FIG. 1, since the fill factor is about 70%, most of the incident infrared light 11 is effectively used, there is no problem such as the disappearance of minute targets in the image, and at the same time the sensitivity is high. Can be improved.

【0020】本実施例に示す配列型赤外線センサは、5
12×512画素のように集積度を上げても端の部分で
の素子特性の劣化もなく、均一性の高い良好な画像が得
られるものである。
The array type infrared sensor shown in this embodiment has 5
Even if the degree of integration is increased as in the case of 12 × 512 pixels, the element characteristics are not deteriorated at the end portions, and a good image with high uniformity can be obtained.

【0021】本実施例ではあくまで一例を示したもので
あり、画素数、各層厚,形状,材料,極性に関してはこ
れに限るものではない。
This embodiment is merely an example, and the number of pixels, the thickness of each layer, the shape, the material, and the polarity are not limited to this.

【0022】[0022]

【発明の効果】以上説明したように本発明では、フィル
ファクターが大きく、更に熱膨張差による影響をほとん
ど受けない、高集積,大面積多画素化に適した配列型赤
外線検知器が得られる。
As described above, according to the present invention, it is possible to obtain an array type infrared detector which has a large fill factor and is hardly affected by the difference in thermal expansion and which is suitable for high integration and large area and large number of pixels.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例である配列型赤外線センサの斜
視図である。
FIG. 1 is a perspective view of an array type infrared sensor that is an embodiment of the present invention.

【図2】図1のA−A′線間の断面図である。FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG.

【図3】配列型赤外線センサの従来例を説明するための
図である。
FIG. 3 is a diagram for explaining a conventional example of an array type infrared sensor.

【符号の説明】[Explanation of symbols]

1,21 信号処理用シリコンチップ 2 絶縁層 3 シリコン層 4,22 GaAsバッファ層 5,23 CdTeバッファ層 6,24 p−HgCdTe層 7,25 n−HgCdTe層 8,26 表面保護膜 9,27 電極 10,28 電荷信号注入層 11,29 赤外光 1,21 Signal processing silicon chip 2 Insulating layer 3 Silicon layer 4,22 GaAs buffer layer 5,23 CdTe buffer layer 6,24 p-HgCdTe layer 7,25 n-HgCdTe layer 8,26 Surface protective film 9,27 Electrode 10, 28 Charge signal injection layer 11, 29 Infrared light

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】出力信号処理部を有するシリコンチップ上
に絶縁層を介し、シリコン層,GaAsバッファ層,C
dTeバッファ層が順次積層され、前記CdTeバッフ
ァ層上にp−n接合を有するHgCdTeホトダイオー
ドが形成され、前記HgCdTeホトダイオードが前記
シリコン層に達する深さの溝により各画素に対応して電
気的に分離され、前記各HgCdTeホトダイオードが
各々対応する前記シリコンチップの出力信号処理部と、
前記絶縁層,前記シリコン層を貫通する孔を通して電気
的に接続されていることを特徴とする配列型赤外線セン
サ。
1. A silicon chip, a GaAs buffer layer, and a C layer on a silicon chip having an output signal processing section, with an insulating layer interposed therebetween.
dTe buffer layers are sequentially stacked, an HgCdTe photodiode having a pn junction is formed on the CdTe buffer layer, and the HgCdTe photodiode is electrically isolated by a groove having a depth reaching the silicon layer. And an output signal processing unit of the silicon chip to which each of the HgCdTe photodiodes corresponds,
An array type infrared sensor, which is electrically connected through a hole penetrating the insulating layer and the silicon layer.
JP4020348A 1992-02-06 1992-02-06 Array type infrared sensor Pending JPH05283665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4020348A JPH05283665A (en) 1992-02-06 1992-02-06 Array type infrared sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4020348A JPH05283665A (en) 1992-02-06 1992-02-06 Array type infrared sensor

Publications (1)

Publication Number Publication Date
JPH05283665A true JPH05283665A (en) 1993-10-29

Family

ID=12024625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4020348A Pending JPH05283665A (en) 1992-02-06 1992-02-06 Array type infrared sensor

Country Status (1)

Country Link
JP (1) JPH05283665A (en)

Similar Documents

Publication Publication Date Title
US3846820A (en) Mosaic for ir imaging using pyroelectric sensors in a bipolar transistor array
US5122669A (en) Wideband schottky focal plane array
US4190851A (en) Monolithic extrinsic silicon infrared detectors with charge coupled device readout
GB2207801A (en) Thermal imaging devices
US5101255A (en) Amorphous photoelectric conversion device with avalanche
Tsaur et al. 128x128-element IrSi Schottky-barrier focal plane arrays for long-wavelength infrared imaging
JPH05121711A (en) Infrared ray ccd
JPH07226495A (en) Ccd picture sensor with decreased crosstalk between photodiodes
US4197553A (en) Monolithic extrinsic silicon infrared detector structure employing multi-epitaxial layers
US3979604A (en) Infrared charge-coupled imager
US5517029A (en) Dual-band IR scanning focal plane assembly having two monolithically integrated linear detector arrays for simultaneous image readout
GB2100511A (en) Detector for responding to light at a predetermined wavelength, and method of making the detector
EP0547161A1 (en) Acoustic charge transport imager
JPH05283665A (en) Array type infrared sensor
US5438200A (en) Composite photodetector substrate and method of forming the same
JP2508579B2 (en) Method of manufacturing array type infrared detector
JPH0217988B2 (en)
US5066994A (en) Image sensor
JPH03212979A (en) Infrared sensor
JPH0654803B2 (en) Semiconductor light receiving device
US5155362A (en) Infra-red radiation imaging device arrangements
JP2643592B2 (en) Array type infrared detector and manufacturing method thereof
JP2705594B2 (en) Infrared detector
JPH0897391A (en) Infrared solid-state imaging device
JPS63273365A (en) Infrared-ray detector