JPH05282168A

JPH05282168A - フォールトトレラントコンピュータ

Info

Publication number: JPH05282168A
Application number: JP4074506A
Authority: JP
Inventors: Nobuyasu Kanekawa; 信康金川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-03-30
Filing date: 1992-03-30
Publication date: 1993-10-29

Abstract

(57)【要約】【構成】コンピュータ内での誤りの発生頻度の高くなる
環境条件を検知する環境条件検知手段２と、コンピュー
タ内の記憶回路または演算回路の誤りを少なくとも検出
するための符号を生成し誤りの発生を検査する符号生成
検査手段１２０，１２１と、該検出回路の使用の有無を
切り替える切り替え手段１１５，１１６と、平常時はコ
ンピュータ内の記憶回路１１３または演算回路を前記符
号なしで動作させ、前記環境条件検知手段の検知出力に
応じてコンピュータ内の記憶回路または演算回路を前記
符号付で動作させるよう前記切り替え手段を制御する制
御手段１００とを備えた。【効果】コンピュータ内での誤り発生頻度の高くなる環
境条件の期間にＳＥＵ対策を施すのでコンピュータの耐
環境性を高めることができる。またＳＥＵ対策は、この
期間に限られるのでＳＥＵ対策による処理性能の低下、
消費電力の増加を最小限にすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フォールトトレラント
コンピュータに係り、特に太陽フレアによるデータエラ
ー対策に好適で、処理性能の高い宇宙機搭載フォールト
トレラントコンピュータに関する。

【０００２】

【従来の技術】宇宙で動作するコンピュータは、振動や
放射線、熱サイクルなどの故障の発生しやすい苛酷な環
境にさらされる。その上、一旦打ち上げられた後には、
故障が発生しても修理が極めて困難である。また、銀河
や太陽からの高エネルギーの宇宙線（放射線）により、
メモリやＭＰＵ(Micro Processor Unit)では、ＳＥＵ(S
ingle Event Upset)と呼ばれるデータエラーが頻繁に発
生する。

【０００３】これらの宇宙環境による故障や、データエ
ラーに対処するために従来から次のような方策が採られ
ている。

【０００４】(a) 耐環境性部品の使用 SOS(silicon on sapphire)基板やエピタキシャル基板な
どの特殊プロセスによる半導体素子を使用して宇宙線に
よるＳＥＵやラッチアップを防止する。

【０００５】(b) 耐故障(フォールトトレランス)技術の
採用同一の機能を持つモジュールを複数用意して冗長系を構
成し、一部のモジュールで故障や、ＳＥＵが発生した場
合でも他の正常なモジュールが動作を肩代わりして、シ
ステム全体では正常な動作を継続する方法が最近では広
く採られている。この技術に関しては、数多くの文献
(例えば、A. Avizienis, et al.“The STAR (self-Test
ing and Repairing) Computer : An Investigation of
the Theoryand Practice of Fault-Tolerant Computer
Design", IEEE Trans. Comp. C-20, 11,pp.1312-1321
(1971)など)がある。

【０００６】また、ＳＥＵを検出したり訂正したりする
ために誤り検出訂正用の冗長ビットを付加するパリテ
ィ、ＥＣＣ(Error Correcting Code)などの方法が広く
用いられている。この種の従来技術として、特開平１−
２７３１５４号公報に開示された「ＥＣＣ回路付記憶装
置」が挙げられる。この装置は、データ記憶部の所定領
域単位ごとにＥＣＣチェック実行の有無を指定できるよ
うにしたものである。その他、特殊環境用の計算機に関
して、特開平３−１５６６５６号、特開昭６３−１８４
４０号、特開昭６３−１８４４１号の各公報に開示され
ている。

【０００７】一方、コンピュータの処理性能を向上させ
る方法として、地上用コンピュータではコンピュータの
動作速度を高めることが行われている。特に近年では、
ＲＩＳＣ(Reduced Instruction Set Computer)の出現に
伴ってコンピュータの動作の中心的役割を果たすプロセ
ッサの動作速度(クロック周波数)は、目覚ましい向上を
遂げている。プロセッサの高速化に伴ってメモリのアク
セスタイムも短縮するために、頻繁にアクセスするデー
タは小容量ながら高速なキャッシュメモリに格納し、そ
れ以外のデータは低速ながら大容量かつ安価なメインメ
モリに格納する方式が地上用コンピュータでは広く用い
られている。また、信号伝搬による遅延時間を短縮し、
容易にメモリのアクセスタイムを短縮するために、プロ
セッサと同一のチップにキャッシュメモリを搭載するオ
ンチップキャッシュメモリ方式や内蔵キャッシュメモリ
方式などと呼ばれる方式が、多くのＭＰＵで採用されて
いる。

【０００８】

【発明が解決しようとする課題】上記従来技術のうち耐
環境性部品の使用によるコンピュータの耐環境性向上策
は、専用に設計製造された特殊な半導体素子を使用しな
ければならない。そのため生産量も限られているため、
スケールメリットによるコスト低減効果が期待できず、
膨大な費用が必要となる。

【０００９】上記従来技術のうち耐故障(フォールトト
レランス)技術による耐環境性向上策は、信頼性向上の
ために余分なハードウェアが必要なために、コンピュー
タの重量、容積、消費電力が増加してしまうという問題
があった。ＳＥＵの発生が特に顕著となるのは太陽フレ
アと呼ばれる太陽面での爆発の直後である。つまり、太
陽フレア直後に最も耐環境性が必要で、この時の発生率
に合わせてシステムを設計するとオーバースペック(過
剰仕様)になってしまう。

【００１０】本発明の第１の目的は、より少ないコス
ト、ハードウェア量、重量、容積、消費電力の増加だけ
で耐環境性を高めたフォールトトレラントコンピュータ
を提供することにある。

【００１１】またパリティ、ＥＣＣによりデータエラー
を検出訂正する方法は、誤り訂正検出用ビットを生成し
たり検査したりするのに余分に時間がかかるために、プ
ロセッサやメモリの動作速度を著しく低下させてしま
う。特に先に述べたキャッシュメモリにはアクセスタイ
ム短縮のために、一般にパリティ、ＥＣＣはまったく付
加しないかパリティを付加するのに留めるのが普通であ
る。コンピュータの高速性と耐環境性とは相反する要求
事項だからである。従って、高速なプロセッサ、キャッ
シュメモリはＳＥＵの影響を受けやすいという問題があ
った。

【００１２】上記特開平１−２７３１５４号公報に開示
の従来技術においては、ＥＣＣチェックを行うよう指定
された領域については動作速度低下の問題があり、ＥＥ
Ｃチェックを行わないよう指定された領域については耐
環境性の点で問題がある。

【００１３】本発明の第２の目的は、耐環境性を損なう
ことなくキャッシュメモリなどを有する処理性能の高い
宇宙機搭載に適したフォールトトレラントコンピュータ
を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるフォールトとれ欄とコンピュータは、
コンピュータ内での誤りの発生頻度の高くなる環境条件
を検知する環境条件検知手段と、コンピュータ内の記憶
回路または演算回路の誤りを少なくとも検出するための
符号を生成し誤りの発生を検査する符号生成検査手段
と、該検出回路の使用の有無を切り替える切り替え手段
と、平常時はコンピュータ内の記憶回路または演算回路
を前記符号なしで動作させ、前記環境条件検知手段の検
知出力に応じてコンピュータ内の記憶回路または演算回
路を前記符号付で動作させるよう前記切り替え手段を制
御する制御手段とを備えたものである。

【００１５】

【作用】本発明の構成により、宇宙線の入射頻度の高い
期間にのみ処理性能を犠牲にしてキャッシュメモリ、プ
ロセッサのＳＥＵ対策を強化することができるので宇宙
用コンピュータの耐環境性が高まる。なお、本発明で非
平常時にとられる対策による処理性能の低下は太陽フレ
ア発生直後の宇宙線の入射頻度の高い期間に限られ、平
常時には処理性能を高めることができ、平均すると処理
性能の低下は無視できる。

【００１６】また、宇宙線の入射頻度の高い期間には、
平常時より並列度を高めて、処理性能の低下を避けるこ
とも可能である。ただしこの場合、並列度を高めるため
に多くのプロセッサエレメントが必要になるために、シ
ステム全体の消費電力は増加する。この消費電力の増加
は、太陽フレア発生直後の宇宙線の入射頻度の高い期間
に限られ、平常時には消費電力は低く抑えられるために
平均すると消費電力の増加は無視できる。

【００１７】

【実施例】以下、図に従い本発明の複数の実施例につい
て詳細に説明する。

【００１８】まず、図１に、コンピュータ内での誤り発
生頻度の高くなる環境条件を検知し、環境条件が予め設
定された値よりも高い期間にはメモリにＥＣＣを付加す
るシステムの実施例を示す。このシステムはコンピュー
タ部１と環境観測部２とからなる。

【００１９】環境観測部２は、環境観測器２００での観
測値２１０と予め定められた設定値２２０とを比較回路
２３０で比較し、観測値２１０が設定値２２０よりも高
い場合（すなわち非平常時）には警報信号２０を出力
し、観測値２１０が設定値２２０よりも低い場合（すな
わち平常時）には警報信号２０の出力を停止する。

【００２０】コンピュータ部１では、平常時にはスイッ
チ１１４、１１５、１１６はそれぞれａ側に倒れてお
り、ＭＰＵ１００はデータバス１１９からＥＣＣ生成／
誤り訂正検出回路（ＥＣＣ回路）１２０を迂回してメモ
リ１１３（データ部）をアクセスしている。この時、Ｍ
ＰＵ１００から出力されたメモリアクセスのバス開始信
号１１７を遅延素子１１０で遅延させることによりバス
終了信号１１８を生成する。これによりメモリのアクセ
スタイムに見合った所定のウエイトサイクルを得ること
ができる。バス開始信号１１７は、ＭＰＵの品種によっ
て異なるが、ＴＳ(Transfer Start)，ＡＳ(Address Str
obe)，ＢＳ(Bus Start)などと呼ばれる信号である。同
様にバス終了信号１１８は、ＴＡ(Transfer Acknowledg
e)，ＤＴＡ(Data Transfer Acknowledge)，ＤＣ(Data T
ransfer Complete)等と呼ばれる信号である。ＥＣＣ回
路１２０により生成された誤り訂正符号は、メモリ１１
２（符号部）に格納される。

【００２１】環境観測部２より警報信号２０が出力され
る非平常時には、スイッチ１１４、１１５、１１６がｂ
側に倒れ、ＥＣＣ回路１２０経由でメモリ１１３をアク
セスするようになる。この時、ＭＰＵ１００から出力さ
れたバス開始信号１１７は、遅延素子１１０に加えて他
の遅延素子１１１をも介してバス終了信号１１８を生成
するようになるので、メモリのアクセスタイムおよびＥ
ＣＣ生成、誤り訂正所要時間に見合った所定のウエイト
サイクルを得ることができる。遅延素子１１１として
は、遅延時間は誤り訂正処理の有無等によって異なる遅
延時間が得られるように、複数個の遅延素子を含んでも
よい。

【００２２】図２に、コンピュータ内での誤り発生頻度
の高くなる環境条件を検知し、環境条件が予め設定され
た値よりも高い期間にはメモリにパリティを付加するよ
うにした本発明の第２の実施例の構成を示す。同図にお
いて、図１に示した要素と同一の要素には同一の参照符
号を付し、重複説明を省略する。本実施例において、図
１の実施例と異なる点は、図１のＥＣＣ回路１２０に代
えてパリティ発生／検査回路（PTY GEN/CHK、以下単に
パリティ回路という)１２１を採用したことである。

【００２３】図１の実施例と同様、コンピュータ部１で
は、ＭＰＵ１００は平常時にはパリティ回路１２１を迂
回してデータバス１１９からメモリ１１３をアクセスし
ている。環境観測部２より警報信号２０が出力される非
平常時には、ＭＰＵ１００から出力されたバス開始信号
１１７は、遅延素子１１０の他に遅延素子１１１を介し
てバス終了信号１１８を生成することによりメモリのア
クセスタイムおよびパリティ生成、検査時間に見合った
所定のウエイトサイクルを得ることができる。この遅延
処理は、ＭＰＵ１００内のレジスタ、演算器にも適用で
きる。

【００２４】上記図１、図２に示す実施例はＭＰＵ１０
０の内部キャッシュメモリにも外部メモリにも適用する
ことができる。

【００２５】図３は、図１および図２に示す実施例にお
いてメモリにＥＣＣ（またはパリティ、以下特記する場
合以外、同様）を付加するときに必要な初期化処理を示
したものである。ＥＣＣを付加する前にはデータ部のメ
モリ１１３には正しいデータが格納されているが、符号
部のメモリ１１２には正しいＥＣＣが格納されていな
い。そのために、このままＥＣＣを動作させると、リー
ドアクセス時に誤りが発生していないにも拘らず誤りを
誤検出したり誤訂正したりして、ＥＣＣが正常に機能し
なくなる。このような不具合を解消するために図３に示
す初期化処理を行う。

【００２６】この初期化処理では、まず、他の割込処理
および上位プライオリティタスクの実行を禁止する（３
０）。この理由は、初期化処理の途中で当該処理よりも
プライオリティの高い処理や、割込み処理によりメモリ
をアクセスすると、ＥＣＣなしでデータがメモリに書き
込まれたりして初期化処理が正常に完了できないからで
ある。この初期化処理は警報信号２０に由来する割込み
処理として実行させるのがよい。次にアドレスの初期設
定を行った後（３１）、スイッチ１１４、１１５、１１
６をａ側に倒して（３２)、ＥＣＣなしでリードアクセ
スし、データをＭＰＵのデータレジスタに格納する（３
３）。続いて、スイッチ１１４、１１５、１１６をｂ側
に倒して（３４)、ＥＣＣ付でライトアクセスをする
（３５）。このようにして、メモリにはデータがＥＣＣ
付で格納される。メモリの最終アドレスに達するまで
（３６）、アドレスインクリメント処理（３７）を介し
てステップ３２に戻り、上記初期化処理を繰り返す。最
終アドレスに達したら、割込および上位プライオリティ
タスクの禁止を解除して（３８）、処理を終了する。こ
の初期化処理終了後、ＭＰＵはメモリをＥＣＣ付で自由
にアクセスすることができる。

【００２７】図４は、ＥＣＣ回路１２０（またはパリテ
ィ回路１２１）にリード（Ｒ）時ライト（Ｗ）時ともに
ＥＣＣなしで動作するモード(モードＡ)、リード時には
ＥＣＣ、パリティなし（誤り検出訂正なし）ライト時に
はＥＣＣ、パリティ付で動作するモード(モードＢ)、リ
ード時ライト時ともにＥＣＣ、パリティ付で動作するモ
ード(モードＣ)を切り替え端子１２２ｂ，１２２ｃに与
えられる制御信号に応じて切り替えられるようにした本
発明の第３の実施例の構成を示す。パリティとＥＣＣと
が同時に使用されることはない。このようなモードの切
り替えのために、スイッチ群を制御する手段として、イ
ンバータ４０１、ＡＮＤゲート４０２、およびＯＲゲー
ト４０３を設けている。なお、信号線Ｒ／Ｗ１２３はリ
ードアクセスかライトアクセスかを区別する信号線で、
Ｈレベルの時にはリードアクセス、Ｌレベルの時にはラ
イトアクセスであることを示す。

【００２８】図１１に示すように、切り替え端子１２２
ｂ，１２２ｃがいずれもＬレベルのときモードＡとな
り、リード時ライト時ともＥＣＣなしとされる。切り替
え端子１２２ｂ，１２２ｃをそれぞれＨレベルおよびＬ
レベルとしたときモードＢとなり、リード時にはＥＣＣ
なし、ライト時にはＥＣＣ付でアクセスが行われる。さ
らに、切り替え端子１２２ｂ，１２２ｃがそれぞれＬレ
ベルおよびＨレベルであればモードＣとなり、リード時
ライト時ともにＥＣＣ付となる。

【００２９】図４に示した第３の実施例の動作を図５の
フローチャートにより説明する。ＥＣＣ回路１２０は平
常時にはモードＡで動作させておく。太陽フレア発生時
等の警報信号発生時には割込処理により図５の処理を起
動する。この処理では、まず、モードをモードＡからモ
ードＢに変更し（４０）、アドレス初期設定を行う（４
１）。続いて、指示されたアドレスのリードアクセスの
後（４２）、ライトアクセスする（４３）。このリード
／ライトアクセスは、モードＢなのでリード時にはＥＣ
Ｃなし、ライト時にはＥＣＣ付で実行される。最終アド
レスに達するまで（４４）、アドレスをインクリメント
しながら（４５）、上記リード／ライトアクセスを繰り
返す。最終アドレスに達したら、モードをモードＣに変
更し（４６）、処理を終了する。

【００３０】本実施例によれば、モードＢの時に当該処
理よりもプライオリティの高い処理や割込み処理が動作
しても、リード時にはＥＣＣなし、ライト時にはＥＣＣ
付で動作するので正常なメモリの初期化処理ができ、当
該処理よりもプライオリティの高い処理や、割込み処理
の動作を禁止する必要がなくなる。

【００３１】次に図１０に、本発明の第４の実施例の構
成を示す。前述の各実施例と異なる点は、ＥＣＣ回路１
２０とパリティ回路１２１とを同時に備え、平常時には
パリティ回路１２１を用い、非平常時にはＥＣＣ回路１
２０を用いるようにしたことである。符号部のメモリと
して、両回路に別個にメモリ１１２ａ，１１２ｂを設け
ている。なお、両回路が同時に動作することはないの
で、一方のメモリを両回路で共用するようにしてもよ
い。

【００３２】また、図１０の実施例に対して、図３の実
施例のモードを適用することもできる。その場合の各モ
ードの動作内容を図１２に示す。モードＡでは、リード
時ライト時ともパリティ付、ＥＣＣなしで動作する。モ
ードＢでは、リード時にパリティ付、ＥＣＣなしで、ラ
イト時にパリティなし、ＥＣＣ付で動作する。さらに、
モードＣでは、リード時ライト時ともにパリティなしＥ
ＣＣ付で動作する。これらモードＡ，Ｂ，Ｃを、平常時
から非平常時への移行時にどのように選択するかは図５
のフローチャートに示した通りである。なお、図１２の
例では、非平常時から平常時へ復帰する際に利用するモ
ードとしてモードＤを示している。このモードＤでは、
モードＢと逆にリード時にパリティなし、ＥＣＣ付で、
ライト時にパリティ付、ＥＣＣなしで動作する。非平常
時から平常時への復帰時の処理は、図５のフローにおい
て、ステップ４０の「モードＢ」を「モードＤ」に変更
し、ステップ４６の「モードＣ」を「モードＡ」に変更
したものを用いることができる。

【００３３】次に、図１の環境観測部２の種々の構成例
を図６〜図９により説明する。

【００３４】図６は、図１に示した環境観測部２内の環
境観測部２００として誤動作の原因となる中性子、陽
子、重金属イオン等の放射線を検出する放射線検出器２
０１を採用したものである。この放射線検出器２０１で
の観測値２１０が予め定められた設定値２２０と比較回
路２３０で比較されて、比較結果に応じて警報信号２０
が出力される。すなわち、コンピュータ周囲の放射線強
度が増大し、放射線検出器２０１での観測値２１０が予
め定められた設定値２２０よりも高くなると警報信号２
０が出力され、また放射線検出器２０１での観測値２１
０が予め定められた設定値２２０よりも低くなると警報
信号２０の出力が停止される。

【００３５】コンピュータ部１では警報信号２に基づき
前述した各実施例のように誤り発生対策を講じる。特に
本実施例を宇宙ステーションや宇宙プラットホームなど
の大型構造体に適用する場合には、コンピュータ部１を
大型構造体の中心部に、放射線検出器２０１を端部に配
置すれば、放射線を検出してから放射線がコンピュータ
部１に到達するまでの時間を大きくとることができるた
めに、放射線到達までに誤り訂正符号、パリティ切り替
え、初期化等の必要な対策を施すことができる。誤り発
生対策を講じた後、放射線の検出率が予め設定されたし
きい値よりも低くなれば、誤り発生対策を解除する。

【００３６】図７は、図１に示した環境観測部２内の環
境観測部２００として放射線の中でも特にＸ線を検出す
るＸ線検出器２０２を採用したものである。このＸ線検
出器２０２により太陽フレアの発生を検知し、太陽フレ
ア対策を施すことができる。Ｘ線は、粒子性の放射線よ
り伝播速度が速いので、Ｘ線検出器２０２の観測値２１
０と予め定められた設定値２２０とを比較回路２３０で
比較して太陽フレアの発生を検知した後、タイマ回路
（図示せず）により一定時間後に、コンピュータ部１に
警報信号２０を送る。太陽フレア対策を講じた後、Ｘ線
検出器２０２の観測値２１０が予め定められた設定値２
２０よりも低くなれば、タイマ回路により一定時間後に
コンピュータ部１への警報信号２０の出力を停止する。

【００３７】図８は、図１に示した環境観測部２内の環
境観測部２００として、メモリでの誤り発生状況を監視
することにより間接的に環境を観測するものを示す。す
なわち、誤り発生率の増加によってコンピュータ内での
誤り発生頻度の高くなる環境条件を検知し、誤り発生対
策を施す。そのために、メモリ１１３に付加したＥＣＣ
回路１２０またはパリティ回路１２１での誤り検出結果
を計数器２０３で計数し、計数器２０３での観測値２１
０が予め定められた設定値２２０とを比較して、比較結
果に応じて警報信号２０を出力する。具体的には、図１
３のグラフに示すように、計数器２０３での観測値２１
０が予め定められた設定値（Ｔｈ）２２０よりも高くな
ると警報信号２０を出力し、また計数器２０３での観測
値２１０が予め定められた設定値２２０よりも低くなる
と警報信号２０の出力を停止する。

【００３８】本実施例によれば、図６、図７に示したよ
うな特別な検出器を必要としないので、簡単な構成でコ
ンピュータ内での誤り発生頻度の高くなる環境条件を検
出することができる。

【００３９】図６、図７、図８の環境観測部２によれ
ば、コンピュータ内での誤り発生頻度の高くなる環境条
件を自動的に検知し、必要な期間のみ対策を施すことが
できるので、処理性能の低下を最小限に留めながらＳＥ
Ｕの影響を軽減できる。

【００４０】図９は、環境観測部２として、乗員または
地上の管制官の判断に基づき、操作スイッチ２０４を操
作することにより、警報信号２０を発生する例を示す。
コンピュータ部１では警報信号２に基づき前述のような
各種誤り発生対策を講じる。近年では、太陽表面の観測
データをもとに太陽フレアの発生および太陽フレアの影
響を予測する「宇宙天気予報」の実現化が進められてい
る。従って、図６、図７、図８の実施例のように環境条
件の検出手段、太陽フレア発生の検出手段を持たなくと
も「宇宙天気予報」により乗員または地上の管制官の判
断に基づき、手動操作により太陽フレア対策を施すこと
が可能である。

【００４１】図６、図７、図８、図９の各例によれば、
誤り発生対策を施す期間は必要最小限の期間に限られ、
誤り発生対策による処理性能の低下、消費電力の増加も
この期間に限られる。

【００４２】以上、宇宙用コンピュータの実施例につい
て述べたが、宇宙用コンピュータに限らず、地上用のフ
ォールトトレラントコンピュータでもコンピュータの誤
動作の増加があらかじめ予測できるときには、本発明に
よる誤り対策は有効である。例えば、雷雲がコンピュー
タの設置場所に接近してきた場合には、瞬停やサージ電
圧により誤動作が発生することが予想されるので、本明
細書で述べた誤り対策が有効である。

【００４３】

【発明の効果】本発明によれば、コンピュータ内での誤
り発生頻度の高くなる環境条件を検出して、ＳＥＵ対策
を施すのでコンピュータの耐環境性を高めることができ
る。またＳＥＵ対策は、コンピュータ内での誤り発生頻
度の高くなる環境条件の期間に限られるのでＳＥＵ対策
に伴う処理性能の低下、消費電力の増加を最小限にする
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック
図。

【図２】本発明の第２の実施例の構成を示すブロック
図。

【図３】第１および第２の実施例における非平常時への
移行の際に実行する初期化処理のフローチャート。

【図４】本発明の第３の実施例の構成を示すブロック
図。

【図５】第３の実施例における非平常時への移行の際に
実行する初期化処理のフローチャート。

【図６】図１に示した環境観測部の第１の例を示すブロ
ック図。

【図７】図１に示した環境観測部の第２の例を示すブロ
ック図。

【図８】図１に示した環境観測部の第３の例を示すブロ
ック図。

【図９】図１に示した環境観測部の第４の例を示すブロ
ック図。

【図１０】本発明の第４の実施例の構成を示すブロック
図。

【図１１】第３の実施例の動作モードの説明図。

【図１２】第４の実施例の変形例の説明図。

【図１３】図８の環境観測部の動作を説明するためのグ
ラフ。

【符号の説明】

１…コンピュータ部、２…環境観測部、２０…警報信
号、１００…ＭＰＵ、１２０…ＥＣＣ回路、１２１…パ
リティ回路、２００…環境観測器、２０１…放射線検出
器、２０２…Ｘ線検出器、２０３…計数器、２０４…操
作スイッチ。

Claims

【特許請求の範囲】

【請求項１】コンピュータ内での誤りの発生頻度の高く
なる環境条件を検知する環境条件検知手段と、コンピュータ内の記憶回路または演算回路の誤りを少な
くとも検出するための符号を生成し誤りの発生を検査す
る符号生成検査手段と、該検出回路の使用の有無を切り替える切り替え手段と、平常時はコンピュータ内の記憶回路または演算回路を前
記符号なしで動作させ、前記環境条件検知手段の検知出
力に応じてコンピュータ内の記憶回路または演算回路を
前記符号付で動作させるよう前記切り替え手段を制御す
る制御手段と、を備えたことを特徴とするフォールトトレラントコンピ
ュータ。
【請求項２】前記環境条件検知手段は、放射線検出器を
有し、該放射線検出器による放射線の検出頻度と予め設
定されたしきい値とを比較することによってコンピュー
タ内での誤りの発生頻度の高くなる環境条件を検知する
ことを特徴とする請求項１記載のフォールトトレラント
コンピュータ。
【請求項３】前記環境条件検知手段は、Ｘ線検出器を有
し、該Ｘ線検出器により太陽フレアの発生を検知し、該
太陽フレアの検出後予め定められた第１の期間が経過し
た後に検知出力を発生し、前記太陽フレアが検出されな
くなった後予め定められた第２の期間が経過した後に前
記検知出力の発生を停止することを特徴とする請求項１
記載のフォールトトレラントコンピュータ。
【請求項４】前記環境条件検知手段は、コンピュータ内
での誤り発生頻度と予め設定されたしきい値とを比較す
ることによりコンピュータ内での誤りの発生頻度の高く
なる環境条件を検知し、前記誤り発生頻度が予め設定さ
れたしきい値よりも高い場合には検知出力を発生し、前
記しきい値よりも低い場合には前記検知出力の発生を停
止することを特徴とする請求項１記載のフォールトトレ
ラントコンピュータ。
【請求項５】前記符号生成検査手段は、パリティ生成検
査回路およびＥＣＣ生成生成／誤り検出訂正回路の少な
くとも一方であることを特徴とする請求項１記載のフォ
ールトトレラントコンピュータ。
【請求項６】前記符号生成検査手段としてパリティ生成
検査回路およびＥＣＣ生成生成／誤り検出訂正回路の両
方を有し、前記切り替え手段は生成検査回路およびＥＣ
Ｃ生成生成／誤り検出訂正回路を排他的に使用するよう
切り替えを行い、前記制御手段は、前記環境条件検知手
段の出力が予め設定されたしきい値よりも高い場合に
は、コンピュータ内の記憶回路または演算回路をＥＣＣ
付で動作させ、前記しきい値よりも低い場合には、コン
ピュータ内の記憶回路または演算回路をパリティ付で動
作させるよう前記切り替え手段を制御することを特徴と
する請求項５記載のフォールトトレラントコンピュー
タ。
【請求項７】前記制御手段は、リードアクセス時および
ライトアクセス時に符号なしで動作する第１の動作モー
ドと、リードアクセス時には符号なし、ライトアクセス
時には誤り訂正符号付で動作する第２の動作モードと、
リードアクセス時およびライトアクセス時に符号付で動
作する第３の動作モードとを選択可能であることを特徴
とする請求項１記載のフォールトトレラントコンピュー
タ。
【請求項８】前記制御手段は、リードアクセス時および
ライトアクセス時にパリティ付で動作する第１の動作モ
ードと、リードアクセス時にはパリティ付、ライトアク
セス時にはＥＣＣ付で動作する第２の動作モードと、リ
ードアクセス時およびライトアクセス時にＥＣＣ付で動
作する第３の動作モードとを選択可能であることを特徴
とする請求項６記載のフォールトトレラントコンピュー
タ。
【請求項９】前記制御手段は、平常時には第１の動作モ
ードを選択し、前記環境条件検知手段の検知出力に応じ
て第２の動作モードを選択し、記憶回路のすべてのアド
レスに亘ってリードしたデータをライトした後、第３の
動作モードを選択することを特徴とする請求項７または
８記載のフォールトトレラントコンピュータ。
【請求項１０】前記切り替え手段の切り替えに伴って前
記記憶回路または演算回路のアクセスに要するサイクル
時間を変更する手段を備えたことを特徴とする請求項１
記載のフォールトトレラントコンピュータ。