JPH0527998A - Switching control system - Google Patents
Switching control systemInfo
- Publication number
- JPH0527998A JPH0527998A JP3207339A JP20733991A JPH0527998A JP H0527998 A JPH0527998 A JP H0527998A JP 3207339 A JP3207339 A JP 3207339A JP 20733991 A JP20733991 A JP 20733991A JP H0527998 A JPH0527998 A JP H0527998A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- switching
- controlled
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は切替制御システムに関
し、特に、複数の制御ユニットを一つの制御ユニットに
接続し、この制御ユニットが切替要求信号を発生した障
害時の被制御ユニットから正常な別の被制御ユニットに
切替えるための切替制御システムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching control system, and more particularly, to a plurality of control units connected to one control unit, which control unit normally operates to separate a controlled unit from a controlled unit at the time of a failure which has generated a switching request signal. The present invention relates to a switching control system for switching to the controlled unit.
【0002】一般に、監視データなどのリアルタイムデ
ータを必要とするようなシステムにおいては、そのデー
タを収集するユニットが故障したときには、他の予備ユ
ニットまたは正常なユニットに切り替えて絶えず正常な
データを確保しておく必要がある。Generally, in a system that requires real-time data such as monitoring data, when a unit that collects the data fails, another standby unit or a normal unit is switched to constantly ensure normal data. Need to be kept.
【0003】[0003]
【従来の技術】図4は従来の切替制御システムを示した
もので、1は制御ユニットであり、この制御ユニット1
にはn個の被制御ユニット2−1〜2−nが接続されて
いる。2. Description of the Related Art FIG. 4 shows a conventional switching control system, in which 1 is a control unit.
Are connected to n controlled units 2-1 to 2-n.
【0004】そしてこのような従来のシステムにおいて
は、各被制御ユニット2−1〜2−nからの切替要求信
号SWREQをそれぞれ受信して監視し、この切替要求
信号SWREQが有効になったときに該当する被制御ユ
ニットを、例えば別の制御ユニットである予備の被制御
ユニット2−nに切り替えるように切替制御信号SWT
RGを各各被制御ユニットに与えるようにしていた。In such a conventional system, the switching request signal SWREQ from each of the controlled units 2-1 to 2-n is received and monitored, and when the switching request signal SWREQ becomes effective. A switching control signal SWT for switching the corresponding controlled unit to, for example, a spare controlled unit 2-n which is another control unit.
The RG is provided to each controlled unit.
【0005】また、図4のように各被制御ユニット2−
1〜2−nから個別信号線で切替要求信号SWREQを
制御ユニット1に与える方式の他に、CPUのバスを使
用してポーリング形式により切替要求信号SWREQを
与える方式もあった。Further, as shown in FIG. 4, each controlled unit 2-
In addition to the method of supplying the switching request signal SWREQ to the control unit 1 from 1 to 2-n by the individual signal lines, there is also a method of supplying the switching request signal SWREQ by the polling method using the CPU bus.
【0006】[0006]
【発明が解決しようとする課題】このように、従来シス
テムでは、1:n(1は予備、nは現用)の切替におい
て1+n本の信号線が必要であり、又、1:1の切替を
有する光システムのような場合には、そのシステム系統
の数の2倍だけ信号線が必要となる。As described above, in the conventional system, 1 + n signal lines are required for switching 1: n (1 is a spare, n is a current), and 1: 1 switching is required. In the case of an optical system, the number of signal lines required is twice the number of system systems.
【0007】さらには、CPUのバスを使用してポーリ
ング形式で行うには、CPUの処理能力に依存したポー
リングサイクルを十分短くしないとシステムに規定され
た切替時間を満足することが出来ないという問題点があ
った。Further, in order to perform polling using the CPU bus, the switching time specified by the system cannot be satisfied unless the polling cycle depending on the processing capacity of the CPU is sufficiently short. There was a point.
【0008】従って、本発明は、複数の被制御ユニット
をひとつの制御ユニットに接続し、該制御ユニットが、
切替要求信号を発生した障害時の被制御ユニットから正
常な別の被制御ユニットに切り替えるための切替制御シ
ステムにおいて、CPUのバスを使用したポーリング動
作を用いずに信号線の本数を減らすことを目的とする。Therefore, according to the present invention, a plurality of controlled units are connected to one control unit, and the control unit is
In a switching control system for switching a controlled unit at the time of a failure that has generated a switching request signal to another normal controlled unit, an object is to reduce the number of signal lines without using a polling operation using a CPU bus. And
【0009】[0009]
【課題を解決するための手段及び作用】図1は、本発明
に係る切替制御システムを原理的に示したもので、制御
ユニット1にはn個の被制御ユニット2−1〜2−nが
接続されている。FIG. 1 shows the principle of a switching control system according to the present invention. The control unit 1 includes n controlled units 2-1 to 2-n. It is connected.
【0010】そして制御ユニット1からは、各被制御ユ
ニット2−1〜2−nに対してタイムスロット割当信号
が与えられるようになっており、このタイムスロット
割当信号を受けた各被制御ユニット2−1〜2−nで
は、自局に割り当てられたタイムスロットを検出したと
きにそのタイムスロットにおいて切替要求信号を制御
ユニット1に対して送出する。The control unit 1 is adapted to give a time slot allocation signal to each of the controlled units 2-1 to 2-n, and each controlled unit 2 which has received the time slot allocation signal. In -1 to 2-n, when a time slot assigned to the local station is detected, a switching request signal is sent to the control unit 1 in the time slot.
【0011】この様に本発明では、各被制御ユニットで
時分割に切替要求信号を乗せて制御ユニット1に与え
るのでタイムスロット割当信号の為の信号線と、切替
要求信号の為の信号線のみで済むこととなる。As described above, according to the present invention, since each unit to be controlled carries the switching request signal in a time division manner and gives it to the control unit 1, only the signal line for the time slot allocation signal and the signal line for the switching request signal are provided. Will be enough.
【0012】[0012]
【実施例】図2(a) は、本発明に係る切替制御システム
の一実施例を示したもので、この実施例では三つの被制
御ユニット2−1〜2−3が用いられており、又、図1
に示したタイムスロット割当信号としてクロックパル
ス−1とタイミングパルス−2とを用いている。FIG. 2 (a) shows an embodiment of the switching control system according to the present invention, in which three controlled units 2-1 to 2-3 are used. Moreover, FIG.
Clock pulse-1 and timing pulse-2 are used as the time slot allocation signals shown in FIG.
【0013】また、各被制御ユニット2−1〜2−3
は、n個のアラーム検出回路(ALMDET)21−1
〜21−nと、これらのアラーム検出回路21−1〜2
1−nからのアラーム信号を受けて切替要求信号SWR
EQを発生する切替要求信号発生器(SWREQ・GE
N)22と、上記のクロックパルス−1及びタイミン
グパルス−2を受けるとともに自局のMPU(図示せ
ず)からの自局のタイムスロットを設定するスロット設
定信号とを受けて、タイムスロット信号−3を発生す
るタイムスロット発生器23と、切替要求信号発生器2
2からの切替要求信号SWREQとタイムスロット発生
器23からのタイムスロット信号−3とを受けて制御
ユニット1への切替要求信号を発生するANDゲート
24で構成されている。Further, each controlled unit 2-1 to 2-3.
Are n alarm detection circuits (ALMDET) 21-1
21-n and these alarm detection circuits 21-1 and 21-2
Switching request signal SWR in response to the alarm signal from 1-n
Switching request signal generator that generates EQ (SWREQ / GE
N) 22 and the above-mentioned clock pulse-1 and timing pulse-2 and a slot setting signal for setting the time slot of the own station from the MPU (not shown) of the own station, and a time slot signal- Time slot generator 23 for generating 3 and switching request signal generator 2
The AND gate 24 generates a switching request signal to the control unit 1 by receiving the switching request signal SWREQ from the switch 2 and the time slot signal -3 from the time slot generator 23.
【0014】この様な実施例の動作を図2(b) に示すタ
イムチャートを参照して説明すると、まず制御ユニット
1からのクロックパルス−1とタイミングパルス−
2とが同時に各被制御ユニット2−1〜2−3における
タイムスロット発生器23に与えられる。The operation of such an embodiment will be described with reference to the time chart shown in FIG. 2 (b). First, the clock pulse -1 and the timing pulse-from the control unit 1 will be described.
2 are simultaneously given to the time slot generator 23 in each controlled unit 2-1 to 2-3.
【0015】一方、各被制御ユニット2−1〜2−3の
タイムスロット発生器23はMPUからのスロット設定
信号を受けることにより同図に示すようなタイムスロッ
ト割当信号−3を発生してANDゲート24に与え
る。On the other hand, the time slot generator 23 of each of the controlled units 2-1 to 2-3 receives the slot setting signal from the MPU to generate the time slot allocation signal -3 as shown in FIG. It is given to the gate 24.
【0016】この時、ANDゲート24に対してアラー
ム検出回路21−1〜21−nのいずれかからアラーム
信号を受けた切替要求信号発生器22が切替要求信号S
WREQをANDゲート24に与えると、制御ユニット
1に対する切替要求信号信号(これはタイムスロット
割当信号−3に対応する)が与えられることとなる。At this time, the switching request signal generator 22 which has received the alarm signal from any of the alarm detection circuits 21-1 to 21-n to the AND gate 24 is switched by the switching request signal S.
When WREQ is applied to the AND gate 24, the switching request signal signal for the control unit 1 (this corresponds to the time slot allocation signal -3) is applied.
【0017】図2の実施例では被制御ユニット2−1か
らの切替要求信号SWREQ1が制御ユニット1に対し
て切替要求信号として与えられた状態が示されてい
る。従って、図2に示した実施例では、現用の被制御ユ
ニット2−1に障害が発生したとして、制御ユニット1
は被制御ユニット2−1から予備の被制御ユニット2−
3へ切替を実行する。尚、この時の被制御ユニット間の
切替機構は特に図示していない。In the embodiment shown in FIG. 2, the switching request signal SWREQ1 from the controlled unit 2-1 is applied to the control unit 1 as a switching request signal. Therefore, in the embodiment shown in FIG. 2, the control unit 1 determines that a failure has occurred in the active controlled unit 2-1.
Is a controlled unit 2-1 to a spare controlled unit 2-
Switch to 3. The switching mechanism between the controlled units at this time is not particularly shown.
【0018】図3(a) は、本発明に係る切替制御システ
ムの他の実施例を示したもので、この実施例では、現用
の被制御ユニット2−1W及び2−2Wが用いられてお
り、これらの被制御ユニットに対して対を成す予備の被
制御ユニット2−1P及び2−2Pがそれぞそれ設けら
れており、光システムのような1:1の切替制御を行う
場合に適用されるようになっている。FIG. 3 (a) shows another embodiment of the switching control system according to the present invention. In this embodiment, the active controlled units 2-1W and 2-2W are used. , A pair of spare controlled units 2-1P and 2-2P that are paired with these controlled units are provided respectively, and are applied when performing 1: 1 switching control such as an optical system. It has become so.
【0019】従って、現用及び予備と言う言葉は互いに
対等であり、現用から予備、予備から現用への切替えが
それぞれ行われることとなる。Therefore, the terms active and standby are equivalent to each other, and switching from active to standby and switching from standby to active are performed, respectively.
【0020】即ち、制御ユニット1は同図(b) に示すよ
うに各制御ユニットに対してクロックパルス−1とタ
イミングパルス−2とを与え、各被制御ユニット2−
1W〜2Pにおけるタイムスロット発生器23にMPU
からスロット設定信号が与えられることにより、同図に
示すように自局のタイムスロットにおいて切替要求信号
が発生される事となり、この実施例では、現用の被制
御ユニット−予備の被制御ユニット間において切替が行
われるように制御ユニット1が切替制御を行う。That is, the control unit 1 gives a clock pulse -1 and a timing pulse -2 to each control unit as shown in FIG.
MPU for the time slot generator 23 in 1W-2P
By giving a slot setting signal from the switch, a switching request signal is generated in the time slot of the own station as shown in the figure, and in this embodiment, the active controlled unit-the spare controlled unit The control unit 1 performs switching control so that switching is performed.
【0021】尚、図3(b) に示す切替要求信号は、各
被制御ユニットに対して二つのタイムスロットを与えら
れており、そのうちの一方を示すSF信号の場合には信
号断等の重障害を示しており、他方のタイムスロットで
あるSD信号の場合には軽障害を示すようになってお
り、これらの重障害又は軽障害を通知された制御ユニッ
ト1ではその状況に応じて、又は予め決められた条件に
より切替を行うか否かを判定して実行する事となる。The switching request signal shown in FIG. 3 (b) is given two time slots for each controlled unit, and in the case of the SF signal indicating one of them, a duplication such as signal disconnection occurs. In the case of the SD signal, which is the other time slot, a minor fault is indicated, and the control unit 1 notified of these serious faults or minor faults responds to the situation, or It is determined whether or not the switching is performed based on a predetermined condition, and the switching is performed.
【0022】尚、以上の実施例においては、タイムスロ
ットの設定を自局のMPUからスロット設定信号を与え
ることによりタイムスロット発生器23からタイムスロ
ット信号−3を発生させているが、このスロット設定
信号もタイムスロット割当信号として制御ユニット1か
ら与える事が出来る。In the above embodiment, the time slot generator 23 generates the time slot signal -3 by giving the slot setting signal from the MPU of the local station. A signal can also be given from the control unit 1 as a time slot allocation signal.
【0023】[0023]
【発明の効果】以上の様に、本発明に係る切替制御シス
テムによれば、制御ユニットが各被制御ユニット毎にタ
イムスロット割当信号を与え、各被制御ユニットではタ
イムスロット割当信号により自局の切替要求信号を制御
ユニットに送出するように構成したので、制御ユニット
から被制御ユニットに対して個別信号線で接続する必要
がなくなり、信号線の本数を最小限で構成する事が出来
る。As described above, according to the switching control system of the present invention, the control unit gives a time slot allocation signal to each controlled unit, and each controlled unit uses its own time slot allocation signal to control its own station. Since the switching request signal is sent to the control unit, it is not necessary to connect the control unit to the controlled unit by an individual signal line, and the number of signal lines can be minimized.
【図1】本発明に係る切替制御システムの構成を原理的
に示したブロック図である。FIG. 1 is a block diagram showing in principle the configuration of a switching control system according to the present invention.
【図2】本発明に係る切替制御システムの構成と動作の
一実施例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of the configuration and operation of the switching control system according to the present invention.
【図3】本発明に係る切替制御システムの構成と動作の
他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the configuration and operation of the switching control system according to the present invention.
【図4】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.
1 制御ユニット 2−1〜2−n 被制御ユニット タイムスロット割当信号 切替要求信号 図中、同一符号は同一又は相当部分を示す。 1 control unit 2-1 to 2-n Controlled unit Time slot allocation signal Switching request signal In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (3)
の制御ユニット(1)に接続し、該制御ユニット(1) が、
切替要求信号を発生した障害時の被制御ユニットから正
常な別の被制御ユニットに切り替えるための切替制御シ
ステムにおいて、 該制御ユニット(1) が各被制御ユニット毎にタイムスロ
ット割当信号を与え、各被制御ユニット(2-1〜2-n)で
は、該タイムスロット割当信号により自局の切替要求信
号を送出することを特徴とした切替制御システム。1. A plurality of controlled units (2-1 to 2-n) are connected to one control unit (1), and the control unit (1) is
In a switching control system for switching from a controlled unit at the time of a failure that has generated a switching request signal to another normal controlled unit, the control unit (1) gives a time slot allocation signal to each controlled unit, A switching control system characterized in that each of the controlled units (2-1 to 2-n) sends a switching request signal of its own station according to the time slot allocation signal.
の予備ユニットを含んでおり、該切替時には該制御ユニ
ット(1) が該障害中の現用ユニットから該予備ユニット
に切り替えることを特徴とした請求項1に記載の切替制
御システム。2. The controlled unit includes a working unit and one spare unit, and the control unit (1) switches from the faulty working unit to the spare unit at the time of the switching. The switching control system according to Item 1.
ユニットとの対になっており、該切替時には該制御ユニ
ット(1) が該障害中のユニットから対になっているユニ
ットに切り替えることを特徴とした請求項1に記載の切
替制御システム。3. The controlled unit is a pair of a working unit and a standby unit, and at the time of the switching, the control unit (1) switches from the faulty unit to the paired unit. The switching control system according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3207339A JPH0527998A (en) | 1991-07-24 | 1991-07-24 | Switching control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3207339A JPH0527998A (en) | 1991-07-24 | 1991-07-24 | Switching control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0527998A true JPH0527998A (en) | 1993-02-05 |
Family
ID=16538110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3207339A Withdrawn JPH0527998A (en) | 1991-07-24 | 1991-07-24 | Switching control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0527998A (en) |
-
1991
- 1991-07-24 JP JP3207339A patent/JPH0527998A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0529171B2 (en) | ||
JPH0527998A (en) | Switching control system | |
JPH0223120B2 (en) | ||
JP2518517B2 (en) | Communication bus monitoring device | |
JPH09212388A (en) | Method for monitoring operation of cpu | |
JPS6340079B2 (en) | ||
JP2867865B2 (en) | Protection line switching control method | |
JP2956385B2 (en) | Bus line monitoring method | |
KR0135389B1 (en) | Transmitter | |
JPS61169036A (en) | System supervisory device | |
JPH03188724A (en) | Communication channel control system | |
JPH06152570A (en) | System for system switching processing in duplex data processor | |
JPH06132920A (en) | Switching circuit for transmitting device of redundant constitution | |
JP2876908B2 (en) | Transmission path failure notification method | |
JPH02177619A (en) | System switching system | |
JPH01274520A (en) | Monitor control system | |
JPH01274543A (en) | Packet switching system | |
JPH01229526A (en) | Line switching system | |
JPH01119141A (en) | Time divisional multiplexing device | |
JPH02303244A (en) | Transmission system supervising system | |
JPS58206269A (en) | External monitor system | |
JPH01253323A (en) | Monitor device for space circuit | |
JPH04341028A (en) | Transmitter | |
JPH04321342A (en) | Fault detection method by token access method | |
JPH07202922A (en) | Order wire communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |