JPH05277195A - 埋没可能な骨成長刺激装置及びその操作方法 - Google Patents

Abstract

(57)【要約】 【目的】 従来技術の骨成長刺激装置に付随する欠点や
問題を実質的に解消あるいは軽減した埋没可能な骨成長
刺激方法及び装置を提供することにある。 【構成】 第１の電極１４及び第２の電極１６を骨部位
の近傍の組織に埋没し、これらの電極を交流を発生させ
る骨成長刺激装置１０に接続する。 【効果】 埋没可能な骨成長刺激において、使用状態が
モニタ可能であり、かつプログラム可能であり、患者の
関与が不要で、イメージング結果に悪影響を及ぼすこと
がない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に医療機器に関
し、より詳細には体内への植込み可能なすなわち埋没可
能な（ｉｍｐｌａｎｔａｂｌｅ）骨成長刺激装置及びそ
の操作方法に関する。

【０００２】

【従来の技術】公知の骨成長刺激装置は、一般に少なく
とも２つの部類に大別される。第１の部類は、埋没可能
な直流（ＤＣ）型装置である。この種の刺激装置のジェ
ネレータは、体内の骨折部位（ｓｉｔｅ ｏｆ ｂｏｎ
ｅ ｆｒａｃｔｕｒｅ）または骨の癒合部位の近くに埋
め込まれる。典型的には、カソード（陰極）はＤＣ型刺
激装置のケースから出て、骨の傷害部位に直接接続され
る。刺激装置のケースはアノード（陽極）として作用す
る。刺激装置の内部のエレクトロニクス回路によってカ
ソードとアノードの間に直流が流れ、これによって骨折
部位または癒合部位のほぼ全体に直流が流れる。もう一
つの部類の骨成長刺激装置は外部設置型または非侵入性
の刺激装置である。これらの骨成長刺激装置は、体外で
骨折部位または癒合部位の近くに取り付けられる。典型
的には、これらの装置は、パルス電磁場「ＰＥＭＦ」
（ｐｕｌｓｅｄ ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｆ
ｉｅｌｄ）または６０ｋＨｚの正弦波電界のいずれかを
生成して骨の傷害部位の治癒を促進するものである。こ
の種の非侵入性刺激装置はＰＥＭＦ刺激装置及び容量結
合刺激装置と呼ばれる。

【０００３】これまで知られている直流型の埋没可能な
骨成長刺激装置には多数の欠点がある。一般に、これら
の骨成長刺激装置は直流的な性格のため、リード線を骨
の傷害部位までに直接引っ張る必要がある。骨成長刺激
装置においては、カソード表面の化学変化によって骨成
長が誘発されるものと考えられている。その上、カソー
ドは通常骨折部位または骨移植片の塊中に埋め込まれ
る。骨成長刺激装置の体外取り出し（ｅｘｐｌａｎｔ）
時には、埋没した（ｉｍｐｌａｎｔ）カソードを体内に
残したままにしておくことが必要な場合がある。これ
は、骨が治癒して、初めに骨塊に埋没したカソードを被
包するようになってからも必要なことがある。そして、
カソードが損傷するかまたは他の原因で機能しなくなる
と、その骨部位のカソードを取り替えるのに大規模な手
術が必要になる。これによって、感染症のような外科的
合併症の危険性が増大する。また、ＤＣ型刺激装置とそ
のカソードは、関連する身体組織に近接していることに
よりイメージング（結像）の結果の品質を低下させる。
同様に、磁気共鳴イメージング、コンピュータ援用断層
撮影法（ＣＴ）［ｃｏｍｐｕｔｅｒ−ａｉｄｅｄ ｔｏ
ｍｏｇｒａｐｈｙ］及びＸ線写真法のようなイメージン
グ技術は全て影響される。

【０００４】また、外部設置型の骨成長刺激装置にもい
くつかの短所がある。この種の骨成長刺激装置は、体外
に取り付けるため、外来患者または半外来患者の場合、
損傷し易い。故意でも、不注意でも、装置が動くことに
よって損傷する場合がある。これらの装置は扱いにく
く、通常、患者が操作する必要がある。そのため、患者
の適応性の問題、ひいては刺激装置の有効性の問題が生
じる。さらに、容量結合型刺激装置は、患者の皮膚と各
電極との間に導電性ゲルを必要とする。このゲルは頻繁
に交換しなければならず、皮膚刺激を引き起こすという
ことが知られている。

【０００５】最もよく知られている骨成長刺激装置だけ
が、製造業者が装置をオンにし、骨成長刺激装置のバッ
テリが消耗するか、または電源が他の原因で断たれた場
合にオフになるようになっている。「モニタ可能な骨成
長刺激装置（Ｍｏｎｉｔｏｒａｂｌｅ Ｂｏｎｅ Ｇｒ
ｏｗｔｈ Ｓｔｉｍｕｌａｔｏｒ）」という名称のハー
ショーン（Ｈｉｒｓｈｏｒｎ）の米国特許第４，４１
４，９７９号（１９８３年１１月１５日発行）には、傷
害部位に伝達される電流に比例した割合で電磁エネルギ
ーパルスを発する埋没可能なＤＣ骨成長刺激装置が開示
されている。これによれば、骨部位に伝達されるエネル
ギーをある程度モニタ（監視）することが可能である。
しかしながら、骨成長刺激装置は、他のパラメータも重
要である。担当医にとっては、骨成長刺激装置の動作モ
ード、付属の刺激装置バッテリの予測寿命、及びリード
線の状態を知ることが重要な場合もある。逆に、骨成長
刺激装置のある動作モードをプログラムに組むことがで
きることも望ましいことである。このようなプログラム
可能性は、埋没可能な骨成長刺激装置の場合、他の方法
ではアクセスできないため特に重要である。そのような
モニタ可能性、及び、プログラム可能性は、従来の埋没
可能な骨成長刺激装置と共に利用可能ではなかった。

【０００６】

【発明が解決しようとする課題】そのため、埋没可能
で、容易に交換でき、かつ使用後には完全に除去するこ
とができ、使用時にモニタ可能であり、かつプログラム
可能であり、患者の関与が不要で、イメージングの結果
に悪影響を及ぼすことがない骨成長刺激装置が必要とな
ってきた。したがって、本発明の目的は、従来技術の骨
成長刺激装置に付随する欠点や問題を実質的に解消、あ
るいは軽減することができる埋没可能な骨成長刺激装置
を提供することにある。

【０００７】

【課題を解決するための手段】前記目的達成のため、本
発明においては、第１の電極及び第２の電極を骨部位の
近くの組織に埋没するステップよりなる骨部位の骨修復
の治療的刺激のための方法が開示されている。これらの
電極は交流を発生させる骨成長刺激装置に結合される。

【０００８】本発明の装置の第１の技術的長所は、その
埋没可能性にある。この装置は完全自蔵式であり、人体
内への埋没に適している。骨成長刺激装置が体内に埋没
できることによって、装置の偶発的な損傷の可能性が小
さくなり、患者の適応性の問題が実際上ほとんど問題に
ならなくなる。その結果、骨成長刺激装置の信頼性及び
有効性が共に増大する。

【０００９】本発明の第２の技術的長所は、その交流的
性格にある。装置が交流式であるため、電極は傷害部位
から離して、例えば皮下に設置することができる。これ
によって、骨成長刺激装置の埋没及び体外取り出し時の
周囲組織の外傷が比較的少なくなり、感染の機会が減る
と共に、イメージングの結果が改善される。さらに、電
極を傷害部位から離して設置しても、従来の整形外科的
処置を何ら変更する必要はない。

【００１０】本発明の骨成長刺激装置の第３の技術的長
所は、そのプログラム可能性にある。装置の動作は、そ
の寿命期間中、患者の必要により良く適合するよう外部
の送受信器によって修正、変更することができる。ディ
ジタル信号を刺激装置に中継するためには磁気パルスを
使用する。

【００１１】本発明の骨成長刺激装置の第４の技術的長
所は、そのモニタ可能性にある。この骨成長刺激装置
は、その動作の重要な特性をモニタし、それらの特性を
医者による評価の用に供するために低周波磁気パルスに
よって外部装置に伝える能力を有する。これにより患者
に対して最大の治療的価値を確保することができる。患
者は、装置の欠陥を見つけ出し、修理することが可能な
ことにより、欠陥のある骨成長刺激装置の埋没を避ける
ことができる。

【００１２】最後に、本発明の骨成長刺激装置のもう一
つの技術的長所は、本願で開示するその電極構造にあ
る。これらの電極は、本発明の骨成長刺激装置の１つの
面上に設けられた２つの平らな導電表面よりなる。医者
は、装置を電極の面が下側に来る骨組織及びその周囲の
筋肉塊と反対側を向くように埋没することができる。こ
のように埋没すると骨成長刺激装置の有効性が増大する
ということが実証されている。

【００１３】

【実施例】以下、本発明をその実施例により添付図面の
図１及至図２６を参照しつつ詳細に説明する。これらの
図面においては、同じ構成部分及び互いに相当する構成
部分は全図面を通して同じ参照符号により示す。

【００１４】本発明は、下記の見出しに従って説明を進
める。 Ａ．機械的実装 １．ＡＣ（交流）用構成 ２．ＤＣ（直流）用構成 Ｂ．出力特性 １．ＡＣ用構成 ２．ＤＣ用構成 Ｃ．埋没用配置構成 １．ＡＣ用構成 ２．ＤＣ用構成 Ｄ．エレクトロニクス構成要素の実施例 １．概説 ２．通信プロトコル ３．信号／外部入力の説明 ４．回路説明 ａ．圧電結晶発振器回路 ｂ．パワーオンリセット回路 ｃ．主タイムベース回路 ｄ．出力ドライバ回路 ｅ．送信器回路 ｆ．ＰＰＭデコーダ回路 ｇ．通信モデム回路 ｈ．リード線状態回路 ｉ．受信器回路 ｊ．バッテリ状態インジケータ回路 ｋ．電圧基準／調整器回路 ５．刺激装置の回路構成 ａ．ＡＣ用構成 ｂ．ＤＣ用構成

【００１５】Ａ．機械的実装 １．ＡＣ（交流）用構成 図１及び図２は、交流出力を発生するように構成された
本発明の骨成長刺激装置の等角投影図である。特に、図
１は患者への埋没が可能な状態のＡＣ型骨成長刺激装置
を示す。図２は、最終組み立ての前の段階の本発明の骨
成長刺激装置を示す。

【００１６】図１では、交流（「ＡＣ」）出力用に構成
された骨成長刺激装置（以下、「ＡＣ型刺激装置」とす
る）が全体として符号１０で示されている。ＡＣ型刺激
装置１０は、第１の電極１４と第２の電極１６とを接続
する軟質エラストマー材料で形成された薄く細長いアー
ム１２を有する。ＡＣ型刺激装置１０が全体的に平たい
状態にあるときは、アーム１２はこれらの電極１４と１
６との間に所定の距離を維持する。他方、アーム１２
は、ＡＣ型刺激装置１０を外科的に埋没する患者の部位
の輪郭形状に適合させ易くするためにたわみ性を有す
る。

【００１７】好適な態様においては、アーム１２は、ダ
ウ‐コーニング社製のＭＤＸ ４−４５１６という名称
のシリコン（ｓｉｌｉｃｏｎ）で形成されている。この
シリコンに代えて、ウレタンやシリコン‐ウレタン・ブ
レンド（ｓｉｌｉｃｏｎ−ｕｒｅｔｈａｎｅ ｂｌｅｎ
ｄｓ）のような他の埋没可能な材料を用いてもよい。電
極１４及び１６はチタン製である。さらに、電極１４
は、ＡＣ型刺激装置１０に埋め込まれたチタン・ハウジ
ングの露出部分よりなる（図２参照）。チタン・ハウジ
ングは、電極１４以外にはチタンの部分が全く露出され
ることがないようパリレン（ｐａｒｙｌｅｎｅ）のよう
な非導電性材料でコーティングされている。ＡＣ型刺激
装置１０は、長さが約１５．２ｃｍ（約６インチ）、厚
さが約０．５１ｃｍ（約０．２インチ）である。ＡＣ型
刺激装置１０の約１４ｃｍ（約５．５インチ）の部分は
アーム１２よりなる。ＡＣ型刺激装置１０の残りの部分
は、非導電性材料をコーティングしたエレクトロニクス
構成部分用ハウジング（図２参照）よりなる。

【００１８】動作において、ＡＣ型刺激装置１０は電極
１４と１６との間に交流を発生させる。その結果生じる
電界を利用して骨の治癒を刺激することができる。

【００１９】図２は、アーム１２を形成する前に、パリ
レンの非導電層をハウジング１８にコーティングする前
の段階のＡＣ刺激装置１０を示す。ハウジング１８はフ
ィードスルーアセンブリ２０を含む。フィードスルーア
センブリ２０はリード線２２を電極１６へ通過させる。
ハウジング１８上の破線は最終組み立て後における電極
１４の位置を示す。さらに、ハウジング１８には凹凸状
の表面のある２つのリップ２４を有する。これらのリッ
プ２４は、そのような表面によってアーム１２（図１参
照）とハウジング１８とをしっかり結合し易くする。

【００２０】本発明の一実施態様においては、ハウジン
グ１８はその最終長さと等しい長さを有する２つのクラ
ムシェル半部で形成される。この第１の実施例において
は、エレクトロニクス構成部分を２つのクラムシェル半
部の間に挿入し、これらのクラムシェル半部を互いに溶
接して気密封止する。第２の実施例においては、ハウジ
ング１８は、その最終長さより僅かに長い２つのクラム
シェル半部から形成される。クラムシェル半部をまず電
子アセンブリ（ｅｌｅｃｔｒｏｎｉｃ ａｓｓｅｍｂｌ
ｙ）なしで互いに溶接する。次に、端の部分を取り除い
て電子アセンブリをその中に挿入し、キャップを開口部
に溶接して気密封止する。この実施例においては、リー
ド線２２はＭＰ３５Ｎのような医療用合金で形成され
た、らせん形コイル線よりなる。

【００２１】２．ＤＣ用構成 図３は、直流出力を発生するように構成された本発明の
骨成長刺激装置（以下、「ＤＣ型刺激装置」とする）２
６の等角投影図である。このＤＣ型刺激装置２６は、ア
ノード２８及び２つのカソード３０を含む。アノード２
８は、ＤＣ型刺激装置２６のハウジング（図２に示すも
のとほぼ同様である）に多量の白金を電気めっきするこ
とにより形成される。ＤＣ型刺激装置２６は、人体への
挿入のためにＤＣ型刺激装置２６をより滑らかにし、フ
ィードスルーアセンブリ（図２参照）を絶縁するための
短いエラストマー製アーム３２を有する。図１及び図２
に関して説明したのと同様に、ＤＣ型刺激装置２６もチ
タンハウジングを有する。これには非導電材料のコーテ
ィングはない。さらに、カソード３０が、ＭＰ３５Ｎの
ような適切な医療用合金製のコイル線によってＤＣ型刺
激装置２６内部のエレクトロニクス構成部分に接続され
ている。リード線３４は、アーム３２中に完全に収納さ
れてはいないので、カソード３０を治療する骨塊上また
は骨塊内部に容易に設置しうるようにしてある。リード
線３４は、エラストマー材で形成されたチューブで外装
されている。

【００２２】動作に際して、ＤＣ型刺激装置２６はカソ
ード３０とアノード２８との間にＤＣ電流を発生させ
る。後で図１３及至図２６との関連において説明するよ
うに、ＤＣ型刺激装置２６の各カソード３０はそれぞれ
独立した電流経路をなす。

【００２３】Ｂ．出力特性 １．ＡＣ用構成 図４は、図１及び図２で示す骨成長刺激装置の出力を図
式的に表した説明図である。ＡＣ型刺激装置１０（図１
及び図２参照）は交流出力を発生する。好適な実施態様
においては、ＡＣ型刺激装置１０は、９９個のパルス
（「バースト」）の後に休止期間が続く非対称出力を発
生する。休止期間の後は、ＡＣ型刺激装置１０がオフに
なるまでバースト／休止期間のサイクルが繰り返され
る。持続時間がt1で示されている出力パルスの正の部分
は、長さが約６５μｓであり（ｔ1 ＝６５μｓ）、９０
０μＡ（マイクロアンペア）の振幅を有する。この電流
は、図６に示す移植用配置構成の治癒対象部位に約３ｍ
Ｖ／ｃｍ（ミリボルト／センチメートル）の電界強度を
発生させる。持続時間がｔ2 で示されている出力の負の
部分は、長さが約１９５μｓであり（ｔ2 ＝１９５μ
ｓ）、−３００μＡの振幅を有する。したがって、上記
と同じ治療のための治癒対象部位に−１ｍＶ／ｃｍの電
界強度を発生させる。ＡＣ出力信号は、９９個のパルス
発生後、約６４０ミリ秒の間オフとなる。これによって
生じるバースト／休止期間の繰り返し周波数は１．４９
Ｈｚとなる。

【００２４】ＡＣ刺激装置１０が、対称でも非対称で
も、上記以外の波形を出力するようにすることが可能な
ことが理解されるべきである。例えば、ＡＣ型刺激装置
１０は、正弦波形を有する出力を発生することも可能で
ある。出力の正及び負の部分の振幅は、骨部位で０．３
〜３ｍＶ／ｃｍの電界強度が得られるように変更するこ
ともできる。この範囲の電界強度で、最適の治癒結果を
得ることができる。

【００２５】２．ＤＣ用構成 図５は、図３に示す骨成長刺激装置の出力を図式的に表
した説明図である。ＤＣ型刺激装置２６（図３に示す）
は、その動作時、その２つのカソードとアノードとの間
に約−２０μＡの一定の負電流を発生する。

【００２６】３．埋没用配置構成 １．ＡＣ用構成 図６は、図１及び図２に示すＡＣ型骨成長刺激装置１０
の埋没用配置構成の一実施態様を示す人体の概略断面図
である。ＡＣ型刺激装置１０は、電極１４及び１６を含
む平面にほぼ垂直な平面内にある縦軸線に沿って二分さ
れる。ＡＣ型刺激装置１０は、全体を３６で示す人体内
の脊椎骨３８の近くに移植される。ＡＣ型刺激装置１０
は、電極１４と１６との間に発生する電界が骨成長刺激
が必要な脊椎骨３８の部分を透過するようにして脊椎骨
３８の近くに設置される。ＡＣ型刺激装置１０によって
発生する電界の外側の限界が電気力線４０によって大ま
かに示してある。脊椎骨３８は、２つ以上の脊椎骨が臨
床上一緒に融合されるときに、一般に骨成長刺激が必要
である。

【００２７】ＡＣ型刺激装置１０の交流的な特質と電極
間隔のために、ＡＣ型刺激装置１０が脊椎骨３８と接し
ていなくとも、脊椎骨３８は電界４０の望ましい作用を
受けることができる。例えば、ＡＣ型刺激装置１０は脊
椎骨３８の傷害部位から１センチメートル以上離して設
置してもよい。これによって、外科医はＡＣ型刺激装置
１０を皮下に埋没することが可能となる。その結果、刺
激装置の埋没と取り出しが簡単になり、感染の機会が減
り、イメージングの結果が改善される。イメージングの
結果は、脊椎骨３８の近くに異物がないことにより改善
される。

【００２８】好適な実施態様においては、ＡＣ型刺激装
置１０はその電極１４及び１６を脊椎骨３８と反対側に
向けて皮下に移植される。実験に基づく研究の結果、こ
の配置の仕方によって電界分布が改善され、かつ不注意
から生じる間違った筋肉刺激が少なくなるということが
確認されている。

【００２９】２．ＤＣ用構成 図７は、図３に示すＤＣ型刺激装置２６の埋没用配置構
成の一実施態様を示す人体の概略等角投影図である。こ
の場合、ＤＣ型刺激装置２６は、脊椎４４の隣合う２つ
の脊椎骨３８に骨移植片の塊４２を融合させるために用
いられる。ＤＣ型刺激装置２６は皮下に移植することも
可能である。しかしながら、リード線３４は、カソード
３０（図示せず）が骨移植片の塊４２中に直接入るか、
またはその近傍に来るように挿入しなければならない。
両方のカソード３０が共に同じ骨部位に設置する必要は
ない。

【００３０】いずれかの骨にある何種類かの骨傷害を修
復するような場合は、ＡＣ型刺激装置１０及びＤＣ型刺
激装置２６の両方を、その骨の近くに埋没することがで
きるということを理解すべきである。例えば、これらの
刺激装置は、体内の長骨の治癒を促進するために用いる
ことができる。また、これらの刺激装置は、ある骨部位
での骨折の治癒を促進するために用いることもできる。

【００３１】Ｄ．電子構成要素の実施態様 １．概説 図８及び図９は、図１及至図３に示す骨成長刺激装置で
使用する特定用途向け集積回路（「ＡＳＩＣ」）４６の
ブロック図の左半分及び右半分をそれぞれ示す。集積回
路４６は、２８個の外部接続部、すなわちパッド１及至
２８を有する。ＩＣ４６の内部には、圧電結晶発振器回
路４８、パワーオン・リセット回路５０、主タイムベー
ス回路５２、出力ドライバ回路５４、送信器回路５６、
ＰＰＭデコーダ回路５８、通信モデム回路６０、リード
線状態回路６２、受信器回路６４、バッテリ状態インジ
ケータ回路６６、そして電圧基準／調整器回路６８が設
けられている。

【００３２】圧電結晶発振器回路４８は、ラベルＣ７６
＿８で示す７６．８ｋＨｚのクロック信号を発生する。
この回路は３つの外部接続部、すなわちＸＴＲＭ、ＸＴ
ＡＬ１及びＸＴＡＬ２と、１つの入力ＧＮＤ＿ＲＥＦを
有する。この回路については、図１３を参照しつつさら
に詳細に説明する。

【００３３】パワーオン・リセット回路５０は、電源立
ち上げ後、３つのリセット出力ＮＲＥＳＥＴ、ＮＲＳＴ
ＰＲＧ、ＮＲＳＴを発生して、他の全ての回路を初期状
態に設定する。この回路は、４つの入力Ｃ７６＿８、Ｃ
１＿４９、ＮＳＴＲＴ及びＩＰＯＲと、２つのテストポ
イントＴＥＳＴ及びＴＰ６を有する。パワーオン・リセ
ット回路５０については、図１４を参照しつつさらに詳
細に説明する。

【００３４】主タイムベース回路５２は、出力ドライバ
回路５４の制御用のパルスタイミング信号を発生する。
さらに、主タイムベース回路５２は、ＩＣ４６用の２４
時間タイマとしても機能する。この回路は、８つの出力
ＢＩＡＳＯＮ、ＮＩＰＬＵＳ、ＩＭＩＮＵＳ、ＩＭＩＮ
ＵＳ２、ＮＯＵＴ＿ＯＮ、ＮＥＮ＿ＡＮＬ、ＡＮＬ＿Ｃ
ＬＫ及びＣ１＿４９を発生する。この回路は、６つの入
力、ＮＲＥＳＥＴ、ＲＥＣ＿ＯＦＦ、Ｃ７６＿８、ＤＣ
ＯＮ、ＳＴＩＭ０、ＳＴＩＭ１と、２つのテストポイン
ト、ＴＥＳＴ及びＴＰ１を有する。主タイムベース回路
５２については、図１５を参照しつつさらに詳細に説明
する。

【００３５】出力ドライバ回路５４は、患者に供給され
る出力信号、ＯＵＴ１及びＯＵＴ２を制御する。この回
路は、入力ＧＮＤ＿ＲＥＦ、ＮＯＵＴ＿ＯＮ、ＩＭＩＮ
ＵＳ、ＩＭＩＮＵＳ２、ＮＩＰＬＵＳ及びＢＩＡＳＯＮ
と、外部接続部ＩＬＩＭＩＴ、ＩＴＲＭ、及びＳＹＭＴ
ＲＭを有する。出力ドライバ回路５４については、図１
６を参照しつつさらに詳細に説明する。

【００３６】送信器回路５６は、ＰＰＭデコーダ５８か
らのパルスタイミングパラメータと通信モデム６０から
出力されるデータとを結合して、低周波磁気パルスをＮ
ＴＲＡＮＳ＿ＯＵＴを介して外部受信器へ送信する。こ
の回路は、入力Ｃ７６＿８、ＳＴＡＲＴＣＬＫ、ＯＮＥ
ＣＬＫ、ＺＥＲＯＣＬＫ、ＴＣＯＤＥ及びＸＭＩＴを有
する。送信器回路５６については、図１７を参照しつつ
さらに詳細に説明する。

【００３７】ＰＰＭデコーダ回路５８は、受信器回路６
４からの受信情報が有効なダウンリンク通信であるかど
うかを判断する。また、ＰＰＭデコーダ回路５８は、送
信器回路５６で使用するパルス位置プロトコルを発生す
る。この回路は、出力Ｃ３８＿４、ＮＰＰＭＲＳＴ、Ｄ
ＳＴＢ、ＤＡＴＡ、ＳＴＡＲＴＣＬＫ、ＲＥＣ＿ＯＦ
Ｆ、ＺＥＲＯＣＬＫ、ＯＮＥＣＬＫを発生する。また、
ＰＰＭデコーダ回路５８は、入力Ｃ７６＿８、ＮＲＥＣ
＿ＯＵＴ、ＮＴＲＡＮＳ、ＮＲＳＴと、２つのテストポ
イントＴＥＳＴ及びＴＰ４を有する。この回路について
は、図１８及び図１９を参照しつつさらに詳細に説明す
る。

【００３８】通信モデム回路６０は、その２つの出力ビ
ットＳＴＩＭ０及びＳＴＩＭ１によってＩＣ４６の動作
モードを制御する。これらの２ビットは、４つの可能な
動作モード、すなわちオフ、４時間オン／２０時間オ
フ、８時間オン／１６時間オフ、または連続オンのいず
れかを設定する。また、この回路は、バッテリの状態を
示すバッテリ状態インジケータ回路６６からの信号（Ｅ
ＯＬ及びＬＯＷＢＡＴＴ）、及び出力リード線のインピ
ーダンスを示すリード線状態回路６２からの信号（ＬＤ
ＨＩＧＨ及びＬＤＬＯＷ）を受信する。そして、この回
路は、送信器回路５６による送信のために１１ビットの
通信ワード及び送信イネーブル信号（ＴＣＯＤＥ及びＸ
ＭＩＴ）を発生する。通信モデム回路６０は、上記以外
に９つの入力ＮＲＳＴＰＲＧ、Ｃ３８＿４、ＮＰＰＭＲ
ＳＴ、ＤＳＴＢ、ＤＡＴＡ、ＳＴＡＲＴＣＬＫ、ＲＥＣ
＿ＯＦＦ、ＤＣＯＮ及びＣＯＤＥ、２つの出力ＮＴＲＡ
ＮＳ及びＮＳＴＲＴと、２つのテストポイントＴＥＳＴ
及びＴＰ５を有する。通信モデム回路６０については、
図２０を参照しつつさらに詳細に説明する。

【００３９】リード線状態回路６２は、出力リード線の
インピーダンスを所定の閾値と比較する。この回路は、
２つの出力ＬＤＬＯＷ及びＬＤＨＩＧＨを有する。この
回路は、入力ＮＲＳＴ、ＩＭＩＮＵＳ、ＡＮＬ＿ＣＬ
Ｋ、ＤＣＯＮ、ＮＥＮ＿ＡＮＬ、ＩＬＥＡＤと、ＯＵＴ
１、ＯＵＴ２、ＬＤＴＲＭ１及びＬＤＴＲＭ２への接続
部、そして２つのテストポイントＴＥＳＴ及びＴＰ２も
有する。リード線状態回路６２については、図２１を参
照しつつさらに詳細に説明する。

【００４０】受信器回路６４は、アナログ入力ＲＥＣＶ
を入力してディジタル出力ＮＲＥＣ＿ＯＵＴを発生す
る。この信号ＲＥＣＶは、ＩＣ４６の外部の装置から供
給される。受信器回路６４は、もう一つの入力ＩＲＥＣ
を有する。この回路については、図２２を参照しつつさ
らに詳細に説明する。

【００４１】バッテリ状態インジケータ回路６６は、接
続されたバッテリによって供給される電圧をモニタし、
バッテリがＬＯＷＢＡＴＴ及びＥＯＬに相当する２つの
トリップポイント（切り替え点）に達した時、それらの
状態を示す信号を通信モデム回路６０に送る。この回路
は、入力ＮＲＳＴ、ＲＥＣ＿ＯＦＦ、Ｃ１＿４９、ＮＥ
Ｎ＿ＡＮＬ、ＩＢＡＴＴ及びＧＮＤ＿ＲＥＦと、ＥＯＬ
ＴＲＭへの外部接続部、そして２つのテストポイントＴ
ＥＳＴ及びＴＰ３を有する。バッテリ状態インジケータ
回路６６については、図２３を参照しつつさらに詳細に
説明する。

【００４２】電圧基準／調整器回路６８は、ＩＣ４６で
使用するバイアス電流ＩＰＯＲ、ＩＲＥＣ、ＩＢＡＴ
Ｔ、ＩＬＥＡＤ、ＩＤＣＯＮ、ＩＣＯＤＥ及びＩＴＥＳ
Ｔを発生する。この回路は、入力ＶＳＥＴ１、ＶＳＥＴ
２及びＶＲＥＦと、出力ＧＮＤ＿ＲＥＦを有する。電圧
基準レギュレータ回路６８については、図２４を参照し
つつさらに詳細に説明する。

【００４３】２．通信プロトコル 図１０は、図８及び図９に示す回路で使用する通信プロ
トコルを図式的に表した説明図である。集積回路４６
は、１２００Ｈｚでデータを送受信する。この送受信の
速度によって、８３３μｓのオーバーオール受信ウィン
ドウが得られる。集積回路４６は、スタートウィンドウ
でスタートパルスを受信すると、「１」ウィンドウ、
「０」ウィンドウまたは「検出パルスなし」ウィンドウ
中におけるデータパルスの有無を調べる。図示したよう
に、これらの３つのデータウィンドウは、それぞれスタ
ートパルスの後、約２０８μｓ、４１６μｓ、及び６２
４μｓの位置に生じる。通信プロトコルは、「１」ウィ
ンドウ中でパルスが受信されると、データ論理レベル
“１”を生じ、パルスが「０」ウィンドウ中に受信され
るとデータ値“０”を生じる。「パルス検出なし」ウィ
ンドウ中でパルスが受信されると、通信エラーが指示さ
れる。本発明で開示される通信プロトコルによれば、ス
タートウィンドウにはいずれもパルスが必要であり、か
つ「１」ウィンドウ及び「０」ウィンドウのいずれか一
方がデータ値を持つことが必要であると規定することに
より、さらにエラーチェックを行うことができる。各ウ
ィンドウは長さ（幅）が約１０４μｓである。データ検
出は、各通信動作の間、上記の４つのウィンドウ中にお
いてのみ可能である。

【００４４】外部の送受信器は、１２００ボー（Ｂａｕ
ｄ）の能力を持つマイクロプロセッサを適当なコイルに
接続することにより製作することができる。

【００４５】図１１及び図１２は、図８及び図９に示す
回路のダウンリンク・プログラムデータワード及びアッ
プリンク・ハンドシェークをそれぞれ説明するための表
である。集積回路４６は１１ビットのプログラムデータ
ワードを使用する。ダウンリンクまたは受信データワー
ドはプログラム可能な３データビットよりなる。これら
のダウンリンク・プログラムデータワードの第２、第
３、及び第４ビットには、集積回路４６が動作モードを
調整するために使用するデータが入る。ビット２は、ｒ
ｅａｄ‐ｎｏｔ ｗｒｉｔｅ（ＲＮＷ）ビットである。
ＲＮＷビットが０に等しいと、ＩＣ４６は、第３ビット
及び第４ビットに下記のように作用する。ＲＮＷビット
が１に等しい場合は、ＩＣ４６は単に外部の送受信器へ
１１ビットのプログラムデータワードをアップリンクす
るだけである。第３ビット及び第４ビットＳＴＩＭ０、
ＳＴＩＭ１は、骨成長刺激装置の動作時間を指示する。
図１１に示すように、骨成長刺激装置は次の４つの動作
モードを有する。 （１）連続オフ。 （２）４時間オン２０時間オフ。 （３）８時間オン／１６時間オフ。 （４）連続オン。 ダウンリンク・プログラムデータワード中の他の全ての
ビットは変化しない。第１、第６、及び第７ビットは論
理値１でなければならず、第５、第８及び第１１ビット
は論理値０でなければならない。第９ビット及び第１０
ビットは、それぞれハードワイヤードの制御ビットＤＣ
ＯＮ及びＣＯＤＥに従わなければならない。ＤＣＯＮ
は、骨成長刺激装置がＡＣ出力用に構成されているか、
ＤＣ出力用に構成されているかを示す外部ハードワイヤ
ードのビットである。このビットで、論理レベル０はＡ
Ｃ出力を示し、論理レベル１はＤＣ出力を示す。ＣＯＤ
Ｅは、外部ハードワイヤードの入力ビットである。この
ビットは、例えば、製造した刺激装置の第一および第二
のバージョンを示すのに用いることができる。ダウンリ
ンク・プログラムデータワードは、左から順次右へ送信
される。

【００４６】集積回路４６から外部受信器へ送信される
アップリンク・プログラムデータワードは、８つのデー
タビット、奇数パリティチェックビット、及びスタート
ビット、ストップビットよりなる。スタートビット及び
ストップビットは、それぞれ論理ハイ及びローである。
第２ビット及び第３ビットは、ダウンリンク・プログラ
ムデータワードに関連して説明したように、ＩＣ４６の
現在の動作モードを示す。第４ビット及び第５ビット
は、ＤＣＯＮまたはＣＯＤＥビットが高いか、あるいは
低いかを示す。第６ビット及び第７ビットは、刺激装置
のリード線の状態を示す。ＡＣモードにおいては、これ
らのビットは電極１６（図１及び図２に示す）が正常で
あるかどうか、低インピーダンスを有するか、あるいは
高インピーダンスを有するかを示す。ＤＣモードにおい
ては、これらのビットはリード線３４（図３に示す）の
どちらか一方が異常に高いインピーダンスを有するかど
うかを示す。図１２の表には、各モードにおける各々の
状態を表す特定の論理値が定義されている。第８ビット
及び第９ビットは骨成長刺激装置の内部バッテリの状態
を示す。バッテリ状態インジケータ回路６６（図９参
照）は、２つのトリップポイント２．１Ｖと２．４Ｖに
関してバッテリ電圧をモニタする。これらの電圧は、図
示したように、バッテリ寿命（ＥＯＬ）及びバッテリ電
圧下限（ＬＯＷＢＡＴＴ）に対応する。１０番目のデー
タビットは奇数パリティチェックビットである。このビ
ットは、先行する１の数が偶数であればハイであり、先
行する１の数が奇数であるとローになる。

【００４７】３．信号／外部入力の説明 集積回路４６は、回路内部において、また外部接続用に
下記の信号を使用する。

【００４８】ＡＮＬ＿ＣＬＫは、主タイムベース回路５
２によって発生する。この信号は、ＤＣ出力信号の一定
期間の間にリード線状態回路６２をイネーブル［ｅｎｅ
ｂｌｅ］（使用可能状態）化する。

【００４９】ＢＩＡＳＯＮは、主タイムベース回路５２
によって発生する。これはＡＣモードにおいて、出力信
号の正の部分の間、バイアス電流をオンにする。この信
号は、ＡＣ信号出力の負の部分の間にディスエーブル
［ｄｉｓａｂｌｅ］（無効）化される。ＤＣモードにお
いては、この信号は連続的にハイ状態を保つ。ＢＩＡＳ
ＯＮは出力ドライバによって使用される。

【００５０】Ｃ１＿４９は、主時間基準回路５２により
発生する。これは１．４９Ｈｚのクロック信号である。
この信号は、出力ドライバ５４の出力スイッチの制御論
理用のゲート信号として使用される。

【００５１】Ｃ７６＿８は、圧電結晶発振器回路４８に
よって発生する。これは７６．８ｋＨｚのクロック信号
である。この信号は集積回路４６により主時間基準信号
として用いられる。

【００５２】ＣＯＤＥは、外部ハードワイヤード（ｈａ
ｒｄｗｉｒｅｄ）入力ビットである（パッド１０）。こ
の装置の通信プロトコルでは、有効なダウンリンクのた
めには通信ワードがマッチングビットを有することが要
求される。

【００５３】ＤＡＴＡはＰＰＭデコーダブロック５８に
よって発生する。これは、受信器回路６４から受信され
た有効なデータ０またはデータ１を示すＰＰＭデコーダ
の出力信号である。

【００５４】ＤＣＯＮは外部ハードワイヤードビット
（パッド１３）である。これは、ＡＣまたはＤＣのどち
らの構成用に回路がセットアップされているかを指示す
るために用いられる。論理レベル０はＡＣ用構成を示
し、論理レベル１はＤＣ用構成を示す。

【００５５】ＤＳＴＢはＰＰＭデコーダ回路５８によっ
て発生する。この信号は、有効データを通信モデム回路
６０中へストローブする。

【００５６】ＥＯＬはバッテリ状態インジケータ回路６
６によって発生する。このビットは、バッテリ電圧が
２．１Ｖ以下の場合、論理値１となる。それ以外のとき
は、論理値０を有する。

【００５７】ＥＯＬＴＲＭはバッテリ状態インジケータ
回路６６に入力される。これは外部のコンデンサ及び抵
抗器を介してＶDDに結合されている（パッド１２）。こ
の信号は、バッテリの下限電圧及び寿命電圧を所望のト
リップポイント（ここでは各々２．４Ｖと２．１Ｖ）に
トリミング（ｔｒｉｍ）するために用いられる。

【００５８】ＧＮＤ＿ＲＥＦは電圧基準／調整器回路６
８によって発生する。これはＶDDり１．５Ｖ低いバッフ
ァ付き電圧レベルを有する。この信号は、パッド１８を
介してチップ外に引き出される。／

【００５９】ＩＢＡＴＴは電圧基準／調整器回路６８に
よって発生する。これは、バイアス電流をバッテリ状態
インジケータ回路６６に設定するために用いられる２０
ｎＡの電流シンクを生じさせる。

【００６０】ＩＣＯＤＥは電圧基準／調整器回路６８に
よって発生する。これは、ＣＯＤＥピンが開放状態に保
たれている場合、そのピンをプルダウンするために用い
られる１００ｎＡの電流シンクを生じさせる。

【００６１】ＩＤＣＯＮは電圧基準／調整器回路６８に
よって発生する。これは、ＤＣＯＮピンが開放状態に保
たれているとき、そのピンをプルダウンするために用い
られる１００ｎＡ電流シンクを生じさせる。

【００６２】ＩＬＥＡＤは電圧基準／調整器回路６８に
よって発生する。これは、リード線状態回路６２をバイ
アスするのに用いられる２０ｎＡ電流源である。

【００６３】ＩＬＩＭＩＴは、出力ドライバ回路５４へ
外部接続される（パッド２２）。ＡＣモードにおいて
は、ＩＬＩＭＩＴは使用しない。ＤＣモードにおいて
は、ＩＬＩＭＩＴは刺激装置ハウジングに接続され、装
置のアノードとして機能する。

【００６４】ＩＭＩＮＵＳは主タイムベース回路５２に
よって発生する。ＡＣモードにおいては、これは信号の
負の出力部分を開閉する。ＤＣモードにおいては、これ
は出力電流を開閉する。この信号は出力ドライバ回路５
４によって使用される。

【００６５】ＩＭＩＮＵＳ２は主タイムベース回路５２
によって発生する。ＡＣモードにおいてはこの信号は使
用されない。ＤＣモードにおいては、これはＯＵＴ２の
出力電流を開閉する。この信号は出力ドライバ回路５４
で使用する。

【００６６】ＩＰＯＲは、電圧基準／調整器回路６８に
よって発生する。これは、パワーオン・リセット回路５
０をバイアスするために用いられる１０ｎＡ電流シンク
である。

【００６７】ＩＲＥＣは電圧基準／調整器回路６８によ
って発生する。これは受信器回路６４によって用いられ
る２０ｎＡ電流源である。

【００６８】ＩＴＥＳＴは電圧基準／調整器回路６８に
よって発生する。これは、ＴＥＳＴピンに接続しない場
合にそのピンをプルダウンするために用いられる１００
ｎＡ電流シンクである。

【００６９】ＩＴＲＭは外部の抵抗器を介してＶDDに外
部接続される（パッド２５）。この抵抗器はＡＣ、ＤＣ
両モードにおいて出力電流をトリミングするために用い
られる。これは出力ドライバ回路５４へ入力される。

【００７０】ＬＤＨＩＧＨはリード線状態回路６２によ
って発生する。ＡＣモードにおいては、論理レベル１は
高リード線インピーダンスを示す。ＤＣモードにおいて
は、論理レベル１はＯＵＴ２の高リード線インピーダン
スを示す。

【００７１】ＬＤＬＯＷはリード線状態回路６２によっ
て発生する。ＡＣモードにおいては、論理レベル１は低
リード線インピーダンスを示す。ＤＣモードにおいて
は、論理レベル１はＯＵＴ１の高リード線インピーダン
スを示す。

【００７２】ＬＤＴＲＭ１はリード線状態回路６２に入
力される。これは外部抵抗器を介してＧＮＤ＿ＲＥＦに
接続される（パッド２０）。この信号はリード線状態回
路６２のトリップポイントを設定する。

【００７３】ＬＤＴＲＭ２はリード線状態回路６２に入
力される。これは直列の２つの抵抗器を介してＧＮＤ＿
ＲＥＦに接続される（パッド１９）。この信号はリード
線状態回路６２のトリップポイントを設定するために用
いられる。

【００７４】ＬＯＷＢＡＴＴはバッテリ状態インジケー
タ回路６６によって発生する。この信号は通常ローであ
る。バッテリ出力が２．４Ｖ以下に下がると、この信号
は論理レベル１に変わる。

【００７５】ＮＥＮ＿ＡＮＬは主時間基準装置５２によ
って発生する。ＡＣモードにおいては、この信号は、出
力信号の負の部分の間、バッテリ状態インジケータ回路
及びリード線状態回路をイネーブル化する。それ以外の
時は、これらの回路は電源節約のためディスエーブル化
される。ＤＣモードにおいては、この信号は、バッテリ
状態インジケータ回路及びリード線状態回路を１．４９
Ｈｚの周波数でイネーブル化する。

【００７６】ＮＩＰＬＵＳは、主タイムベース回路５２
によって発生する。ＡＣモードにおいては、この信号は
出力信号の正の部分の間、出力スイッチを制御する。こ
の信号はＤＣモードにおいては使われない。

【００７７】ＮＯＵＴ＿ＯＮは、主タイムベース回路５
２によって発生する。ＡＣモードにおいては、この信号
はバースト期間の間、出力ドライバをイネーブル化す
る。それ以外の時は、この信号はオフとなる。ＤＣモー
ドにおいては、この信号は刺激の持続時間、すなわち４
時間、８時間、または連続オンに対応してその間オンと
なる。

【００７８】ＮＰＰＭＲＳＴはＰＰＭデコーダ回路５８
によって発生する。これは通信モデム回路６０用の基本
リセット信号である。

【００７９】ＮＲＥＣ＿ＯＵＴは受信器回路６４によっ
て発生する。これは受信した外部入力のディジタル表示
信号である。

【００８０】ＮＲＥＳＥＴはパワーオン・リセット回路
５０によって発生する。これはパワーアップ時及び有効
なダウンリンク／アップリンク通信の後にリセットされ
る。いずれの場合も、この信号は７６．８ｋＨｚクロッ
クの２クロックサイクル後にハイに復帰する。

【００８１】ＮＲＳＴはパワーオン・リセット回路５０
によって発生する。これはパワーアップ時及び有効なダ
ウンリンク／アップリンク通信の後にリセットされる。
いずれの場合も、この信号は１．４９Ｈｚクロックの１
クロックサイクル後にハイ状態に復帰する。

【００８２】ＮＲＳＴＰＲＧはパワーオン・リセット回
路５０によって発生する。これはパワーアップ時にリセ
ットされる。これはＮＲＳＴがハイに切り換わった後、
そのハイ状態に復帰する。

【００８３】ＮＳＴＲＴは通信モデム回路６０によって
発生する。この信号は、有効なダウンリンク／アップリ
ンク通信の後、リセットを起動する。

【００８４】ＮＴＲＡＮＳは、通信モデム回路６０によ
って発生する。これは有効なダウンリンク通信の終了を
示す。

【００８５】ＮＴＲＡＮＳ＿ＯＵＴは送信器回路５８に
よって発生する。これは送信器回路５６のドライバ段の
出力信号である。この信号は外部のコイルに接続される
（パッド８）。

【００８６】ＯＮＥＣＬＫはＰＰＭデコーダ回路５８に
よって発生する。通信プロトコルにおける論理レベル１
のデータ位置に対応するデコードされたクロック信号で
ある。

【００８７】ＯＵＴ１は出力ドライバ回路５４の出力で
ある（パッド２３）。ＡＣ及びＤＣ両モードにおいて、
これは出力信号となる。

【００８８】ＯＵＴ２は出力ドライバ回路５４の出力で
ある（パッド２４）。ＡＣモードにおいては、ＯＵＴ２
はＯＵＴ１に接続される。ＤＣモードにおいては、ＯＵ
Ｔ２は第２の独立電流経路となる。

【００８９】ＲＥＣ＿ＯＦＦはＰＰＭデコーダ回路５８
によって発生する。この信号は、アップリンク動作の
間、受信器、バッテリ状態インジケータ回路及び出力ド
ライバ回路をディスエーブル化する。

【００９０】ＲＥＣＶはレシーバ装置５６に入力され
る。これは外部のコイルに接続される（パッド９）。

【００９１】ＳＴＡＲＴＣＬＫはＰＰＭデコーダ回路５
８によって発生する。これは通信プロトコルにおけるス
タート位置に対応するデコードされたクロック信号であ
る。

【００９２】ＳＴＩＭ０は通信モデム回路６０によって
発生する。この信号は、ＳＴＩＭ１ビットと共に用いら
れて、４つの刺激モード（オフ、４時間オン、８時間オ
ン、連続オン）を発生する。

【００９３】ＳＴＩＭ１は通信モデム回路６０によって
発生する。この信号は、ＳＴＩＭ０信号と共に用いられ
て、４つの刺激モード（オフ、４時間オン、８時間オ
ン、連続オン）を発生する。

【００９４】ＳＹＭＴＲＭは出力ドライバ回路５４に入
力される。これは外部の抵抗器を介してＧＮＤ＿ＲＥＦ
またはＶDDに接続することできる（パッド２１）。この
信号は、出力電流の正の部分をトリミングするために使
われる。この実施例では使用しない。

【００９５】ＴＣＯＤＥは通信モデム回路６０によって
発生する。これは外部送信のために送信器回路５６に送
られるデータ出力である。

【００９６】ＴＥＳＴはＴＰ１及至ＴＰ６と関連して用
いられる試験信号である。これはパッド４でチップ外に
引き出される。

【００９７】ＴＰ１及至ＴＰ６は外部テストポイントで
ある（各々パッド２６、２７、２８、１、２及び３）。
これらのテストポイントは、試験のために種々のセルブ
ロックからのデータを出力する。

【００９８】ＶDDは２．８Ｖバッテリの正の端子に外部
接続されている（パッド１４）。

【００９９】ＶSSは２．８Ｖバッテリの負の端子に外部
接続されている（パッド１１）。

【０１００】ＶＲＥＦは電圧基準／調整器回路６８に入
力される。これは１．５Ｖの無バッファ基準電圧に結合
される（パッド１７）。

【０１０１】ＶＳＥＴ１は電圧基準／調整器回路６８に
入力される。これは直列の２つの外部抵抗器を介してＶ
DDに接続される（パッド１５）。この信号はＶＲＥＦを
トリミングするために使われる。

【０１０２】ＶＳＥＴ２は電圧基準／調整器回路６８に
入力される。これは抵抗器を介してＶDDに接続される
（パッド１６）。この信号はＶＲＥＦをトリミングする
ためにも使用される。

【０１０３】ＸＭＩＴは通信モデム回路６０によって発
生する。これは送信器出力をイネーブル化する。

【０１０４】ＸＴＡＬ１は７６．８ｋＨｚ発振器／抵抗
器回路の１つの端子に外部接続される（パッド６）。こ
れは圧電結晶発振器回路４８に入力される。

【０１０５】ＸＴＡＬ２は７６．８ｋＨｚ発振器／抵抗
器回路の１つの端子に外部接続される（パッド７）。こ
れは圧電結晶発振器回路４８に入力される。

【０１０６】ＸＴＲＭは抵抗器を介してＶDDに外部接続
される（パッド５）。これは７６．８ｋＨｚ圧電結晶発
振器のバイアス電流を設定する。

【０１０７】ＺＥＲＯＣＬＫはＰＰＭデコーダ回路５８
によって発生する。これは、通信プロトコルにおける論
理レベル０と対応するデコードされたクロック信号であ
る。

【０１０８】４．回路説明 ａ．圧電結晶発振器回路 図１３は図８に示す圧電結晶発振器回路４８のブロック
図である。圧電結晶発振器回路４８は、クリスタルドラ
イバ７０、ヒステリシス比較器７２、及び出力ドライバ
７４を含む。クリスタルドライバ７０は、パッド６及び
７を介してクリスタルＸ１及び抵抗器Ｒ２に接続されて
いる。クリスタルＸ１と抵抗器Ｒ２自体は互いに並列に
接続されている。ヒステリシス比較器７２の入力もパッ
ド６及び７を介してクリスタルＸ１及び抵抗器Ｒ２に接
続されている。ヒステリシス比較器７２の出力は、信号
Ｃ７６＿８を出力する出力ドライバ７４に接続されてい
る。ＶDDとパッド５との間には外部抵抗器Ｒ１が接続さ
れている。パッド５は２つの電流源７６及び７８と直列
に接続されている。電流源７６は信号ＧＮＤ＿ＲＥＦに
よって制御される。電流ミラー８０、８２及び８４は、
それぞれクリスタルドライバ７０、ヒステリシス比較器
７２、及び出力ドライバ７４へバイアス電流を供給す
る。これらの各電流ミラーは、電流源７８のある整数倍
の電流を流す。この関係は破線によって示してある。詳
細には、電流ミラー８０は電流源７８の電流の５倍の電
流を吐き出し、電流ミラー８２は電流源７８が吐き出す
電流の３倍の電流を吐き出し、電流ミラー８４は電流源
７８の電流の２倍の電流を吐き出す。電流源７８と電流
ミラー８０、８２及び８４はＶSSに接続されている。

【０１０９】動作において、クリスタルドライバ７０
は、クリスタルＸ１が７６．８ｋＨｚの一定周波数で発
振するようにクリスタルＸ１の両端間に電圧を印加す
る。ヒステリシス比較器７２は、クリスタルＸ１の両端
間の電位差が約１００ｍＶ振れると出力信号を切り替え
る。このヒステリシス比較器７２のハイ／ローのディジ
タル出力は、出力ドライバ７４によって増幅される。出
力ドライバ７４は、最終出力信号をレール・ツー・レー
ル（ＶSSからＶDDへ）確実にスイングさせる。抵抗器Ｒ
１は、ＧＮＤ＿ＲＥＦとの関連で、バイアス電流ミラー
８０、８２及び８４を調節するために用いられる。

【０１１０】ｂ．パワーオン・リセット回路 図１４は、図８に示すパワーオン・リセット回路５０の
ブロック図である。パワーオン・リセット回路５０はＶ
DDとノード８８の間に接続されたダイオード８６を含
む。ノード８８はコンデンサ９０を介してＶSSに接続さ
れている。コンデンサ９０は、例えば６ｐＦのキャパシ
タンスを有する。ノード８８はバッファ９２の入力と接
続されている。バッファ９２は１０キロオーム抵抗器９
６を介してノード９４と接続されている。ノード９４
は、ラッチ９８、１００及び１０２への１つの入力にな
っている。ラッチ９８及び１０２は、デュアル（二重）
リセットラッチであり、ラッチ１００はシングルリセッ
トラッチである。ラッチ９８は、リセット条件（ノード
９４のＮＰＯＲがローか、またはＮＳＴＲＴがロー）が
両方とも論理１へ戻ってから７６．８Ｈｚクロックの２
サイクル後にセットされる（ＮＲＥＳＥＴがハイにな
る）。同様に、ラッチ１０２はリセット条件の両方とも
がハイになってから１．４９Ｈｚクロックの１サイクル
後にセットされる。ラッチ１００は、リセット条件（Ｎ
ＰＯＲロー）がハイになってから１．４９Ｈｚクロック
の１サイクル後にセットされる。図示のように、ラッチ
９８、１００及び１０２の出力には、信号ＮＲＥＳＥ
Ｔ、ＮＲＳＴＰＲＧ及びＮＲＳＴがそれぞれ発生する。

【０１１１】ＴＰ６は、パッド３を介してノード９４ま
たはＮＲＳＴのどちらかに接続される。その具体的な接
続は、パッド４に印加されるＴＥＳＴの論理レベルによ
って決定される。ＴＥＳＴが０に等しいときは、ＴＰ６
はＮＲＳＴに接続される。ＴＥＳＴが１に等しいとき
は、ＴＰＣはノード９４に接続される。

【０１１２】動作においては、電源電圧が降下すると、
コンデンサ９０の放電が生じる。これによって、ノード
８８はすぐにローになる。バッファ９２がラッチ９８、
１００及び１０２をリセットする。ラッチ９８は、クロ
ック信号Ｃ７６＿８の２クロックサイクル後にハイに戻
る。ラッチ１００及び１０２は、クロック信号Ｃ１＿４
９の１サイクル後にハイに戻る。さらに、ラッチ９８及
び１０２はＮＳＴＲＴによってもリセットされる。

【０１１３】試験の間、ＴＰ６にはノード９４の低速バ
ッファ９２の出力またはラッチ１０２の出力が得られ
る。抵抗器９６は、試験の間、ＴＰ６がバッファ９２の
出力をプルダウンするのを防ぐ。

【０１１４】ｃ．主タイムベース回路 図１５は、図９に示す主タイムベース回路５２の概略構
成を示す。主タイムベース回路５２は、出力ドライバ回
路５４（図１６参照）が必要とするクロック信号を発生
する。主タイムベース回路５２は、一連の縦続接続され
た分周回路１０４、１０６、１０８、１１０、１１２、
１１４及び１１６とこれらの分周回路によって駆動され
る種々の論理ゲートを含む。各分周回路は、入力される
クロック信号の周波数をそれぞれ特定の値で分割する。
分周回路１０４はＣ７６＿８を入力信号とする１／５分
周回路である。したがって、分周回路１０４は１５．３
６ｋＨｚ信号を出力する。分周回路１０４の出力は分周
回路１０６の入力に接続されている。分周回路１０６は
１／４分周回路で、３．８４ｋＨｚの出力を発生する。
分周回路１０６の出力は、分周回路１０８の入力に接続
されている。分周回路１０８は１／９９分周回路で、３
８．８Ｈｚクロック信号を発生する。分周回路１０８の
出力は分周回路１１０に入力される。分周回路１１０は
１／２６分周回路で、１．４９Ｈｚ信号、Ｃ１＿４９を
発生する。分周回路１１０の出力は分周回路１１２に入
力される。分周回路１１２は１／５分周回路で、３．３
５秒の周期を有するクロック信号を発生する。分周回路
１１２の出力は分周回路１１４に入力される。分周回路
１１４は１／４，２９７分周回路で、４時間の周期を有
するクロック信号を発生する。分周回路１１４の出力
は、Ｔゲート１１８を介して分周回路１１６に入力され
る。分周回路１１６は１／６分周回路で、２４時間の周
期を有するクロック信号を発生する。分周回路１１６
は、入力として分周回路１１２の出力を切り替え入力す
ることも可能である。この信号ＣＬＫ５は、図示したよ
うに、例えばＴゲート１２０を介して供給される。Ｔゲ
ート１１８及び１２０はＴＥＳＴによって制御される。
また、分周回路１１６は入力信号としてＳＴＩＭ０及び
ＳＴＩＭ１が供給される。図示のように、各分周回路１
０４及至１１６は信号ＮＲＥＳＥＴによってリセットさ
れる。

【０１１５】主タイムベース回路５２の制御論理は、図
示のように、信号ＡＮＬ＿ＣＬＫ、ＮＥＮ＿ＡＮＬ、Ｎ
ＯＵＴ＿ＯＮ、ＩＭＩＮＵＳ２、ＩＭＩＮＵＳ、ＮＩＰ
ＬＵＳ及びＢＩＡＳＯＮを発生させる。Ｃ１＿４９は分
周回路１１０の出力である。分周回路１０４の出力は、
Ｄ型フリップフロップ１２２、１３２及び１３４にクロ
ックとして入力される。分周回路１０４の出力は、フリ
ップフロップ１２２にクロックとして入力する前にまず
インバータ１２４によって反転される。フリップフロッ
プ１２２の入力ＰＵＬＳＥは、分周回路１０６のもう一
方の出力（ＰＷ）に接続されている。ＣＬＫ２とラベル
された出力ＰＷは、分周回路１０６の出力の立ち下がり
エッジで発生する分周回路１０６の出力と同じパルスを
発生する。ＮＲＥＳＥＴ及びＲＥＣ＿ＯＦＦは、ＲＥＣ
＿ＯＦＦがインバータ１２８によって反転された後、Ａ
ＮＤ／ＮＡＮＤゲート１２６に入力される。ゲート１２
６の否定論理積（ＮＡＮＤ）出力はＮＯＲゲート１３０
によってＤＣＯＮと結合される。ゲート１３０の出力は
フリップフロップ１２２のＲＥＳＥＴ入力に接続されて
いる。ゲート１２６の論理積（ＡＮＤ）出力は、Ｄ型フ
リップフロップ１３２及び１３４のリセット入力に接続
されている。フリップフロップ１３２には、ＡＮＤゲー
ト１３６の出力が入力されている。ゲート１３６には、
２つの入力、すなわちＳＴＩＭ＿ＯＮ（分周回路１１６
の出力）及び分周回路１１０の出力が入力されている。
フリップフロップ１３４への入力はＡＮＤゲート１３８
の出力に接続されている。ゲート１３８には、２つの入
力、ＳＴＩＭ＿ＯＮ及びＯＲゲート１４０の出力が入力
されている。ＯＲゲート１４０には、２つの入力、ＤＣ
ＯＮ及び分周回路１１０の出力が入力されている。

【０１１６】ＡＮＬ＿ＣＬＫは、３入力ＡＮＤゲート１
４２の出力である。ゲート１４２には、ＤＣＯＮ、ゲー
ト１３６の出力及びフリップフロップ１３２の出力が入
力されている。ＮＥＮ＿ＡＮＬは、ＯＲゲート１４４の
出力をインバータ１４６によって反転することにより得
られる。ＯＲゲート１４４には、ゲート１３６及びフリ
ップフロップ１３２の出力が入力されている。ＮＯＵＴ
＿ＯＮは、ＯＲゲート１４８の出力をインバータ１５０
によって反転することによって得られる。ゲート１４８
には、ＯＲゲート１４４及びＡＮＤゲート１５２の出力
が入力されている。ゲート１５２は２つの入力ＳＴＩＭ
＿ＯＮ及びＤＣＯＮを有する。ＩＭＩＮＵＳ２は、ＯＲ
ゲート１５４の出力をインバータ１５６によって反転す
ることによって得られる。ゲート１５４には、フリップ
フロップ１３４の出力（反転出力）及びゲート１３０の
出力が入力されている。ＩＭＩＮＵＳは、ＯＲゲート１
５８の出力をインバータ１６０によって反転することに
より得られる。ゲート１５８には、フリップフロップ１
３４の出力（反転出力）及びフリップフロップ１２２の
出力が入力されている。ＮＩＰＬＵＳは、デュアルＡＮ
Ｄ／ＮＡＮＤゲート１６２のＡＮＤ出力をインバータ１
６４によって反転することにより得られる。ゲート１６
２には、フリップフロップ１２２及び１３４の出力が入
力されている。ＢＩＡＳＯＮは、ＡＮＤゲート１６６の
出力をインバータ１６８によって反転することにより得
られる。ゲート１６６には、ゲート１６２のＮＡＮＤ出
力及びインバータ１７０によって反転されたＤＣＯＮが
入力されている。

【０１１７】さらに、Ｔゲート１７２及び１７４の出力
はＴＰ１に接続されている。Ｔゲート１７２及び１７４
の入力は、分周回路１０６の出力、ＰＷ及びフリップフ
ロップ１３４の出力にそれぞれ接続されている。Ｔゲー
ト１７２及び１７４はＴＥＳＴによって制御される。Ｔ
ＥＳＴが０に等しいとき、ＴＰ１は分周回路１０６の出
力ＰＷに接続される。ＴＥＳＴが１に等しいとき、ＴＰ
１はフリップフロップ１３４の出力に接続される。

【０１１８】動作において、分周回路１１６の出力（Ｓ
ＴＩＭ＿ＯＮ）には、ＳＴＩＭ１及びＳＴＩＭ０の値に
応じて下記の約束により一連の４時間パルス（ＰＵＬＳ
ＥＳ）が発生する。ＳＴＩＭ１＝０でＳＴＩＭ０＝０な
らば、ＳＴＩＭ＿ＯＮは連続的にロー。ＳＴＩＭ１＝０
でＳＴＩＭ０＝１ならば、ＳＴＩＭ＿ＯＮは４時間ハイ
及び２０時間ローを周期的に繰り返す。ＳＴＩＭ１＝１
でＳＴＩＭ０＝０ならば、ＳＴＩＭ＿ＯＮは、８時間ハ
イ及び１６時間ローを周期的に繰り返す。ＳＴＩＭ１＝
１及びＳＴＩＭ０＝１ならば、ＳＴＩＭ＿ＯＮは連続的
にハイ。この内部信号によって刺激装置の４つの動作モ
ードが制御される。分周回路１０４の出力は、主タイム
ベース回路５２のタイミングクロックとして機能する。
分周回路の１０６の別の出力であるＰＷは、ＡＣモード
において２５％ハイ／７５％ローのデューティサイクル
を発生する。分周回路１０８は、ＡＣ信号の各バースト
毎に９９個のパルス（ＰＵＬＳＥＳ）を発生させる。分
周回路１１０は１：２５のバースト／休止比を生じる。
これによって、ＡＣモードにおける１．４９Ｈｚ出力が
得られる。

【０１１９】最終分周動作は、試験を容易にするために
３つの分周回路１１２、１１４及び１１６の間で分担し
て行われる。これによって、主タイムベース回路５２は
人工的に１日を２０秒として試験することが可能とな
る。上に述べたように、ＴＥＳＴ＝１のとき、分周回路
１１４はバイパスされる。また、上に述べたように、分
周回路１０６及びフリップフロップ１３４の出力は、Ｔ
ゲート１７２及び１７４を介してＴＰ１で直接見ること
ができる。

【０１２０】ｄ．出力ドライバ回路 図１６は、図９に示す出力ドライバ回路５４のブロック
図である。出力ドライバ５４は、電流ミラー１７６、１
７８、１８０、１８２、１８４、１８６、及び１８８を
含む。電流ミラー１７６は、パッド２５及び外部抵抗器
Ｒ１１を介してＶDDに接続されている。電流ミラー１７
６は制御電圧入力ＧＮＤ＿ＲＥＦを有する。電流ミラー
１７６は、スイッチ１９０を介して電流ミラー１７８に
接続されている。スイッチ１９０はＮＯＵＴ＿ＯＮによ
って制御される。電流ミラー１７８はスイッチ１９０と
ＶSSとの間に接続されている。電流ミラー１８０はＶDD
とノード１９２との間に接続されている。ノード１９２
はパッド２１に任意接続可能な外部抵抗器Ｒ１２を介し
てやはりＶDDに接続されている。また、ノード１９２は
スイッチ１９４を介して電流ミラー１８２にも接続され
ている。スイッチ１９４はＢＩＡＳＯＮによって制御さ
れる。電流ミラー１８２もＶSSに接続されている。電流
ミラー１８４はＶDDとノード１９６との間に接続されて
いる。ノード１９６はパッド２２でＩＬＩＭＩＴに外部
接続されている。また、ノード１９６はスイッチ２００
を介してノード１９８にも接続されている。スイッチ２
００はＮＩＰＬＵＳによって制御される。ノード１９８
はパッド２３においてＯＵＴ１に外部接続され、かつス
イッチ２０２を介して制御ミラー１８６に接続されてい
る。スイッチ２０２はＩＭＩＮＵＳによって制御され
る。また、制御ミラー１８６はＶSSにも接続されてい
る。スイッチ２０４はＩＭＩＮＵＳ２によって制御さ
れ、パッド２４で外部出力ＯＵＴ２を電流ミラー１８８
に接続する。また、電流ミラー１８８はＶSSにも接続さ
れている。

【０１２１】抵抗器Ｒ１１は、電流ミラー１７６を流れ
る電流、ひいては電流ミラー１７８を流れる電流をトリ
ミングする。電流ミラー１８２は、電流ミラー１７８の
電流の３倍の電流を吸い込むように設計されている。電
流ミラー１８６及び１８８は、電流ミラー１７８の電流
の３３倍の電流を吸い込むように設計されている。電流
ミラー１８０は、抵抗器Ｒ１２がないとき、電流ミラー
１８２と同じ電流を吐き出す。抵抗器Ｒ１２を接続し
て、電流ミラー１８０を流れる電流をトリミングするよ
うにしてもよい。電流ミラー１８４は、電流ミラー１８
０を流れる電流の３３倍、あるいは電流ミラー１７８の
電流の約９９倍の電流を吐き出すように設計されてい
る。

【０１２２】ＡＣ動作モードにおいては、スイッチ２０
４は開放され、ＯＵＴ２をＯＵＴ１に外部接続すること
ができる。同時に、スイッチ２００と２０２は非対称に
開閉されて、周期的に電流源（ミラー）１８４からＯＵ
Ｔ１へ電流を吐き出し、ＯＵＴ１から電流源（ミラー）
１８６へ電流を吸い込む動作を繰り返す。ＢＩＡＳＯＮ
は、出力の負の部分の間、電流ミラー１８０及び１８４
をディスエーブル化する。ＮＯＵＴ＿ＯＮは、出力信号
のパルス部分の間のみ、出力ドライブ回路５４をイネー
ブル化する。ＡＣ動作モードではＩＬＩＭＩＴは使用し
ない。

【０１２３】ＤＣ動作モードにおいては、ＩＬＩＭＩＴ
は骨成長刺激装置ハウジング（図２参照）に接続され、
アノードとして機能する。スイッチ２００は開かれ、ス
イッチ１９４は閉じられる。ＯＵＴ１及びＯＵＴ２は、
２本のカソード（図３参照）に接続され、かつそれぞれ
スイッチ２０２及び２０４を介して電流ミラー１８６及
び１８８に接続される。ＤＣ出力はＩＭＩＮＵＳ及びＩ
ＭＩＮＵＳ２によって制御される。

【０１２４】ｅ．送信器回路 図１７は、図８に示す送信器回路５６の概略構成を示
す。送信器回路５６は、インバータドライバ２０８及び
２１０を駆動するスイッチング論理回路（送信パルスエ
ンコーダ）２０６を含む。インバータドライバ２０８及
び２１０はそれぞれスイッチ２１２及び２１４を制御す
る。スイッチ２１２はＶDDを抵抗器２１６に接続する。
抵抗器２１６はノード２１８に接続されている。スイッ
チ２１４はノード２１８をＶSSに接続する。ノード２１
８は、外部接続部ＴＲＡＮＳ（パッド８）及び外部コン
デンサＣ２を介してノード２２０に接続されている。ノ
ード２２０は外部インダクタＬ１を介してＶDDに接続さ
れている。また、ノード２２０は逆に外部抵抗器Ｒ３及
びパッド９のＲＥＣＶを介して集積回路４６にも接続さ
れている。

【０１２５】送信器回路５６の一実施態様においては、
抵抗器２１６及びＲ３は、１０キロオームの抵抗器、Ｃ
２は１０００ｐｆ（ピコファラド）のコンデンサ、イン
ダクタＬは、１４．８ｍＨ（ミリヘンリー）のインダク
タである。

【０１２６】論理回路２０６は、ＮＡＮＤゲート２２４
の出力をインバータ２２６及び２２８によって２回反転
してからインバータドライバ２０８及び２１０へ出力す
る。ゲート２２４は、３入力ＮＡＮＤゲートであり、Ｃ
７６＿８、ＯＲゲート２３０の出力、及びＸＭＩＴを結
合する。ゲート２３０は、ＳＴＡＲＴＣＬＫ、ＡＮＤゲ
ート２３２の出力及びＡＮＤゲート２３４の出力を入力
とする３入力ＯＲゲートである。ゲート２３２にはＯＮ
ＥＣＬＫ及びＴＣＯＤＥが入力されている。ゲート２３
４には、インバータ２３６によって反転されたＴＣＯＤ
ＥとＺＥＲＯＣＬＫが入力されている。

【０１２７】動作において、論理回路２０６は、ＴＣＯ
ＤＥ上の出力データを適切な通信プロトコルウィンドウ
に同期させる。特に、ハイのデータビットはＯＮＥＣＬ
Ｋ及びＣ７６＿８に同期させる。ローのデータビットは
ＺＥＲＯＣＬＫ及びＣ７６＿８に同期させる。ＸＭＩＴ
はイネーブル信号として機能する。論理回路２０６から
の同期をとった出力信号は、インバータ２０８及び２１
０にスイッチ２１２及び２１４を閉じさせる。すると、
インダクタ２２２に電流が流れる。論理回路２０６は、
クロック信号及びＴＣＯＤＥのパルスの長さの故に、１
データビット毎に２回インダクタＬ１をオンにする。

【０１２８】ｆ．ＰＰＭデコーダ回路 図１８及び１９は、図８に示すＰＰＭデコーダ回路５８
の概略構成を示す。ＰＰＭデコーダ回路５８は、ＰＰＭ
クロックデコードブロック２３８及び付随のデータチェ
ック論理回路を含む。図示のブロック２３８は、Ｃ３８
＿４、ＺＥＲＯＣＬＫ、ＯＮＥＣＬＫ、ＳＴＡＲＴＣＬ
Ｋ、ＤＳＴＢ及びＮＰＰＭＲＳＴを発生する。また、ブ
ロック２３８は、ＰＰＭデコーダ回路５８内部で使用す
るタイミング信号である、信号ＴＥＬＣＬＫを発生す
る。ブロック２３８については、図１９を参照しつつさ
らに詳細に説明する。

【０１２９】図１８の回路には、カスケード（縦続）接
続された５つのＤ型フリップフロップ２４０、２４２、
２４４、２４６及び２４８が設けられている。図示のよ
うに、フリップフロップ２４０、２４２、２４４及び２
４６の出力はそれぞれ次段のフリップフロップの入力に
接続されている。フリップフロップ２４０は、インバー
タ２５０によって反転されたＮＲＥＣ＿ＯＵＴによりク
ロックされる。フリップフロップ２４０は、遅延回路２
５２によって僅かに遅延された後のＴＥＬＣＬＫによっ
てリセットされる。（遅延回路２５２としては、例えば
ＡＮＤゲートの両入力をＴＥＬＣＬＫに接続したものを
用いることができる。）フリップフロップ２４２、２４
４、２４６及び２４８は各々ＴＥＬＣＬＫによってクロ
ックされ、ＮＲＳＴによってリセットされる。

【０１３０】ＮＡＮＤゲート２５４は、ＮＲＥＣ＿ＯＵ
Ｔ上のデータビット入力を、図１０で説明した通信プロ
トコルに確実に従わせるためのものである。ゲート２５
４には、３つの入力、すなわちフリップフロップ２４２
の反転出力、ＸＯＲゲート２５６の出力及びフリップフ
ロップ２４８の出力が入力されている。ゲート２５６へ
の入力はフリップフロップ２４４及び２４６の出力に接
続されている。

【０１３１】ＤＡＴＡはフリップフロップ２４６の出力
より発生する。ＲＥＣ＿ＯＦＦはＤ型フリップフロップ
２５８の反転出力をインバータ２６０によって反転する
ことにより発生する。フリップフロップ２５８は、入力
がＶDDに接続され、ＮＴＲＡＮＳによってクロックされ
る。フリップフロップ２５８のリセット信号はＲＳフリ
ップフロップ２６２の出力に接続されている。フリップ
フロップ２６２は、第１の入力がＮＡＮＤゲート２６４
の出力から供給され、第２の入力がインバータ２５０の
出力から供給される。ＮＡＮＤゲート２６４には、ＮＲ
ＳＴ及びＮＡＮＤゲート２６６の出力が入力される。Ｎ
ＡＮＤゲート２６６は、フリップフロップ２５８の反転
出力、ＤＳＴＢ及びＮＡＮＤゲート２５４の出力が入力
される３入力ＮＡＮＤゲートである。フリップフロップ
２４２のセット入力はＮＡＮＤゲート２６８の出力に接
続されている。ＮＡＮＤゲート２６８への入力は、イン
バータ２５０の出力とインバータ２７０を介してＮＰＰ
ＭＲＳＴとに接続されている。

【０１３２】Ｔゲート２７２及び２７４は、ＴＥＳＴの
制御下においてＲＥＣ＿ＯＵＴとＴＥＬＣＬＫをＴＰ４
に切り替え接続する。ＴＥＳＴが０に等しいとき、ＴＰ
４は４８００Ｈｚ信号であるＴＥＬＣＬＫに接続され
る。ＴＥＳＴが１に等しいとき、ＴＰ４はＲＥＣ＿ＯＵ
Ｔに接続される。

【０１３３】動作において、フリップフロップ２４０、
２４２、２４４、２４６及び２４８は、４８００Ｈｚの
ＴＥＬＣＬＫ信号に同期したＮＲＥＣ＿ＯＵＴ上のデー
タを取り込む。ゲート２５４は、データビットを図１０
により説明したＰＰＭプロトコルに確実に従わせる。ゲ
ート２５４は、下記の３つのＰＰＭ条件のうちの１つで
も満たされていない場合、ハイ信号を出力する：（１）
スタートビットがハイ、（２）第２ビットまたは第３ビ
ットのいずれか一方のみがハイ（３）検出パルスなしウ
ィンドウがロー。フリップフロップ２５８及びインバー
タ２６０はＲＥＣ＿ＯＦＦを発生する。

【０１３４】図１９はＰＰＭクロックデコードブロック
２３８（図１８参照）の概略構成を示す。ブロック２３
８は、６つのＤ型フリップフロップ２７６、２７８、２
８０、２８２、２８４及び２８６を含む。これらのフリ
ップフロップは、フリップフロップ２７６、２７８、２
８０、２８２及び２８４の出力がそれぞれフリップフロ
ップ２７８、２８０、２８２、２８４及び２８６のクロ
ック入力に接続されるようにして縦続接続されている。
フリップフロップ２７６のクロック入力は、ＡＮＤゲー
ト２８８の出力に接続されている。ゲート２８８は、２
つの入力、すなわちＣ７６＿８及びＡＮＤゲート２９０
の出力が入力されている。ＡＮＤゲート２９０にはＮＳ
ＴＯＰ及びＮＴＲＡＮＳが入力されている。また、ゲー
ト２９０の出力はフリップフロップ２７６、２７８、及
びＤ型フリップフロップ２９２のリセット入力に接続さ
れている。フリップフロップ２９２はフリップフロップ
２７８の出力によってクロックされ、その入力はＶDDに
よってハイに保たれている。フリップフロップ２９２の
出力には信号ＮＰＰＭＲＳＴが発生する。フリップフロ
ップ２９２の反転出力は、インバータ２９４によって反
転されて、フリップフロップ２８０、２８２、２８４及
び２８６をリセットする。

【０１３５】フリップフロップ２７６、２７８、２８０
及び２８２の各々の入力と反転出力は互いに結合されて
ノード２９６、２９８、３００及び３０２を形成してい
る。これらのノードはＯＲゲート３０４の入力をなして
いる。ＺＥＲＯＣＬＫはＮＯＲゲート３０６によって発
生する。ゲート３０６には、３つの入力、すなわちゲー
ト３０４の出力、ノード３０８の信号及びフリップフロ
ップ２８６の出力が入力されている。ノード３０８はフ
リップフロップ２８４の入力及び反転出力に接続されて
いる。ＯＮＥＣＬＫはＮＯＲゲート３１０によって発生
する。ゲート３１０には、３つの入力、すなわちゲート
３０４の出力、フリップフロップ２８４の出力及びラッ
チ２８６の出力が入力されている。ＳＴＡＲＴＣＬＫは
ＮＯＲゲート３１２によって発生する。ＮＯＲゲート３
１２には、３つの入力、すなわちゲート３０４の出力、
ノード３０８の信号及びフリップフロップ２８６の反転
出力が入力されている。ＤＳＴＢはＮＯＲゲート３１４
によって発生する。ＮＯＲゲート３１４には、４つの入
力、すなわちノード３００の信号、フリップフロップ２
８２の出力、ノード３０８及びノード３１５の信号が入
力されている。ノード３１５はフリップフロップ２８６
の入力及び反転出力に接続されている。ＴＥＬＣＬＫ
は、ノード３０２の信号をインバータ３１６によって反
転することにより得られる。

【０１３６】ｇ．通信モデム回路 図２０は図９に示す通信モデム回路６０のブロック図で
ある。通信モデム回路６０には、出力ＮＳＴＲＴを有す
る１１ビットシフトレジスタ３１８及び１１ビットバス
３２０が設けられている。シフトレジスタ３１８は、Ｎ
ＰＰＭＲＳＴによってリセットされ、ＤＳＴＢによって
クロックされる。ＤＡＴＡとＲＥＣ＿ＯＦＦはＯＲゲー
ト３２２によって論理的に結合される。ゲート３２２の
出力はシフトレジスタ３１８に入力されるデータであ
る。バス３２０は、シフトレジスタ３１８をプロトコル
チェック回路３２４、１１対１マルチプレクサ３２６及
び刺激制御ビットラッチ３２８に接続する。

【０１３７】プロトコルチェック回路３２４には、パッ
ド１３及び１０を介してそれぞれＤＣＯＮ、ＣＯＤＥが
入力される。プロトコルチェック回路３２４は単一の出
力ＡＣＣＥＳＳを有し、この出力はラッチ３２８及びダ
ウンリンク／アップリンク制御回路３３０に入力されて
いる。また、ラッチ３２８には、ＮＲＳＴＰＲＧ、ＤＣ
ＯＮ及び回路３３０からの出力が入力されている。ラッ
チ３２８はＳＴＩＭ０及びＳＴＩＭ１を出力する。ま
た、回路３３０には、ＮＰＰＭＲＳＴ及びＣ３８＿４が
入力されている。図示のように、マルチプレクサ３２６
は、データ入力ＳＴＩＭ０、ＳＴＩＭ１、ＤＣＯＮ、Ｃ
ＯＤＥ、ＬＤＬＯＷ、ＬＤＨＩＧＨ、ＬＯＷＢＡＴＴ、
及びＥＯＬを有する。また、マルチプレクサ３２６も２
つの制御入力ＳＴＡＲＴＣＬＫ及びＲＥＣ＿ＯＦＦを有
する。マルチプレクサ３２６はＴＣＯＤＥ及びＸＭＩＴ
を出力する。

【０１３８】スイッチ３３２は、ＴＥＳＴの論理値に応
じて外部接続部ＴＰ５をバス３２０の１０番目のデータ
線またはＡＣＣＥＳＳへ切り替える。ＴＥＳＴ＝０なら
ば、ＴＰ５はＡＣＣＥＳＳに接続される。ＴＥＳＴ＝１
ならば、ＴＰ５は、情報の最後のビットまたはストップ
ビットが入るバス３２０内のデータ線に接続される。パ
ッド２はＴＰ５に接続され、パッド４はＴＥＳＴに接続
されている。

【０１３９】動作について説明すると、ＤＳＴＢ及びＤ
ＡＴＡを介して１１ビットのデータがシフトレジスタ３
１８中にストローブされる。すると、これらのビットは
バス３２０上で利用可能となる。次に、プロトコルチェ
ック回路３２４は、受信データを、図１１によって説明
したプログラムデータワードに要求される条件について
比較する。それらの条件が満たされていれば、プロトコ
ルチェック回路３２４はＡＣＣＥＳＳ線上に論理１を出
力する。ラッチ３２８は２番目の受信データビットをチ
ェックして、ＳＴＩＭ０及びＳＴＩＭ１を書き込むべき
か（ＲＮＷ＝０のとき）、あるいは単に読み出すだけで
よいか（ＲＮＷ＝１のとき）を決定する。書込み（ｗｒ
ｉｔｅ）コマンドがバス３２０上に与えられると、ラッ
チ３２８に新しいデータがロードされる。読出し（ｒｅ
ａｄ）動作のみが指示されると、通信モデム６０は外部
受信器に対するハンドシェーク通信をアップリンクす
る。回路３３０は、プロトコルチェック回路３２４が有
効な通信が受信されたということを指示すると、ＮＴＲ
ＡＮＳ上に論理０を出力する。

【０１４０】有効なダウンリンクの後に、通信モデム６
０は、図１２によって説明した通信プロトコルに従って
１１のデータビットをＴＣＯＤＥ上に出力する。マルチ
プレクサはＸＭＩＴを介して送信器回路５６をイネーブ
ル化する。マルチプレクサ３２６は、シフトレジスタ３
１８からバス３２０の１１本の各バス線上に押し出され
たビットを順次受け入れることによって正しい順序で各
ビットを出力する。シフトレジスタ３１８にはＲＥＣ＿
ＯＦＦを介して論理値１が押し込まれる。マルチプレク
サ３２６は、この論理値１がバス３２０のバス線をリッ
プル状に伝播するに従い各データ線を順次イネーブル化
する。この手順によれば、アドレスカウンタを要せずし
て、ＳＴＩＭ０、ＳＴＩＭ１、ＤＣＯＮ、ＣＯＤＥ、Ｌ
ＤＬＯＷ、ＬＤＨＩＧＨ、ＬＯＷ、ＢＡＴＴ及びＥＯＬ
の各データ線の信号内容がスタートビットと共にＴＣＯ
ＤＥを介して正しい順序でシリアル出力される。最後の
データビットの出力後、ストップビットの直前に、内部
トグルによって奇数パリティビットが作り出される。マ
ルチプレクサ３２６に代えて、アドレスビットを有する
通常のマルチプレクサを用いることが可能なことが理解
されるべきである。

【０１４１】ｈ．リード線状態回路 図２１は図９に示すリード線状態回路６２の概略構成を
示す。リード線状態回路６２は第１比較器３３４及び第
２比較器３３６よりなる。ＯＵＴ１はパッド２３を介し
て比較器３３４の第１の入力に接続されている。ノード
３３８は比較器３３４の第２の入力に接続されている。
ノード３３８は外部パッド２０を介してノード３４０に
も接続されている。ノード３４０は抵抗器Ｒ９を介して
ＧＮＤ＿ＲＥＦに接続されている。比較器３３６への第
１の入力はノード３４２に接続されている。ノード３４
２は、外部抵抗器Ｒ８及びパッド１９を介してノード３
４０に接続されている。ノード３４２は電流ミラー３４
４にも接続されている。電流ミラー３４４はＶSSに接続
されており、電流ミラー３４６を通る電流とミラー関係
の電流を流す。電流ミラー３４６は、ＮＥＮ＿ＡＮＬ電
流ミラーの制御下においてスイッチ３４８を介してＩＬ
ＥＡＤに接続される。電流ミラー３４６もＶSSに接続さ
れている。ノード３３８は、ＤＣＯＮの制御の下でスイ
ッチ３５２を介して第２の電流ミラー３５０と接続され
る。電流ミラー３５０も電流ミラー３４６とミラー関係
の電流を流し、やはりＶSSに接続されている。比較器３
３４及び３３６への出力はノード３５４及び３５６に接
続されている。ノード３５４はＸＯＲゲート３５８の一
方の入力になっている。ゲート３５８はその第２の入力
としてＤＣＯＮが接続されている。ゲート３５８への出
力はフリップフロップ３６０の入力に接続されている。
ノード３５６はフリップフロップ３６２の入力に接続さ
れている。フリップフロップ３６０及び３６２は、ＮＲ
ＳＴによってリセットされ、ＯＲゲート３６４からの出
力によってクロックされる。ゲート３６４はＡＮＬ＿Ｃ
ＬＫ及びＩＭＩＮＵＳが入力されている。フリップフロ
ップ３６０及び３６２は、それぞれＬＤＬＯＷ及びＬＤ
ＨＩＧＨを発生する。

【０１４２】スイッチ３６６は、パッド２７を介してＴ
Ｐ２と比較器３３４及び３３６の各々の出力とを切り替
え接続する。スイッチ３６６は、パッド４を介してＴＥ
ＳＴの制御の下に作動する。ＴＥＳＴが０に等しいと
き、ＴＰ２はノード３５６に接続される。ＴＥＳＴが１
に等しいとき、ＴＰ２はノード３５４に接続される。

【０１４３】ＡＣ動作モードにおいては、骨成長刺激装
置は電極出力が１つしかない。したがって、ＯＵＴ１と
ＯＵＴ２はチップ外において短絡される。比較器３３４
はＯＵＴ１の電圧をノード３４０の電圧と比較する。Ｏ
ＵＴ１の電圧がノード３４０の電圧以下に低下すると、
比較器３３４は０をラッチ３６０及びＬＤＬＯＷに出力
する。ノード３４０の電圧は抵抗器Ｒ９の選択によって
決まる。比較器３３６はＯＵＴ１上の電圧をノード３４
２の電圧と比較する。ＯＵＴ２上の電圧がノード３４２
の電圧より高いと、比較器３３６は、論理レベル０を出
力し、これがフリップフロップ３６２によってラッチさ
れると共に、ＬＤＨＩＧＨに出力される。ノード３４２
の電圧は抵抗器Ｒ８及びＲ９の選択によって決まる。Ｎ
ＥＮ＿ＡＮＬは、電源節約のため、出力信号の正の部分
及び休止部分の間、リード線状態回路６２をディスエー
ブル化する。電流ミラー３４４はノード３４２から１０
０ｎＡの電流を吸い込む。

【０１４４】ＤＣ動作モードにおいては、ＯＵＴ１及び
ＯＵＴ２はパッド２３及び２４を介して各々カソードに
接続される。また、ノード３４２は抵抗器Ｒ８を介して
ＧＮＤ＿ＲＥＦに接続される。（抵抗器Ｒ８はノード３
４０には接続されない。）スイッチ３５２はＤＣＯＮに
よって閉じられ、電流ミラー３５０はノード３３８から
１００ｎＡの電流を吸い込むことができる。比較器３３
４及び３３６は、ＯＵＴ１及びＯＵＴ２上の電圧をそれ
ぞれノード３３８及び３４２の電圧と比較する。ＯＵＴ
１がノード３４０の電圧より低いと（ＯＵＴ１のリード
線インピーダンスが高い）、比較器３３４は論理レベル
０を出力する。ＯＵＴ２がノード３４２の電圧より低い
と（ＯＵＴ２のリード線インピーダンスが高い）、比較
器３３６は論理レベル１を出力する。これらの出力はフ
リップフロップ３６０及び３６２によってラッチされ
る。

【０１４５】ｉ．受信器回路 図２２は図８に示す受信器回路６４の概略構成を示す。
受信機回路６４は、ＮＲＥＣ＿ＯＵＴを出力する電力ト
ランスコンダクタンス比較器３６８よりなる。比較器３
６８への第１の入力はノード３７０に接続されている。
第２の入力は電圧範囲が７５及至１５０ｍＶの内部電圧
源に接続されている。電流源３７２はノード３７０から
電流を吸い込む。電流源３７２はＶSSに接続されてい
る。ノード３７０は抵抗器Ｒ３により外部パッド９を介
して外部ノード２２０に接続されている。また、ノード
３７０はインダクタＬ１を介してＶDDに接続されてい
る。パッド８は送信器回路５６用の外部接続部である。
このパッドはコンデンサＣ２を介してノード２２０に接
続されている。

【０１４６】図１７を参照して説明したように、インダ
クタＬ１は４．８ｍＨ（ミリヘンリー）のインダクタン
スを有し、抵抗器Ｒ３は１０キロオームの抵抗を有し、
コンデンサＣ２は１０００ｐＦ（ピコファラド）のキャ
パシタンスを有する。

【０１４７】動作においては、インダクタＬ１が外部送
信器からパルスを受信すると、比較器３６８の出力パル
スがローになる。比較器３６８は、振幅約２０ｍＶ、幅
７．５マイクロ秒で、互いに最短間隔７５マイクロ秒以
上離れたパルスを検出することができる。

【０１４８】ｊ．バッテリ状態インジケータ回路 図２３は図９に示すバッテリ状態インジケータ回路６６
の概略構成を示す。バッテリ状態インジケータ回路６６
は、比較器３７６を有する。比較器３７６の出力は、Ａ
ＮＤゲート３７８によってＲＥＣ＿ＯＦＦと論理的に結
合される。ゲート３７８の出力はラッチ３８０の入力に
接続されている。ラッチ３８０はＮＲＳＴによってリセ
ットされ、その出力にはＬＯＷＢＡＴＴが発生する。ラ
ッチ３８０の出力はＡＮＤゲート３８２によってゲート
３７８の出力と結合される。ＡＮＤゲート３８２の出力
はラッチ３８４の入力に接続されている。ラッチ３８４
はＮＲＳＴによってリセットされ、Ｃ１＿４９によって
クロックされる。ラッチ３８４のラッチ動作には、２ク
ロックサイクルが必要である。ラッチ３８４の出力には
ＥＯＬが発生する。

【０１４９】比較器３７６の第１の入力はノード３８６
に接続されている。ノード３８６はＥＯＬＴＲＭのパッ
ド１２を介して外部ノード３８８に接続されている。ノ
ード３８８とＶDDの間には外部コンデンサＣ３が接続さ
れている。ノード３８８とＶSSの間には外部抵抗器Ｒ４
が接続されている。ノード３８６とノード３９４の間に
は２つの電流ミラー３９０及び３９２が並列に接続され
ている。スイッチ３９６は、ラッチ３８０の出力の制御
下において電流源３９２をノード３９４に選択的に接続
する。ノード３９４は、ＮＥＮ＿ＡＮＬの制御下におい
てスイッチ３９８によりＶDDと接続される。比較器３７
６の第２の入力はＧＮＤ＿ＲＥＦに接続されている。

【０１５０】スイッチ４００は、パッド２８を介してＴ
Ｐ３をゲート３７８の出力またはラッチ３８４の出力に
切り替え接続する。スイッチ４００は外部パッド４を介
してＴＥＳＴにより制御される。ＴＥＳＴが０に等しい
とき、ＴＰ３は、ゲート３７８の出力に接続される。Ｔ
ＥＳＴが１に等しいとき、ＴＰ３は、ラッチ３８４の出
力に接続される。

【０１５１】動作において、比較器３７６はノード３８
６の電圧をＧＮＤ＿ＲＥＦと比較する。ノード３８６の
第１の電圧は、電流ミラー３９０及び３９２が抵抗器Ｒ
４を介して吸い込む電流の量によって決まる一定電圧で
ある。しかしながら、ＧＮＤ＿ＲＥＦは、ＶDDが回路の
寿命期間中に低下するにつれて低下する。

【０１５２】最初は、ラッチ３８０の出力はローで、ス
イッチ３９６は閉じられている。電流ミラー３９０及び
３９２は抵抗器Ｒ４を介して１２０ｎＡの電流を吸い込
む。ＧＮＤ＿ＲＥＦは最初はノード３８６より高電位に
なっている。したがって、比較器３７６の出力はローで
ある。バッテリ使用時間が経過するに従って、ＧＮＤ＿
ＲＥＦはノード３８６の一定電圧以下に下がり、比較器
３７６の出力をハイに切り替える。すると、ラッチ３８
０からＬＯＷＢＡＴＴビットが出力され、スイッチ３９
６が開放される。そのため、ノード３８６には８０ｎＡ
の電流しか流れなくなる。その結果、ノード３８８の電
圧が低下する。すると、ＧＮＤ＿ＲＥＦが再びノード３
８６の電圧より高くなり、比較器３７６の出力は再びロ
ーとなる。さらにバッテリの放電が続くと、最終的には
ＧＮＤ＿ＲＥＦは、ノード３８６のさらに低い第２の電
圧レベル以下に低下し、比較器３７６の出力をハイに切
り替える。この２回目のハイ出力は、ゲート３８２によ
ってラッチ３８０からの出力と結合され、ＥＯＬとして
出力される。

【０１５３】ｋ．電圧基準／調整器回路 図２４は、図９に示す電圧基準／調整器回路６８のブロ
ック図である。電圧基準／調整器回路６８は、ＶDDとノ
ード４０２に接続され、図示のようにバイアスされたダ
イオード４０３を有する。ノード４０２は電流ミラー４
０４を介してＶSSに接続されている。ＶDDとＶＳＥＴ１
との間には、パッド１５を介して第２のダイオード４０
５が接続されている。ＶＳＥＴ１は外部抵抗器Ｒ５を介
してＶＳＥＴ２に接続されている。ＶＳＥＴ２はパッド
１６を介して回路より外部に接続される。ＶＳＥＴ２は
ノード４０６に接続されている。ノード４０６は電流ミ
ラー４０８を介してＶSSに接続されている。オペアンプ
４１０の第１の入力はノード４０６に接続され、第２の
入力はノード４０２に接続されている。ＶDDとパッド１
６の間には外部抵抗器Ｒ６が接続されている。ＶDDとノ
ード４１２の間には外部抵抗器Ｒ７が接続されている。
ノード４１２はパッド１７を介してＶＲＥＦに接続され
ている。パッド１７は電流ミラー４１４を介してＶSSに
接続されている。ノード４１２は比較器４１６の第１の
入力になっている。比較器４１６の第２の入力はその出
力に接続されている。比較器４１６の出力には、ＧＮＤ
＿ＲＥＦ発生する（内部ではＧＮＤ＿ＲＥＦ、外部にお
いてはＧＮＤ）。ＧＮＤ＿ＲＥＦは外部パッド１８を介
して外部コンデンサＣ５の一方の端子に接続されてい
る。コンデンサＣ５の他方の端子はＶDDに接続されてい
る。ＶDDとＶSSの間には、第１の電流ミラー４１８及び
及び第２の電流ミラー４２０が直列に接続されている。
電流ミラー４２２及び４２４はＶDDに接続されており、
それぞれ２０ｎＡのバイアス電流ＩＲＥＣ及びＩＬＥＡ
Ｄを発生させる。ＩＴＥＳＴは電流ミラー４２６を介し
てＶSSに接続されている。ＩＤＣＯＮは電流ミラー４２
８を介してＶSSに接続されている。ＩＣＯＤＥは電流ミ
ラー４３０を介してＶSSに接続されている。ＩＢＡＴＴ
は電流ミラー４３２を介してＶSSに接続されている。Ｉ
ＰＯＲは電流ミラー４３４を介してＶSSに接続されてい
る。電流ミラー４２６、４２８及び４３０は、１００ｎ
Ａのバイアス電流を発生させる。電流ミラー４３２及び
４３４は、それぞれ２０ｎＡ及び１０ｎＡのバイアス電
流を発生させる。

【０１５４】ＮＲＳＴＰＲＧはスイッチ４３６を制御す
る。スイッチ４３６はＶDDを電流ミラー４３８に接続す
る。電流ミラー４３８の出力は比較器４１０の出力に接
続されている。これらの電流ミラー４３８、４０４、４
０８、４１４、４２０、４２６、４２８、４３０、４３
２及び４３４を流れる電流は、比較器４１０の出力によ
って調整され、以下に説明するようにして温度変化に対
して補償される。電流ミラー４１８、４２２及び４２４
は、電流ミラー４２０を流れる比較器４１０の出力によ
って制御される。電流ミラー４３８は電圧基準／調整器
回路６８をイネーブル化する。

【０１５５】電圧基準／調整器回路６８は、バンドギャ
ップの原理に基づき構成されている。比較器４１０は、
ノード４０２と４０６の電圧が等しくなるように電流ミ
ラーを設定する。したがって、Ｒ６を流れる電流は１個
のダイオード４０３を流れる電流に正比例する。Ｒ５を
流れる電流は、２つのダイオード４０３と４０５の差に
よって決定され、これらのダイオードは電流密度で８：
１の差となるように選択される。Ｒ５をＲ６に対して適
正なバランスとなるように（Ｒ６／Ｒ５＝１６．２）選
択すると、これらの抵抗器を流れる電流の和は温度に影
響されなくなる。ＶＲＥＦはミラー電流及び外部抵抗器
Ｒ７によって設定される。図示した実施態様において
は、ＶＲＥＦはＧＮＤ（ＧＮＤ＿ＲＥＦ）またはＶDD−
１．５ボルトに等しい。

【０１５６】５．刺激装置回路構成 ａ．ＡＣ用構成 図２５は、図８及び９に示す回路をＡＣ出力信号用に構
成した回路を示す。実装状態では、ピン１〜４及び２６
〜２８は集積回路４６上で開放したままになっている。
最終の組み立て前に、これらのピンを用いて試験が行わ
れる。

【０１５７】ＸＴＲＭ（パッド５）は抵抗器Ｒ１を介し
てＶDDに接続されている。抵抗器Ｒ１は１０メガオーム
の抵抗器である。ＸＴＡＬ１は抵抗器Ｒ２と並列にクリ
スタルＸ１に接続されている。ＸＴＡＬ２はクリスタル
Ｘ１及び抵抗器Ｒ２のもう一方の端子に接続されてい
る。クリスタルＸ１は７６．８ｋＨｚのクリスタルであ
り、抵抗器Ｒ２は２０メガオームの抵抗を有する。ＴＲ
ＡＮＳはコンデンサＣ２の一方の端子に接続されてい
る。ＲＥＣＶは外部抵抗器Ｒ３の第１の端子に接続され
ている。コンデンサＣ２と抵抗器Ｒ３のもう一方の端子
は互いに接続されると共に、インダクタＬ１の第１の端
子に接続されている。インダクタＬ１の第２の端子はＶ
DDに接続されている。コンデンサＣ２は１，０００ピコ
ファラドのキャパシタンスを有し、抵抗器Ｒ３は１０キ
ロオームの抵抗を有し、インダクタＬ１は４．８ミリヘ
ンリーのインダクタンスを有する。外部パッド１０のＣ
ＯＤＥは、ＶDDに接続してもしなくてもよい。ＶSSはバ
ッテリＢＴ１の負極に接続されている。バッテリＢＴ１
は、２００ｍＡＨ（ミリアンペア・アワー）定格、２．
８ボルトのリチウムヨウ素バッテリである。これよりや
や大きいバッテリを用いて、バッテリＢＴ１の定格を
０．５ＡＨ（アンペア・アワー）に上げることも可能で
ある。

【０１５８】図示のように、ＶSSは、コンデンサＣ１の
一方の端子及び抵抗器Ｒ４の一方の端子にも接続されて
いる。コンデンサＣ１のもう一方の端子はＶDDに接続さ
れ、抵抗器Ｒ４のもう一方の端子はＥＯＬＴＲＩＭに接
続されている。ＥＯＬＴＲＩＭもコンデンサＣ３を介し
てＶDDに接続されている。コンデンサＣ１及びＣ３はそ
れぞれ２２マイクロファラド（μＦ）、１００ピコファ
ラドのキャパシタンスを有する。抵抗器Ｒ４は、２．４
ボルトのＬＯＷＢＡＴＴトリップポイントが得られるよ
う、最終の組み立て前に３〜９メガオームの範囲に動作
状態でトリミング（動作時調整）される。ＤＣＯＮは外
部パッド１３で浮かしたまま置かれる。ＶDDはバッテリ
ＢＴ１の正の端子（正極）に接続されている。ＶＳＥＴ
１は抵抗器Ｒ５及びＲ６よりなる直列抵抗回路を介して
ＶDDに接続されている。ＶＳＥＴ２は抵抗器Ｒ５と抵抗
器Ｒ６との内部接続によって形成されるノードに接続さ
れている。ＶＲＥＦは抵抗器／コンデンサ並列回路に接
続されている。この抵抗器／コンデンサ並列回路は抵抗
器Ｒ７とコンデンサＣ４よりなる。Ｒ７及びＣ４のもう
一方の端子はＶDDに接続されている。抵抗器Ｒ６及びＲ
７は１８．７５メガオームの抵抗を有する。抵抗器Ｒ５
は、ＧＮＤ＝ＶDD−１．５ボルトが得られるよう組み立
て前に動作状態でトリミングされる。ＧＮＤはコンデン
サＣ５を介してＶDDに接続され、かつ骨成長刺激装置の
電極ウインドウへ接続されている。

【０１５９】ＬＤＴＲＭ２は、抵抗器Ｒ８及びＲ９より
なる直列抵抗回路を介してノード４４０に接続されてい
る。ノード４４０はＧＮＤに接続されている。ＬＤＴＲ
Ｍ１は抵抗器Ｒ８とＲ９の接続によって形成されるノー
ドに接続されている。低リード線インピーダンスのトリ
ップポイントは、抵抗器Ｒ９を動作状態でトリミングす
ることによって設定される。高リード線インピーダンス
のトリップポイントは、抵抗器Ｒ９に続いて抵抗器Ｒ８
を動作状態で調節することによって設定される。ＳＹＭ
ＴＲＩＭは、任意に接続可能な抵抗器Ｒ１２を介してノ
ード４４２に接続されている。ＳＹＭＴＲＩＭは外部パ
ッド２２を介して出口集積回路４６より外部に接続され
る。ＯＵＴ１はコンデンサＣ７を介して出力電極に接続
されている。コンデンサＣ７は、出力から純直流成分を
完全に除去するよう作用する。コンデンサＣ７は１０マ
イクロファラドのキャパシタンスを有する。ＯＵＴ１は
抵抗器Ｒ１０を通してノード４４２にも接続されてい
る。抵抗器Ｒ１０は２メガオームの抵抗を有する。ノー
ド４４２と４４０は互いに電気的に接続されており、Ｏ
ＵＴ２はＯＵＴ１に接続されている。ＩＴＲＩＭは抵抗
器Ｒ１１を介してＶDDに接続されている。抵抗器Ｒ１１
は、出力電流を設定するために動作状態でトリミングさ
れる。さらに、ＧＮＤと出力の間にはツェナダイオード
Ｄ１が接続され、図示のようにバイアスされている。ツ
ェナダイオードＤ１は回路に対する高圧電圧保護機能を
有する。また、ＯＵＴＰＵＴ１とＧＮＤの間にはコンデ
ンサＣ６が接続されている。コンデンサＣ６はＥＭＩ
（電磁妨害）から回路を保護する役割を果す。コンデン
サＣ６は１，０００ｐＦ（ピコファラド）のキャパシタ
ンスを有する。

【０１６０】ｂ．ＤＣ用構成 図２２は、図８及び９に示す回路をＤＣ出力信号用に構
成した回路を示す。集積回路４６は、ＤＣ出力用として
もＡＣ出力用の場合とほぼ同じ構成を有する。ＡＣ用の
構成との主な相違点は下記の通りである：ＤＣＯＮがＤ
Ｃ動作モードを指示するためにＶDDに接続されている。
ＯＵＴ２が第２のカソードに接続されている。各出力と
ＩＬＩＭＩＴとの間にツェナーダイオード／コンデンサ
並列回路がそれぞれ接続されている。すなわち、ダイオ
ードＤ１とコンデンサＣ６がＯＵＴ１とＩＬＩＭＩＴと
の間に並列に接続されている。ダイオードＤ２とコンデ
ンサＣ７がＯＵＴ１、及び、ＩＬＩＭＩＴの間に並列に
接続される。ＩＬＩＭＩＴはアノードＣＡＮに接続され
ている。

【０１６１】抵抗器及びコンデンサの一部については
は、ＤＣ構成を反映させるためにＡＣ構成の場合と値が
異なることもある。この調整は、当業者ならば前述の説
明に従って行うことができる。

【０１６２】以上、本発明及びその利点を詳細に説明し
たが、本発明において、特許請求の範囲により規定され
る本発明の趣旨及び範囲から逸脱することなく種々の変
更、置換及び修正を行うことが可能なことは明白であろ
う。

【０１６３】

【発明の効果】本発明によれば、容易に交換でき、かつ
使用後には完全に除去することができ、使用時にモニタ
可能でありかつプログラム可能であり、患者の関与が不
要で、イメージングの結果に悪影響を及ぼすことがない
等、従来技術に比して欠点が解消され、著しく改善され
た埋没可能な骨成長刺激装置が得られる。

【図面の簡単な説明】

【図１】交流出力を発生させるように構成された本発明
の骨成長刺激装置の等角投影図である。

【図２】図１の実施例の内部を示す等角投影図である。

【図３】直流出力を発生させるように構成された本発明
の骨成長刺激装置の等角投影図である。

【図４】図１及び図２に示す骨成長刺激装置の出力を図
式的に表した説明図である。

【図５】図３に示す骨成長刺激装置の出力を図式的に表
した説明図である。

【図６】図１及び図２に示す骨成長刺激装置の埋没にお
ける配置構成の一実施態様を示す人体の概略断面図であ
る。

【図７】図３に示す骨成長刺激装置の埋没における配置
構成の一実施態様を示す人体の概略断面図である。

【図８】図１及至図３に示す骨成長刺激装置で使用する
特定用途向け集積回路（ＡＳＩＣ）の左半分の部分のブ
ロック図である。

【図９】図１及至図３に示す骨成長刺激装置で使用する
特定用途向け集積回路（ＡＳＩＣ）の右半分の部分のブ
ロック図である。

【図１０】図８及び図９に示す回路で使用する通信プロ
トコルを図式的に表した説明図である。

【図１１】図８及び図９に示す回路のダウンリンク・プ
ログラムデータワードを説明するための表である。

【図１２】図８及び図９に示す回路のアップリンク・ハ
ンドシェークを説明するための表である。

【図１３】図８に示す電圧結晶発振器回路のブロック図
である。

【図１４】図８に示すパワーオン・リセット回路のブロ
ック図である。

【図１５】図９に示す主タイムベース回路の回路図であ
る。

【図１６】図９に示す出力ドライバ回路のブロック図で
ある。

【図１７】図８に示す送信器回路の回路図である。

【図１８】図８に示すＰＰＭデコーダ回路の回路図であ
る。

【図１９】図８に示すＰＰＭデコーダ回路の回路図であ
る。

【図２０】図９に示す通信モデム回路のブロック図であ
る。

【図２１】図９に示すリード線状態回路の回路図であ
る。

【図２２】図８に示す受信器回路の回路図である。

【図２３】図９に示すバッテリ状態インジケータ回路の
回路図である。

【図２４】図９に示す電圧基準／調整器回路のブロック
図である。

【図２５】図８及び図９に示す回路をＡＣ（交流）動作
モード用として構成する場合の回路図である。

【図２６】図８及び図９で示す回路をＤＣ（直流）動作
モード用として構成する場合の回路図である。

【符号の説明】

１０、２６ 骨成長刺激装置 １４、２８ 第１の電極 １６、３０ 第２の電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アイク、シー、タッカ アメリカ合衆国テクサス州75218、ダラス、 サン・サバ・ドライヴ 1519番 (72)発明者 グレッグ、テューリ アメリカ合衆国ニュージャーズィ州07075、 ウッド・リッジ、フローラル・レイン 254番 (72)発明者 アンスォニ、ジェイ、ヴァリシオ アメリカ合衆国ニュージャーズィ州07836、 フランダス、ヘムロック・レイン １ (72)発明者 アースァ、エィ、ピラ アメリカ合衆国ニュージャーズィ州07450、 リッジウッド、ハイツ・ロゥド 133番

Claims (15)

【特許請求の範囲】
1. 【請求項１】 骨成長刺激装置に結合された第１の電極
   及び第２の電極を骨部位の近くの組織に埋没する段階
   と、 上記骨成長刺激装置を用いて前記第１の電極と前記第２
   の電極との間に交流を発生させる段階と、を含む骨部位
   の骨成長の治療的刺激方法
2. 【請求項２】 骨サイトに隣接して埋没するための第１
   の電極及び第２の電極と、 前記第１の電極と前記第２
   の電極との間に、骨部位における骨の成長を刺激するよ
   う作用する交流を発生させるためのサーキットリーと、
   を含む埋没可能な骨成長刺激装置。
3. 【請求項３】 交流を発生させるための前記サーキット
   リーが、非対称交流を発生させるためのサーキトリーを
   更に含む、請求項２の骨成長刺激装置。
4. 【請求項４】 交流を発生させるための前記サーキット
   リーが、対称交流を発生させるためのサーキットリーを
   更に含む、請求項２の骨成長刺激装置。
5. 【請求項５】 前記骨成長刺激装置の外部で送信された
   この骨成長刺激装置の所望の動作モードを表す信号を受
   信するためのサーキットリーと、 前記外部の信号に応答して前記骨成長刺激装置の動作モ
   ードを修正するためのサーキットリーと、を更に含む、
   請求項２の骨成長刺激装置。
6. 【請求項６】 動作モードを修正するための前記サーキ
   ットリーが、前記骨成長刺激装置が交流を発生させる持
   続時間を修正するためのサーキットリーを更に含む請求
   項５の骨成長刺激装置。
7. 【請求項７】 前記骨成長刺激装置の状態をモニタする
   ためのサーキットリーと、 前記骨成長刺激装置の状態を表す信号を発生し、その信
   号を前記骨成長刺激装置の外部の受信器へ送信するため
   のサーキットリーと、を更に含む請求項２の骨成長刺激
   装置。
8. 【請求項８】 前記骨成長刺激装置の状態をモニタする
   ための前記サーキットリーが、前記骨成長刺激装置内部
   の電池の端子間電圧降下をモニタするためのサーキット
   リーを更に含む請求項７の骨成長刺激装置。
9. 【請求項９】 前記骨成長刺激装置の状態をモニタする
   ための前記サーキットリーが、前記電極の一方の電極の
   電圧をモニタするためのサーキットリーを更に含む請求
   項７の骨成長刺激装置。
10. 【請求項１０】 前記骨成長刺激装置の状態をモニタす
    るための前記サーキットリーが、交流を発生させるため
    の前記サーキットリーが交流を出力する持続時間をモニ
    タするためのサーキットリーを更に含む請求項７の骨成
    長刺激装置。
11. 【請求項１１】 前記第１の電極と前記第２の電極との
    間の間隔をほぼ所定距離に保つためのスペーシング機構
    を更に含む請求項２の骨成長刺激装置。
12. 【請求項１２】 前記のスペーシング機構が、エラスト
    マー製の薄く細長い部材を含む請求項２の骨成長刺激装
    置。
13. 【請求項１３】 前記の薄く細長い部材が更にシリコン
    を含む請求項１２の骨成長刺激装置。
14. 【請求項１４】 前記の薄く細長い部材が更にウレタン
    を含む請求項１２の骨成長刺激装置。
15. 【請求項１５】 前記の薄く細長い部材がシリコン‐ウ
    レタンを含む請求項１２の骨成長刺激装置。