JPH05276142A - Rz pseudo noise code generator - Google Patents

Rz pseudo noise code generator

Info

Publication number
JPH05276142A
JPH05276142A JP4100515A JP10051592A JPH05276142A JP H05276142 A JPH05276142 A JP H05276142A JP 4100515 A JP4100515 A JP 4100515A JP 10051592 A JP10051592 A JP 10051592A JP H05276142 A JPH05276142 A JP H05276142A
Authority
JP
Japan
Prior art keywords
pn code
rz
clock
generator
pn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4100515A
Other languages
Japanese (ja)
Inventor
Takeshi Hashimoto
武志 橋本
Original Assignee
Clarion Co Ltd
クラリオン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd, クラリオン株式会社 filed Critical Clarion Co Ltd
Priority to JP4100515A priority Critical patent/JPH05276142A/en
Publication of JPH05276142A publication Critical patent/JPH05276142A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To make the power distribution of a spectrum uniform, and to validly utilize a frequency by operating an RZ by multiplying a PN(Pseudo Noise) code by the output of a converting means, and attenuating the frequency components of the PN code more than a prescribed value.
CONSTITUTION: A PN code generator 2 generates a PN code in which the pulse width of one chip is (t)1, and DC components are removed, by a clock whose one period is (t)1 generated from a clock generator 1. A duty ratio converter 3 converts the duty ratio of the clock, and generates the clock whose one period is (t)1 and whose duty, ratio is 1: (n). A multiplier 4 multiples the clock by the PN code, and generates an RZ PN code in which the pulse width of one chip is (t)1/(n + 1) Then, the band width of the main lobe is (n + 1) times. A low pass filter 5 allows a signal of a band from the DC to 1/(t)1 to pass, and when the (n) is large to some extent, the power of the spectrum of the PN code is almost uniform, and the PN code whose power distribution is uniform can be obtained.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は擬似雑音符号(PN符号)発生装置に係り、特にスペクトラム拡散通信装置に好適なRZ化擬似雑音符号発生装置に関する。 The present invention relates relates to a pseudo noise code (PN code) generator, of a preferred RZ of pseudo-noise code generator in particular spread spectrum communication apparatus.

【0002】 [0002]

【従来の技術】スペクトラム拡散通信方式は図8に示すように、情報信号をPN符号により変調して広い周波数帯域にわたって拡散することにより、耐妨害特性等を得る方式であり、一種のマルチキャリア伝送方式と見ることができる。 As BACKGROUND OF THE INVENTION spread spectrum communication system shown in FIG. 8, by spreading over a wide frequency band by modulating an information signal by the PN code, is a method to obtain a resistance interference characteristics, kind of multicarrier transmission it can be seen as a system. この場合、マルチキャリア化された情報信号のスペクトルの電力分布は、PN符号のスペクトラムの電力分布が図9に示すように(sinX/X) 2の分布となっているので、(sinX/X) 2型に重み付けされる。 In this case, the spectral power distribution of the multicarrier information signals, power distribution of the spectrum of the PN code has become the (sinX / X) 2 distribution, as shown in FIG. 9, (sinX / X) It is weighted in type 2.

【0003】 [0003]

【発明が解決しようとする課題】図9から明らかなように、PN符号のスペクトラムのメインローブの帯域内の電力はDC付近に集中しており、不均一である。 As apparent from FIG. 9 [0008], the power in the band of the main lobe of the spectrum of the PN code is concentrated around DC, which is heterogeneous. このため、ほとんどの情報信号伝送はスペクトルのメインローブの中心付近が寄与しており、サイド付近はあまり寄与しない。 Therefore, most of the information signal transmission are contributed to the vicinity of the center of the main lobe of the spectrum, the side near does not contribute much. 従って上記不均一性は周波数の有効利用の観点からは不利である。 Therefore the heterogeneity is disadvantageous from the viewpoint of effective use of frequencies. また周波数選択性マルチパス等によるS/Nの劣化も著しいものとなる。 Also it becomes remarkable deterioration of S / N due to frequency selective multipath or the like. 即ち、選択性フェージングにより図10(a)に示すような伝搬路の周波数応答特性が発生した場合、図10(b)に示す如く、 That is, when the frequency response characteristic of the channel as shown in FIG. 10 (a) is generated by selective fading, as shown in FIG. 10 (b),
従来のスペクトラム拡散信号の電力はスペクトルの中心付近に集中しているので、ほとんど抑圧されてしまう。 Since the power of the conventional spread spectrum signal is concentrated near the center of the spectrum, resulting in almost suppressed.

【0004】本発明の目的は、スペクトラム拡散通信において、図10(c)に示す如く情報信号のスペクトラムの電力分布の不均一性を除去して周波数の有効利用及びS/Nの改善を図るのに好適なRZ化擬似雑音符号発生器を提供することである。 An object of the present invention, in the spread spectrum communication, the improve the effective use and S / N of the frequency to remove the non-uniformity of the power distribution of the spectrum of the information signal, as shown in FIG. 10 (c) to provide a suitable RZ of pseudo-noise code generator.

【0005】 [0005]

【課題を解決するための手段】上記目的を達成するため、本発明によるRZ化擬似雑音符号発生装置は、クロック発生器と、上記クロック発生器から発生されたクロックに基づいてPN符号を発生するPN符号発生器と、 Means for Solving the Problems] To achieve the above object, RZ of pseudo-noise code generator of the present invention, generates a PN code based on the clock generator, the clock generated from the clock generator and the PN code generator,
前記クロック発生器から発生されたクロックのデューティ比を変換する変換手段と、前記PN符号と上記変換手段の出力とを掛算してRZ化するRZ化手段と、上記R And RZ means for RZ reduction by multiplying a conversion means for converting the duty ratio of the clock generated from the clock generator, the output of the PN code and the conversion means, the R
Z化手段から出力されるRZ化PN符号の所定値以上の周波数成分を減衰させるフィルタ手段と、を備えたことを特徴とする。 Filter means for attenuating a predetermined value or more frequency components of the RZ of PN code output from the Z means, further comprising a characterized.

【0006】 [0006]

【作用】本発明により得られるPN符号はRZ化されている。 [Action] PN code obtained by the present invention is RZ reduction. 従ってそのスペクトラムの電力分布は均一であり、SS通信装置に使用すると、周波数の有効利用及び周波数選択性マルチパス等によるS/N劣化を改善できる。 Thus the power distribution of the spectrum is uniform, when used in SS communication apparatus can improve the S / N deterioration due to effective use and frequency selective multipath such frequency.

【0007】 [0007]

【実施例】以下図面に示す本発明の実施例を説明する。 The embodiment of the invention shown in [Example] Hereinafter drawings.
図1は本発明によるRZ化擬似雑音符号発生装置の一実施例で、クロック発生器1、擬似雑音(PN)符号発生器2、デューティ比変換器3、掛算器4、低域通過フィルタ(LPF)5から構成されている。 Figure 1 is one embodiment of the RZ of the pseudo-noise code generator of the present invention, the clock generator 1, a pseudo-noise (PN) code generator 2, the duty ratio converter 3, a multiplier 4, a low-pass filter (LPF ) is constructed from the 5.

【0008】図2は上記実施例の動作説明用のタイムチャートである。 [0008] FIG. 2 is a time chart for explaining the operation of the above embodiment. まず、前記実施例において、擬似雑音符号発生器2は図2(a)に示すようなクロック発生器1 First, in the embodiment, the pseudo noise code generator 2 clock generator 1, as shown in FIG. 2 (a)
から発生される1周期がt 1のクロックにより、1チップのパルス幅がt 1でDC成分が除去された図2(b) By one cycle of t 1 clock generated from a pulse width of 1 chip DC component has been removed by t 1 FIG. 2 (b)
に示すような擬似雑音符号(PN)を発生する。 A pseudo noise code (PN), as shown in occurs.

【0009】デューティ比変換器3は図2(c)に示すように、クロック発生器1から発生されるクロックのデューティ比の変換を行ない、1周期がt 1でデューティ比が1:nのクロックを発生する。 [0009] As duty ratio converter 3 shown in FIG. 2 (c), subjected to conversion in the clock duty ratio of the generated from the clock generator 1, a duty ratio of 1 cycle at t 1 is 1: n clock the occur.

【0010】次に掛算器4は前記DC成分が除去された擬似雑音符号と前記デューティ比が1:nのクロックとの掛算を行ない、図2(d)に示すような1チップのパルス幅がt 1 /(n+1)のRZ化擬似雑音符号を発生する。 [0010] Next multiplier 4 is pseudo-noise code and the duty ratio in which the DC component has been removed is 1: performs multiplication of the n clock, the pulse width of one chip as shown in FIG. 2 (d) generating a RZ of pseudo noise code t 1 / (n + 1) . ここでスペクトラムのメインローブの波形は図3 Here the main lobe of the waveform of the spectrum 3
(a)に示す擬似雑音符号発生器2からのDC成分が除去された擬似雑音符号に対して、RZ化擬似雑音符号は図3(b)に示すようになり、メインローブの帯域幅はn+1倍となる。 Against pseudo-noise code in which the DC component is removed from the pseudo-noise code generator 2 shown in (a), RZ of pseudo-noise code is as shown in FIG. 3 (b), the bandwidth of the main lobe n + 1 twice to become.

【0011】次に低域通過フィルタ5は図3(c)に示すようにDCから1/t 1までの帯域の信号を通過させるフィルタである。 [0011] Next the low-pass filter 5 is a filter which passes the band of the signal from DC to 1 / t 1 as shown in Figure 3 (c). ここでnがある程度大きければ、R Greater where n is a certain degree, R
Z化擬似雑音符号のスペクトラムの電力は、DCから1 Spectrum of the power of Z of pseudo noise code, 1 from DC
/t 1付近までほぼ均一であるとみなすことができる。 To around / t 1 it may be considered to be substantially uniform.
従って、RZ化擬似雑音符号を、上記フィルタ5を通過させることにより、図3(d)に示すようにスペクトラムの電力分布が均一な擬似雑音符号となる。 Therefore, the RZ of pseudo-noise code, by passing the filter 5, the spectrum of the power distribution as shown in FIG. 3 (d) a uniform pseudo-noise code. 但し図3でpは電力、fは周波数である。 In Figure 3 p is where power, f is the frequency.

【0012】図4乃至図6は前記掛算器4の一構成例を示す。 [0012] FIGS. 4 to 6 show a configuration example of the multiplier 4. また図7はその動作説明用のタイムチャートである。 The Figure 7 is a time chart for explaining the operation thereof. 図4において、11は論理回路、12はスイッチング回路で、論理回路11は、例えば、図5に示すようにゲートG 1 ,G 2から成り、また図6は上記スイッチング回路の一構成例で、1対のトランジスタQ A ,Q B 、コンデンサC 1 ,C 2 、抵抗R 1 〜R 7から成る。 4, the logic circuit 11, 12 is a switching circuit, the logic circuit 11, for example, a gate G 1, G 2 as shown in FIG. 5, and FIG. 6 is a configuration example of the switching circuit, a pair of transistors Q a, Q B, a capacitor C 1, C 2, resistors R 1 to R 7.

【0013】擬似雑音符号発生器2からは図7に示す如くPNクロックに同期したPN符号が出力される。 [0013] from the pseudo-noise code generator 2 PN code synchronized with the PN clock as shown in FIG. 7 is outputted. 前記デューティ比が変換されたPNクロックとPN符号は論理回路11を構成するゲートG 1 ,G 2に与えられ、これらゲートによる論理演算により図7に示す2つの信号a PN clock and the PN code in which the duty ratio is converted is applied to the gate G 1, G 2 constituting the logic circuit 11, the two signal a shown in FIG. 7 by the logical operation of these gates
1及びb 1が生成される。 1 and b 1 are generated.

【0014】上記信号a 1 ,b 1は図6のスイッチング回路に与えられるが、上記PN符号のパターンは0と1の数がほぼ等しいという性質を有しているため、コンデンサC 1及びC 2を介してとり出すことにより信号a 1及びb 1のDC成分を除去して図7に示す信号a 2 ,b 2を得る。 [0014] The signal a 1, b 1 is given to the switching circuit of FIG. 6, the number of the pattern of the PN code 0 and 1 has the property that nearly equal, the capacitor C 1 and C 2 to obtain a signal a 2, b 2 shown in FIG. 7 by removing the DC component of the signal a 1 and b 1 by the out take through. なお、図7の信号a 2 ,b 2においては、 |V 1 |≒|V 1 '| , |V 2 |≒|V 2 '|, |V 1 |/|V 2 |≒|V 1 '|/|V 2 '|≒3 という関係が成立している。 Incidentally, in the signal a 2, b 2 in FIG. 7, | V 1 | ≒ | V 1 '|, | V 2 | ≒ | V 2' |, | V 1 | / | V 2 | ≒ | V 1 ' | / | V 2 '| relationship that ≒ 3 is established.

【0015】次に図6において、信号a 2 ,b 2のt 1の状態でトランジスタQ Aはオン、Q Bはオフ、t 2の状態においてはトランジスタQ A ,Q Bは共にオフ、t 3の状態ではトランジスタQ Aがオフ、Q Bがオン、t 4の状態ではトランジスタQ A ,Q Bは共にオフとなる。 [0015] Referring now to FIG. 6, the signal a 2, b is the transistor Q A in the state of t 1 of 2 ON, Q B is turned off, the transistor Q A in the state of t 2, Q B are both off, t 3 in the state the transistor Q a is off, Q B is on, the transistor Q a in the state of t 4, Q B are both turned off. その結果、図7に示すようにRZ化されたPN符号を得ることができる。 As a result, it is possible to obtain a PN code that has been RZ reduction as shown in FIG. なお、上記スイング回路は加算器で置き換えることもできる。 Incidentally, the swing circuit may be replaced by an adder. また、前記デューティ比変換器3としては、例えば、公知のモノマルチバイブレータを用い、 Further, as the duty ratio converter 3, for example, using a known monostable multivibrator,
その時定数を適宜設定すればよい。 The time constant may be set as appropriate.

【0016】 [0016]

【発明の効果】以上説明したように本発明によればスペクトラムの電力分布が均一な擬似雑音符号が得られるので、スペクトラム拡散通信に使用した場合、周波数の有効利用が図れると共に周波数選択性マルチパス等によるS/Nの劣化を改善することができる。 Since, according to the present invention as described in the foregoing is the spectrum power distribution of a uniform pseudo-noise code is obtained, when used in spread spectrum communication, frequency selective multipath with can be effectively utilized in the frequency it is possible to improve the deterioration of the S / N by an equal.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例を示すブロック図である。 1 is a block diagram showing an embodiment of the present invention.

【図2】上記実施例の動作説明用のタイムチャートである。 2 is a time chart for explaining the operation of the above embodiment.

【図3】上記実施例の作用を説明するための電力のスペクトラム分布図である。 3 is a spectrum distribution diagram of a power for explaining the operation of the above embodiment.

【図4】上記実施例における掛算器の構成例を示すブロック図である。 4 is a block diagram showing a configuration example of the multiplier in the above embodiment.

【図5】図4の論理回路の構成例を示す図である。 5 is a diagram showing a configuration example of a logic circuit of FIG.

【図6】図4のスイッチング回路の一例を示す回路図である。 6 is a circuit diagram showing an example of a switching circuit of Figure 4.

【図7】上記掛算器の動作説明用のタイムチャートである。 7 is a time chart for explaining the operation of the multiplier.

【図8】スペクトラム拡散通信方式の説明図である。 8 is an explanatory diagram of a spread spectrum communication system.

【図9】PN符号のスペクトラムの電力分布を示す図である。 9 is a diagram showing the power distribution of the spectrum of the PN code.

【図10】従来及び本発明によるSS信号のスペクトル分布を示す図である。 10 is a diagram showing a spectrum distribution of a conventional and SS signal according to the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 クロック発生器 2 PN符号発生器 3 デューティ比変換器 4 掛算器 5 LPF 1 the clock generator 2 PN code generator 3 duty ratio converter 4 multipliers 5 LPF

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 クロック発生器と、 上記クロック発生器から発生されたクロックに基づいてPN符号を発生するPN符号発生器と、 前記クロック発生器から発生されたクロックのデューティ比を変換する変換手段と、 前記PN符号と上記変換手段の出力とを掛算してRZ化するRZ化手段と、 上記RZ化手段から出力されるRZ化PN符号の所定値以上の周波数成分を減衰させるフィルタ手段と、 を備えたことを特徴とするRZ化擬似雑音符号発生装置。 1. A clock generator, converting means for converting the PN code generator for generating a PN code based on the clock generated from the clock generator, the duty ratio of the clock generated from the clock generator When the RZ means for RZ reduction by multiplying the output of the PN code and the conversion means, and filter means for attenuating a predetermined value or more frequency components of the RZ of the PN code output from the RZ means, RZ of pseudo-noise code generator device characterized by comprising a.
JP4100515A 1992-03-26 1992-03-26 Rz pseudo noise code generator Pending JPH05276142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4100515A JPH05276142A (en) 1992-03-26 1992-03-26 Rz pseudo noise code generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4100515A JPH05276142A (en) 1992-03-26 1992-03-26 Rz pseudo noise code generator

Publications (1)

Publication Number Publication Date
JPH05276142A true JPH05276142A (en) 1993-10-22

Family

ID=14276094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4100515A Pending JPH05276142A (en) 1992-03-26 1992-03-26 Rz pseudo noise code generator

Country Status (1)

Country Link
JP (1) JPH05276142A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059690B3 (en) * 2004-08-31 2006-03-09 Daimlerchrysler Ag Code-generating device for pseudo-noise codes has a code generator (CG) linked via an input to a pulse generator for generating pulses in signal edges in an output signal created by the CG
US7697643B2 (en) 1995-01-04 2010-04-13 Interdigital Technology Corporation Setting a transmission power level for a mobile unit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697643B2 (en) 1995-01-04 2010-04-13 Interdigital Technology Corporation Setting a transmission power level for a mobile unit
US7961822B2 (en) 1995-01-04 2011-06-14 Interdigital Technology Corporation Setting a transmission power level for a mobile unit
US8340228B2 (en) 1995-01-04 2012-12-25 Intel Corporation Setting a transmission power level for a mobile unit
US8824523B2 (en) 1995-01-04 2014-09-02 Intel Corporation Setting a transmission power level for a mobile unit
DE102004059690B3 (en) * 2004-08-31 2006-03-09 Daimlerchrysler Ag Code-generating device for pseudo-noise codes has a code generator (CG) linked via an input to a pulse generator for generating pulses in signal edges in an output signal created by the CG

Similar Documents

Publication Publication Date Title
JP3241739B2 (en) Adaptive despreader
CN100358247C (en) Reextending circuit and extending method
CN1229935C (en) Spread spectrum interference eliminator system
JP2561232B2 (en) Spread spectrum receiver and spread spectrum transmitting and receiving apparatus using the device
US6173003B1 (en) Dither noise source with notched frequency spectrum
US6504862B1 (en) Method and apparatus for reducing the ratio of peak to average power in a Gaussian signal including a CDMA signal
KR100210321B1 (en) Direct sequence spread spectrum communication system
CA1130871A (en) Non-linear digital filter
JP2982567B2 (en) The receiving device
US7068715B2 (en) Ultra-wideband communications system and method using a delay hopped, continuous noise transmitted reference
US6449302B2 (en) System and method for peak power reduction in spread spectrum communications systems
KR100367433B1 (en) Transmitter
US4425642A (en) Simultaneous transmission of two information signals within a band-limited communications channel
US5519692A (en) Geometric harmonic modulation (GHM)-digital implementation
CA2452349C (en) System and method for post filtering peak power reduction in multi-carrier communications systems
JPH06252878A (en) Method for transmitting data group and transmitter and receiver to which the same method is applied
JP2000299681A (en) Operating method for spread spectrum multiple access wireless system of orthogonal frequency division multiplex base
US6731706B1 (en) Square root raised cosine symmetric filter for mobile telecommunications
JPH10508725A (en) Ultra-wide band communication system and method thereof
US7847651B2 (en) Method of and apparatus to generate pulse width modulated signal from sampled digital signal by chaotic modulation
JP3168620B2 (en) Digital / analog conversion device
JP2002519925A (en) Method and apparatus for DC offset compensation in digital-to-analog converter
DE4003671A1 (en) Spread spectrum communication system - uses convolver as correlator for pseudo-random code signals
US6175321B1 (en) Apparatus and method for the reduction of periodic noise in a sigma-delta modulator
JP3410355B2 (en) Modulator and the modulation method