JPH05275320A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JPH05275320A JPH05275320A JP6624892A JP6624892A JPH05275320A JP H05275320 A JPH05275320 A JP H05275320A JP 6624892 A JP6624892 A JP 6624892A JP 6624892 A JP6624892 A JP 6624892A JP H05275320 A JPH05275320 A JP H05275320A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- semiconductor device
- micro
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造におい
て必須ともいえるホトリソグラフィ技術を用いずに薄
膜,堆積、あるいはエッチングを行うようにする半導体
装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, in which a thin film, a deposition, or an etching is performed without using a photolithography technique which is essential in manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】従来、トランジスタ等の半導体装置は拡
散,堆積,エッチングの繰り返しにて製造されるが、そ
の各工程においてホトリソグラフィ技術は素子の構造,
サイズを決める上で重要な役割を担っている。2. Description of the Related Art Conventionally, a semiconductor device such as a transistor is manufactured by repeating diffusion, deposition, and etching. In each process, a photolithography technique is applied to the device structure,
It plays an important role in determining the size.
【0003】一方、これら工程を短縮するために集束イ
オンビーム(FIB)を用いて、イオン注入,エッチン
グ,堆積をマスクレスで行う方法が知られている。しか
しながら、FIB加工技術においては、ウエハ上をビー
ムを走査するようにして加工を行うものであるため、
“局所加工”という意味では優れた能力を発揮するもの
の、大量生産を行う上では生産性の面でホトリソグラフ
ィに遠く及ばない。On the other hand, there is known a maskless method of performing ion implantation, etching and deposition using a focused ion beam (FIB) in order to shorten these steps. However, in the FIB processing technique, since the processing is performed by scanning the beam on the wafer,
Although it excels in terms of "local processing", it is far behind photolithography in terms of productivity in mass production.
【0004】[0004]
【発明が解決しようとする課題】本発明は、FIBのよ
うにビームを走査することなく、生産性のよいホトリソ
グラフィに代わる半導体装置の製造方法を提供すること
を目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device, which is an alternative to photolithography and has good productivity, without scanning a beam unlike FIB.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、エネルギー
媒体を放出するマイクロ・エネルギー放出部が、ウエハ
上に描画すべきパターンに応じて配列されたパターンア
レイを用意し、該パターンアレイを加工すべきウエハに
対して設定して前記エネルギー媒体を放出することによ
り、該ウエハに所定パターンを描画することを特徴とし
ている。In order to achieve the above object, in a method of manufacturing a semiconductor device according to the present invention, a micro-energy emitting section for emitting an energy medium is arranged according to a pattern to be drawn on a wafer. A predetermined pattern is drawn on the wafer by preparing an arrayed pattern array, setting the pattern array on the wafer to be processed, and discharging the energy medium.
【0006】[0006]
【作用および効果】このように、多くのマイクロ・エネ
ルギー放出部を所定パターンに配列してアレイ状に構成
することにより、エッチング,堆積,イオン注入をウエ
ハ上の複数領域に対して一度に行うことができ、FIB
の様なビーム走査も必要とせずに、製造工程におけるホ
トリソグラフィ工程を省略することが可能となる。[Operation and effect] As described above, by arranging many micro-energy emitting parts in a predetermined pattern and forming an array, etching, deposition, and ion implantation can be performed on a plurality of regions on a wafer at a time. FIB
It is possible to omit the photolithography process in the manufacturing process without requiring the beam scanning as described above.
【0007】尚、パターンアレイを形成するときに、従
来のホトリソグラフィ技術あるいはFIB加工技術が必
要となるが、一旦このパターンアレイを形成すれば、ウ
エハ上への加工にはホトリソグラフィ技術は不要とな
り、飛躍的なコストダウンおよび高生産性をはかること
ができる。Incidentally, when the pattern array is formed, the conventional photolithography technique or FIB processing technique is required. However, once the pattern array is formed, the photolithography technique is not necessary for the processing on the wafer. It is possible to achieve dramatic cost reduction and high productivity.
【0008】[0008]
【実施例】以下、本発明を図に示す実施例に基づいて説
明する。図1は、本発明第1実施例の概念図であり、マ
イクロ・エネルギー放出部としてプラズマビーム発生器
を用い、ウエハ上に薄膜堆積を直描する例を示す。The present invention will be described below with reference to the embodiments shown in the drawings. FIG. 1 is a conceptual diagram of the first embodiment of the present invention, showing an example in which a thin film deposition is directly drawn on a wafer using a plasma beam generator as a micro-energy emitting unit.
【0009】図1において、パターンアレイ1にはマイ
クロ・プラズマビーム発生器10がウエハ2表面に描画
すべきパターンに応じて配列されている。そして、パタ
ーンアレイ1には、全てのマイクロ・プラズマビーム発
生器10の共通のカソード電極としての基板11と共通
のアノード電極としての金属薄膜12との間にプラズマ
電源30が接続されている。In FIG. 1, micro-plasma beam generators 10 are arranged in the pattern array 1 according to the pattern to be drawn on the surface of the wafer 2. In the pattern array 1, a plasma power source 30 is connected between the substrate 11 as a common cathode electrode and the metal thin film 12 as a common anode electrode of all the micro / plasma beam generators 10.
【0010】各マイクロ・プラズマビーム発生器10に
おいては、SiH4 等の反応ガス20が供給され、プラ
ズマ電源による電界エネルギーにて反応ガス20を分解
し、ガスプラズマ21としてウエハ2の対向する位置に
選択的にpoly Si等の薄膜22を堆積させる。
尚、堆積させる薄膜22は反応ガス20を変えることに
より、他の薄膜形成も可能である。In each of the micro-plasma beam generators 10, a reaction gas 20 such as SiH 4 is supplied, and the reaction gas 20 is decomposed by electric field energy from a plasma power source to form a gas plasma 21 at a position facing the wafer 2. A thin film 22 such as poly Si is selectively deposited.
The thin film 22 to be deposited can be formed into another thin film by changing the reaction gas 20.
【0011】このように、エネルギー放出部と反応ガス
供給部とがパターンアレイ1上に配列されているため、
エネルギー媒体(プラズマビーム)と堆積材料(反応ガ
ス)とを直接ウエハ2上にパターンを形成すると同時に
供給することができ、ウエハ上にホソリソグラフィ工程
を行わなくても任意のパターンを直接描画することがで
きる。これにより、半導体装置製造において大幅なコス
トダウン,生産性の向上が実現できる。As described above, since the energy emitting section and the reaction gas supply section are arranged on the pattern array 1,
The energy medium (plasma beam) and the deposition material (reactive gas) can be directly supplied onto the wafer 2 at the same time when the pattern is formed, and an arbitrary pattern can be directly drawn on the wafer without performing a photolithography process. You can As a result, a significant cost reduction and productivity improvement can be realized in semiconductor device manufacturing.
【0012】尚、上記第1実施例においては、マイクロ
・エネルギー放出部としてプラズマビーム発生器を用
い、エネルギー媒体としてプラズマビームを発生するも
のを示したが、これに限らず、例えば電子ビーム,イオ
ンビーム,レーザ光等他のエネルギー媒体を発生させる
ものを構成するようにしてもよい。また、反応ガスもデ
ポジション用の原料ガスでなく、エッチングガスを用い
ればマスクレスエッチングをウエハ2の複数領域に対し
て一括して行うことができる。In the first embodiment described above, the plasma beam generator is used as the micro-energy emitting unit and the plasma beam is generated as the energy medium. However, the present invention is not limited to this. It may be configured to generate another energy medium such as a beam or a laser beam. Further, if the reaction gas is not the raw material gas for deposition but an etching gas is used, maskless etching can be collectively performed on a plurality of regions of the wafer 2.
【0013】次に、レーザ光のアシストによりエッチン
グを行う第2実施例について、図2を用いて説明する。
本第2実施例はマイクロ・エネルギー放出部として面発
光型の半導体レーザ100を用い、該レーザ100をパ
ターンに応じて配列させてパターンアレイ1を構成した
ものである。半導体レーザ100による基板2へのレー
ザ光23の照射により、HBr等の反応ガス20は活性
化されてイオン,ラジカルとして基板2のレーザ照射領
域24に吸着し、基板表面と反応することにより基板2
の該レーザ照射領域24において選択的にエッチングが
進行する。Next, a second embodiment in which etching is performed with the assistance of laser light will be described with reference to FIG.
In the second embodiment, a surface emitting semiconductor laser 100 is used as a micro-energy emitting portion, and the pattern array 1 is configured by arranging the lasers 100 according to a pattern. When the semiconductor laser 100 irradiates the substrate 2 with the laser beam 23, the reaction gas 20 such as HBr is activated and adsorbed as ions and radicals in the laser irradiation region 24 of the substrate 2 and reacts with the substrate surface to react.
Etching selectively progresses in the laser irradiation region 24.
【0014】尚、本第2実施例においても、上記したプ
ラズマビーム同様、反応ガスにデポジション用の原料ガ
スを用いれば膜を堆積させることが出来る。尚、上記種
々の実施例においてはパターンアレイ1における配列パ
ターンを描画するウエハ2上のパターンの大きさと1:
1対応させた例を示したが、その必要はなく、エネルギ
ー媒体の性質を利用して拡大,縮小するようにすること
もできる。例えば、上記第2実施例においては、パター
ンアレイ1とウエハ2との間にレンズを設けるようにす
ればパターンの拡大,縮小をはかることができ、更に半
導体装置製造の自由度を大きくすることができる。Also in the second embodiment, a film can be deposited by using the source gas for deposition as the reaction gas, as in the plasma beam described above. In the various embodiments described above, the size of the pattern on the wafer 2 on which the array pattern in the pattern array 1 is drawn is 1:
Although the example corresponding to 1 is shown, there is no need to do so, and it is also possible to use the property of the energy medium to enlarge or reduce. For example, in the second embodiment, if a lens is provided between the pattern array 1 and the wafer 2, the pattern can be enlarged or reduced, and the degree of freedom in manufacturing a semiconductor device can be increased. it can.
【0015】次に、マイクロ・エネルギー放出部の形成
について例をあげて説明する。図3を用いて一例として
電子ビーム銃の製造方法について説明する。まず、図3
(a)のように、将来ゲートとするP+ 層51とSiO
2 膜52を所望のパターンに形成したSi基板50と、
N+ 型に高濃度ドープしたSi基板53とをウエハ直接
接合技術を用いて接合する。ここで、P+ 層51とSi
O2膜52のパターンにより、将来電子銃のエミッタと
ゲート間の空隙が決定される。Next, formation of the micro-energy emitting portion will be described with reference to an example. A method of manufacturing an electron beam gun will be described as an example with reference to FIGS. First, FIG.
As in (a), the P + layer 51 and SiO which will be the gate in the future are formed.
2 The Si substrate 50 on which the film 52 is formed in a desired pattern,
The N + -type highly-doped Si substrate 53 is bonded using a wafer direct bonding technique. Here, the P + layer 51 and Si
The pattern of the O 2 film 52 will determine the gap between the emitter and gate of the future electron gun.
【0016】次に、図3(b)のように、直接接合した
基板50を研磨して、その膜厚調整を行う。この膜厚調
整により将来のアノード,ゲート間の距離が決定され
る。次に図3(c)のように、エミッタ形成を行うた
め、開口パターンを有するSi3 N4 又はSiO2 によ
る絶縁膜54を形成し、KOH等のアルカリ溶液を用い
てエッチングを行う。Si基板50,53は(100)
主面を用いているため、エッチングは結晶異方性エッチ
ングにて図3(c)に示すように進行する。このとき、
P+ 層51は濃度依存性によりエッチングされず、ゲー
トとして残される。尚、このエッチングは,弗酸,硝
酸,酢酸の混酸等による等方性エッチングによっても、
同様にエミッタ部の形成は実現できる。Next, as shown in FIG. 3B, the directly bonded substrate 50 is polished to adjust its film thickness. This film thickness adjustment will determine the future distance between the anode and gate. Next, as shown in FIG. 3C, in order to form an emitter, an insulating film 54 made of Si 3 N 4 or SiO 2 having an opening pattern is formed, and etching is performed using an alkaline solution such as KOH. Si substrate 50, 53 is (100)
Since the main surface is used, the etching proceeds by crystal anisotropic etching as shown in FIG. At this time,
The P + layer 51 is not etched due to the concentration dependence and is left as a gate. This etching can also be performed by isotropic etching with a mixed acid of hydrofluoric acid, nitric acid, acetic acid, etc.
Similarly, the formation of the emitter section can be realized.
【0017】その後、タングステン等の金属膜55を絶
縁膜54上に形成し、アノード電極とする。このように
Si基板53にてエミックE,P+ 層51によりゲート
G,金属膜55によりアノードAが構成されたマイクロ
電子銃が製造される。本装置においては、アノード電圧
VA とゲート電圧VG 比を設定することにより集束電子
ビームを得ることができる。After that, a metal film 55 of tungsten or the like is formed on the insulating film 54 to form an anode electrode. In this way, a micro electron gun having the Si substrate 53, the gate G formed by the emic E, P + layer 51, and the anode A formed by the metal film 55 is manufactured. In this device, a focused electron beam can be obtained by setting the ratio of the anode voltage V A and the gate voltage V G.
【0018】この図3(d)につづいて、さらに図4に
示すようにエミッタEとゲートGとの間に反応ガスを供
給する反応ガス導入孔56をSi基板53に形成するよ
うにすれば、図1に示すプラズマガンが製造できる。Continuing from FIG. 3D, as shown in FIG. 4, a reaction gas introducing hole 56 for supplying a reaction gas between the emitter E and the gate G is formed in the Si substrate 53. The plasma gun shown in FIG. 1 can be manufactured.
【0019】このように、パターンアレイを構成するマ
イクロ・エネルギー放出部および反応ガス供給部の形成
に、従来の半導体製造技術を応用するようにすれば、容
易に微小な構造で均一な寸法精度で製造することができ
る。また、パターンアレイへの配列も精度よく行うこと
ができる。そして、一旦パターンアレイを形成すれば、
半導体装置製造においてホトリソグフィ工程を全く必要
とすることがなくなり、大幅なコストダウンが実現でき
る。As described above, if the conventional semiconductor manufacturing technology is applied to the formation of the micro-energy emitting portion and the reaction gas supply portion which form the pattern array, it is possible to easily form a fine structure with uniform dimensional accuracy. It can be manufactured. Further, the arrangement in the pattern array can be performed accurately. And once the pattern array is formed,
The photolithography process is not required at all in the semiconductor device manufacturing, and a large cost reduction can be realized.
【図1】本発明第1実施例の概念図である。FIG. 1 is a conceptual diagram of a first embodiment of the present invention.
【図2】本発明第2実施例の概念図である。FIG. 2 is a conceptual diagram of a second embodiment of the present invention.
【図3】マイクロ・エネルギー放出部として電子銃を製
造する場合の製造工程順における断面図である。3A to 3C are cross-sectional views in the order of manufacturing steps when manufacturing an electron gun as a micro-energy emitting unit.
【図4】マイクロ・プラズマガンの構造を示す図であ
る。FIG. 4 is a diagram showing a structure of a micro plasma gun.
1 パターンアレイ 2 ウエハ 10 マイクロ・プラズマビーム発生器 20 反応ガス 100 半導体レーザ 1 Pattern Array 2 Wafer 10 Micro Plasma Beam Generator 20 Reactive Gas 100 Semiconductor Laser
Claims (2)
ネルギー放出部が、ウエハ上に描画すべきパターンに応
じて配列されたパターンアレイを用意し、 該パターンアレイを加工すべきウエハに対して設定して
前記エネルギー媒体を放出することにより、該ウエハに
所定パターンを描画することを特徴とする半導体装置の
製造方法。1. A micro-energy emitting unit for emitting an energy medium prepares a pattern array arranged according to a pattern to be drawn on a wafer, and sets the pattern array on a wafer to be processed. A method of manufacturing a semiconductor device, wherein a predetermined pattern is drawn on the wafer by discharging the energy medium.
記ウエハ表面に反応ガスを供給することを特徴とする請
求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a reaction gas is supplied to the surface of the wafer in association with the release of the energy medium.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6624892A JPH05275320A (en) | 1992-03-24 | 1992-03-24 | Fabrication of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6624892A JPH05275320A (en) | 1992-03-24 | 1992-03-24 | Fabrication of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05275320A true JPH05275320A (en) | 1993-10-22 |
Family
ID=13310381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6624892A Withdrawn JPH05275320A (en) | 1992-03-24 | 1992-03-24 | Fabrication of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05275320A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101288306B1 (en) * | 2011-06-01 | 2013-07-22 | 주성엔지니어링(주) | Plasma patterning apparatus, apparatus and method for manufacturing of solar cell using the same |
-
1992
- 1992-03-24 JP JP6624892A patent/JPH05275320A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101288306B1 (en) * | 2011-06-01 | 2013-07-22 | 주성엔지니어링(주) | Plasma patterning apparatus, apparatus and method for manufacturing of solar cell using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6069092A (en) | Dry etching method and semiconductor device fabrication method | |
JP2854601B2 (en) | Bar-shaped optical column and associated array wand and charged particle source | |
JP2991192B1 (en) | Plasma processing method and plasma processing apparatus | |
US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
US4659449A (en) | Apparatus for carrying out dry etching | |
US5345145A (en) | Method and apparatus for generating highly dense uniform plasma in a high frequency electric field | |
JPS61218134A (en) | Device and method for forming thin film | |
US5332880A (en) | Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field | |
JP2988455B2 (en) | Plasma etching method | |
JPH0313743B2 (en) | ||
US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
JPH05275320A (en) | Fabrication of semiconductor device | |
US6083068A (en) | Field emission device and method of fabricating the same | |
US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
JP2012126113A (en) | Method for manufacturing nanoimprint mold using metal deposition | |
JPH06252097A (en) | Plasma etching device | |
US20210296137A1 (en) | Film processing method and semiconductor device manufacturing method | |
US20240021433A1 (en) | Forming a doped hardmask | |
JP3296392B2 (en) | Dry etching method | |
KR100238237B1 (en) | Mask for electron beam cell projection lithography and method for fabricating thereof | |
JPH05283369A (en) | Fine processing device | |
JP3654438B2 (en) | Dry etching method | |
JP2004319523A (en) | Manufacturing method of field emission electron source | |
CN116988065A (en) | Manufacturing method of metal electrode with grating-like structure and electrode | |
JPH05205615A (en) | Manufacture of electric field emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |