JPH05273582A - Active matrix driving liquid crystal display device and its manufacture - Google Patents

Active matrix driving liquid crystal display device and its manufacture

Info

Publication number
JPH05273582A
JPH05273582A JP6854492A JP6854492A JPH05273582A JP H05273582 A JPH05273582 A JP H05273582A JP 6854492 A JP6854492 A JP 6854492A JP 6854492 A JP6854492 A JP 6854492A JP H05273582 A JPH05273582 A JP H05273582A
Authority
JP
Japan
Prior art keywords
signal line
electrode
forming
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6854492A
Other languages
Japanese (ja)
Inventor
Takayuki Wakui
陽行 和久井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6854492A priority Critical patent/JPH05273582A/en
Publication of JPH05273582A publication Critical patent/JPH05273582A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an active matrix driving liquid crystal display device which does not spoil display characteristics and obtains TFTs with extremely small inter-electrode capacity even if a defect such as an open circuit occurs to a video signal line, etc., owing to an increase in the number of picture elements. CONSTITUTION:In the active matrix driving liquid crystal display device wherein a thin film transistor 1 is used as an active element and the source electrode 4, gate electrode 5, and drain electrode 6 of the thin film transistor l are coupled with the video signal line 3, a scanning signal line 2, and a pixel electrode 8, the source electrode 4 and drain electrode 6 of the thin film transistor 1 are composed of side-wall type electrodes consisting of an insulation part 13 and conduction parts 14 arranged on both its flanks, the video signal line 3 is composed of a side wall type signal line consisting of an insulation part 13 and conduction parts 14 arranged on both its flanks, and the conduction part 14 of the video signal line 3 and the conduction part 14 of the drain electrode 6 form a closed loop as a whole.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブ素子として
薄膜トランジスタ(以下、これをTFTという)を用い
たアクティブマトリクス駆動液晶表示装置及びその製造
方法に係わり、特に、TFTを含む各画素の高密度化構
成を可能にしたアクティブマトリクス駆動液晶表示装置
及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix drive liquid crystal display device using a thin film transistor (hereinafter referred to as a TFT) as an active element and a method for manufacturing the same, and more particularly to a high density of each pixel including the TFT. The present invention relates to an active matrix drive liquid crystal display device that can be configured and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来、アクティブマトリクス駆動液晶表
示装置の1つとして、アクティブ素子としてTFTを用
いたアクティブマトリクス駆動液晶表示装置が知られて
いる。このTFTを用いたアクティブマトリクス駆動液
晶表示装置は、例えば、ガラス等からなる透明絶縁体基
板上に、TFTを含んだ多数の画素をマトリクス状に形
成し、各画素に対応して設けられた液晶をそれぞれTF
Tを介して駆動電圧を供給し、前記液晶の表示を制御す
るようにした方式であって、比較的鮮明な画像表示が得
られるため、最近ではOA機器の端末装置を始めテレビ
ジョン等の用途に広く用いられているが、前記各用途に
おいてはその性格上表示画面のサイズとしては10イン
チ以上のものが要求されている。また、前記各用途にお
いては、文字や図形等を鮮明に(高コントラスト状態
で)表示させるために、1画素のサイズをより小さく
し、表示画像の精細度を高めることも要求されている。
2. Description of the Related Art Conventionally, as one of active matrix drive liquid crystal display devices, an active matrix drive liquid crystal display device using a TFT as an active element is known. In an active matrix drive liquid crystal display device using this TFT, for example, a large number of pixels including TFTs are formed in a matrix on a transparent insulator substrate made of glass or the like, and a liquid crystal is provided corresponding to each pixel. Respectively TF
This is a system in which a drive voltage is supplied via T to control the display of the liquid crystal, and a relatively clear image display can be obtained. Therefore, recently, it has been used for terminal devices of OA equipment, televisions and the like. However, in each of the above applications, a display screen size of 10 inches or more is required due to its nature. Further, in each of the above applications, in order to display characters (characters, figures, etc.) clearly (in a high contrast state), it is also required to reduce the size of one pixel to increase the definition of the displayed image.

【0003】図12は、前記アクティブマトリクス駆動
液晶表示装置における1画素の電気的等価回路図であ
る。
FIG. 12 is an electrically equivalent circuit diagram of one pixel in the active matrix drive liquid crystal display device.

【0004】図12において、100はTFT、101
は走査(水平)信号線、102は映像(垂直)信号線、
103は液晶容量、104は完全保持容量、105はT
FT100のゲート・ソース間浮遊容量である。
In FIG. 12, 100 is a TFT and 101
Is a scanning (horizontal) signal line, 102 is a video (vertical) signal line,
103 is a liquid crystal capacity, 104 is a complete storage capacity, and 105 is a T
This is the stray capacitance between the gate and source of the FT100.

【0005】そして、TFT100は、各走査信号線1
01及び各映像信号線102の交点にそれぞれ配置され
ているもので、ゲートが走査信号線101に、ドレイン
が映像信号線102に接続され、ソースが液晶容量10
3と完全保持容量104に接続されている。
The TFT 100 is provided with each scanning signal line 1
01 and each video signal line 102 are respectively arranged, the gate is connected to the scanning signal line 101, the drain is connected to the video signal line 102, and the source is the liquid crystal capacitor 10.
3 and the complete storage capacitor 104.

【0006】いま、走査信号線101に走査信号が供給
されると、TFT100がオン状態になり、このときの
映像信号線102の電位状態が電荷として液晶容量10
3と完全保持容量104に書き込まれる。その後、走査
信号線101の走査信号の供給が停止されると、TFT
100はオフ状態になり、液晶容量103と完全保持容
量104に蓄積された電荷はそのまま維持されて、この
画素部分では前記電荷の状態に応じた液晶表示が行われ
るようになる。
Now, when a scanning signal is supplied to the scanning signal line 101, the TFT 100 is turned on, and the potential state of the video signal line 102 at this time is a charge and the liquid crystal capacitance 10
3 and the complete storage capacitor 104 are written. After that, when the supply of the scanning signal of the scanning signal line 101 is stopped, the TFT
100 is turned off, and the charges accumulated in the liquid crystal capacitor 103 and the complete storage capacitor 104 are maintained as they are, and the liquid crystal display according to the state of the charges is performed in this pixel portion.

【0007】また、図13は、前記アクティブマトリク
ス駆動液晶表示装置における1画素の構造の一例を示す
構造図であって、(a)は平面図、(b)はそのA−
A’線の断面図である。
13A and 13B are structural views showing an example of the structure of one pixel in the active matrix drive liquid crystal display device. FIG. 13A is a plan view and FIG.
It is a sectional view of an A'line.

【0008】図13において、106はソース電極、1
07はゲート電極、108はドレイン電極、109は透
明画素電極、110は共通電極、111は共通電極信号
線、112は透明絶縁体基板、113は絶縁膜、114
はシリコン半導体層、115は高不純物半導体層であ
り、その他、図15に示す構成要素と同じ構成要素につ
いては同じ符号を付けている。
In FIG. 13, 106 is a source electrode and 1 is a source electrode.
07 is a gate electrode, 108 is a drain electrode, 109 is a transparent pixel electrode, 110 is a common electrode, 111 is a common electrode signal line, 112 is a transparent insulator substrate, 113 is an insulating film, 114
Is a silicon semiconductor layer, 115 is a high-impurity semiconductor layer, and the same components as those shown in FIG. 15 are denoted by the same reference numerals.

【0009】そして、1個のTFT100、一方の映像
信号線102の一部、透明画素電極109、共通電極1
10等を含んだ点線内の部分は、1画素となる構成部分
であって、多数の走査信号線101が水平(行)方向に
平行配置されるとともに、多数の映像信号線102が垂
直(列)方向に平行配置され、それら信号線101、1
02で囲まれた各領域内に前記画素が配置され、さら
に、各走査信号線101の間に、走査信号線101に平
行になるように多数の共通電極信号線111が配置され
てアクティブマトリクス駆動部が構成されている。
Then, one TFT 100, part of one video signal line 102, transparent pixel electrode 109, common electrode 1
A portion within a dotted line including 10 and the like is a constituent portion which becomes one pixel, and a large number of scanning signal lines 101 are arranged in parallel in a horizontal (row) direction, and a large number of video signal lines 102 are vertically (column). ) Parallel to the signal lines 101, 1
The pixels are arranged in each region surrounded by 02, and a large number of common electrode signal lines 111 are arranged between the scanning signal lines 101 so as to be parallel to the scanning signal lines 101, and active matrix driving is performed. Parts are made up.

【0010】また、各画素においては、透明絶縁体基板
112上に走査信号線101と一体化構成されたゲート
電極107が設けられ、その上に絶縁膜113が設けら
れている。この絶縁膜113上にゲート電極107と対
応してシリコン半導体層114が形成され、シリコン半
導体層114の隣の絶縁膜113上に透明画素電極10
9が形成されている。このシリコン半導体層114上に
それぞれ高不純物半導体層115を介してソース電極1
06とドレイン電極108が配置され、ソース電極10
6は透明画素電極109に導電接続され、ドレイン電極
108は映像信号線102から分岐した導電接続部に一
体化構成されている。さらに、透明画素電極109に対
向してして共通電極信号線111と一体化構成された共
通電極110が配置され、前記両電極109、110間
に完全保持容量104が形成されている。なお、前記完
全保持容量104は、TFT100のチャネル幅Wとチ
ャネル長Lとの比(W/L)、ゲート・ソース間浮遊容
量105、絶縁膜113の誘電率等に基づいて、容量値
(または共通電極110のサイズ)が決定される。
In each pixel, a gate electrode 107 integrated with the scanning signal line 101 is provided on a transparent insulator substrate 112, and an insulating film 113 is provided thereon. A silicon semiconductor layer 114 is formed on the insulating film 113 corresponding to the gate electrode 107, and the transparent pixel electrode 10 is formed on the insulating film 113 adjacent to the silicon semiconductor layer 114.
9 is formed. The source electrode 1 is formed on the silicon semiconductor layer 114 via the high impurity semiconductor layer 115.
06 and the drain electrode 108 are arranged, and the source electrode 10
6 is conductively connected to the transparent pixel electrode 109, and the drain electrode 108 is integrally formed with a conductive connection portion branched from the video signal line 102. Further, a common electrode 110 integrally formed with the common electrode signal line 111 is arranged so as to face the transparent pixel electrode 109, and a complete storage capacitor 104 is formed between the two electrodes 109, 110. The complete storage capacitance 104 is based on the ratio (W / L) of the channel width W and the channel length L of the TFT 100, the gate-source stray capacitance 105, the dielectric constant of the insulating film 113, and the like (or the capacitance value (or The size of the common electrode 110) is determined.

【0011】ところで、図13に示すようなアクティブ
マトリクス駆動液晶表示装置においては、表示画面のサ
イズを大きくしたときには、その表示画面のサイズに対
応させて画素数を多く形成する必要があること、また、
表示画像のコントラストを高めるためには、各画素の開
口率を向上させるのが有効な手段であることは、既に知
られているところである。
By the way, in the active matrix drive liquid crystal display device as shown in FIG. 13, when the size of the display screen is increased, it is necessary to increase the number of pixels corresponding to the size of the display screen. ,
It is already known that improving the aperture ratio of each pixel is an effective means for increasing the contrast of a display image.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、表示画
面のサイズの拡大に伴ってその画素数を増大させるよう
にすれば、信号線101、102、111の長さが長く
なるとともに、それら信号線101、102、111の
配置密度も増大し、それら信号線101、102、11
1における断線や破断等の欠陥、特に、映像信号線10
2に断線や破断等の欠陥を持った不良品の発生割合が急
速に増えるようになり、アクティブマトリクス駆動液晶
表示装置の歩留まりが低下してコスト高を招くという問
題が生じる。
However, if the number of pixels is increased as the size of the display screen is increased, the lengths of the signal lines 101, 102 and 111 are increased and the signal lines 101 are also increased. , 102, 111 also increase the arrangement density of the signal lines 101, 102, 11
1. Defects such as disconnection and breakage in 1, especially video signal line 10
The rate of generation of defective products having defects such as disconnection and breakage rapidly increases, which causes a problem that the yield of the active matrix drive liquid crystal display device is reduced and the cost is increased.

【0013】また、表示画像のコントラストを高めるた
めに各画素の開口率を向上させる、具体的に述べると、
TFT100をより微細化する方向に移行させようとし
た場合に、TFTの形成時に通常用いられているホトリ
ソグラフィにおいては、パターン解像に限界があるた
め、TFT100を一定以上に微細化させること、特
に、安定的かつ良好な歩留まりをもってTFT100の
チャネル長Lを前記パターン解像により決められる一定
値以下に設定することは難しいという問題がある。
Further, the aperture ratio of each pixel is improved in order to increase the contrast of a display image.
When it is attempted to shift the TFT 100 to a finer direction, the pattern resolution is limited in the photolithography that is usually used when forming the TFT. However, there is a problem that it is difficult to set the channel length L of the TFT 100 to a fixed value or less determined by the pattern resolution with stable and good yield.

【0014】さらに、TFT100の微細化が進むと、
TFT100のソース電極106とゲート電極107と
の重なりによるゲート・ソース間浮遊容量105が無視
できなくなり、このゲート・ソース間浮遊容量105に
蓄積された電荷がTFT100の過渡動作時に飛込み電
圧としてドレイン電極108等に現われ、表示特性に悪
影響を及ぼすという問題がある。
Further, as the miniaturization of the TFT 100 progresses,
The gate-source stray capacitance 105 due to the overlap of the source electrode 106 and the gate electrode 107 of the TFT 100 cannot be ignored, and the charge accumulated in the gate-source stray capacitance 105 becomes a jump voltage during the transient operation of the TFT 100, and the drain electrode 108. Etc., which adversely affects the display characteristics.

【0015】本発明は、これらの問題点を除去するもの
で、その第1の目的は、画素数の増大により、映像信号
線等に断線や破断等の欠陥が発生しても、表示特性を損
なうことがなく、しかも、電極間容量、特に、ゲート・
ソース間浮遊容量が極力小さいTFTを得るアクティブ
マトリクス駆動液晶表示装置を提供することにある。
The present invention eliminates these problems. A first object of the present invention is to improve the display characteristics even if defects such as disconnection or breakage occur in the video signal line due to the increase in the number of pixels. It does not damage the interelectrode capacitance, especially the gate
An object of the present invention is to provide an active matrix drive liquid crystal display device which obtains a TFT having a floating capacitance between sources as small as possible.

【0016】また、その第2の目的は、通常用いられる
ホトリソグラフィによるパターン解像以上の解像度をも
って、微細なチャネル長を有するTFT等を安定的かつ
良好な歩留まりよく得ることができるアクティブマトリ
クス駆動液晶表示装置の製造方法を提供することにあ
る。
A second object thereof is an active matrix drive liquid crystal capable of obtaining TFTs having a fine channel length in a stable and good yield with a resolution higher than that of a pattern resolution by photolithography which is usually used. It is to provide a manufacturing method of a display device.

【0017】[0017]

【課題を解決するための手段】前記第1の目的の達成の
ために、本発明は、アクティブ素子として薄膜トランジ
スタを用い、前記薄膜トランジスタのソース電極、ゲー
ト電極、ドレイン電極がそれぞれ映像信号線、走査信号
線、画素電極に結合されてなるアクティブマトリクス駆
動液晶表示装置において、前記薄膜トランジスタのソー
ス電極及びドレイン電極は絶縁部とその両側面に配置さ
れた導電部とからなるサイドウオール型電極によって構
成され、また、前記映像信号線は絶縁部とその両側面に
配置された導電部とからなるサイドウオール型信号線に
よって構成され、かつ、前記映像信号線の導電部と前記
ドレイン電極の導電部とは全体的に閉ループを構成する
ように結合されている第1の手段を備える。
In order to achieve the first object, the present invention uses a thin film transistor as an active element, and a source electrode, a gate electrode and a drain electrode of the thin film transistor are a video signal line and a scanning signal, respectively. In an active matrix driving liquid crystal display device coupled to a line and a pixel electrode, the source electrode and the drain electrode of the thin film transistor are composed of a sidewall type electrode composed of an insulating part and conductive parts arranged on both side surfaces thereof. The video signal line is composed of a side wall type signal line composed of an insulating part and conductive parts arranged on both side surfaces thereof, and the conductive part of the video signal line and the conductive part of the drain electrode are formed as a whole. A first means coupled to form a closed loop.

【0018】前記第2の目的の達成のために、本発明
は、各画素におけるアクティブ素子として薄膜トランジ
スタを用いたアクティブマトリクス駆動液晶表示装置の
製造方法であって、以下の各工程、(1).透明絶縁体基板
上にゲート電極とそれに接続される走査信号線を形成す
る工程、(2).少なくとも前記ゲート電極上にゲート絶縁
膜を形成する工程、(3).前記ゲート絶縁膜上の薄膜トラ
ンジスタ形成部分にシリコン半導体層を形成する工程、
(4).前記ゲート絶縁膜上に画素電極を形成する工程、
(5).前記シリコン半導体層上に高濃度不純物層を形成す
る工程、(6).前記薄膜トランジスタのソース電極とドレ
イン電極の形成部分及び映像信号線の形成部分にそれぞ
れ絶縁層を形成する工程、(7).前記絶縁層の形成部分及
びその周辺部に導電膜を形成する工程、(8).前記各絶縁
層の側面に自己整合的に前記ソース電極とドレイン電極
及び前記映像信号線を形成する工程、を順次経ることに
より各画素を製造する第2の手段を備える。
In order to achieve the second object, the present invention is a method for manufacturing an active matrix drive liquid crystal display device using a thin film transistor as an active element in each pixel, which includes the following steps (1). Forming a gate electrode and a scanning signal line connected to the gate electrode on a transparent insulator substrate; (2) forming a gate insulating film on at least the gate electrode; and (3) forming a thin film transistor on the gate insulating film. A step of forming a silicon semiconductor layer on the formation portion,
(4). A step of forming a pixel electrode on the gate insulating film,
(5). A step of forming a high-concentration impurity layer on the silicon semiconductor layer, (6). A step of forming insulating layers on the source electrode and drain electrode forming portions and the video signal line forming portions of the thin film transistor, (7). A step of forming a conductive film on the insulating layer formation portion and its peripheral portion, (8). Forming the source electrode and drain electrode and the video signal line on the side surface of each insulating layer in a self-aligned manner. The second means for manufacturing each pixel is sequentially provided.

【0019】[0019]

【作用】前記第1の手段によれば、画面表示内容の高精
細化による画素の増大に伴い、映像信号線及び走査信号
線が高密度化し、それらの破断や断線等の欠陥が発生す
る確率が高くなった場合においても、少なくとも前記映
像信号線はサイドウオール型信号線で構成されるととも
に、前記記映像信号線に導電結合されているTFTのド
レイン電極もサイドウオール型電極で構成され、かつ、
前記サイドウオール型信号線と前記サイドウオール型電
極の導電部は全体的に閉ループを構成し、いわゆる冗長
性を持った導電部を構成しているので、例えば、前記閉
ループの一部に何等かの理由によって前述のような欠陥
が生じていたとしても、前記閉ループは非欠陥側の導電
部を介して活性状態が維持されるため、表示特性を損な
うことがないアクティブマトリクス駆動液晶表示装置が
得られる。
According to the first means, the probability of occurrence of defects such as breakage or disconnection of the video signal lines and the scanning signal lines is increased with the increase in the number of pixels due to the higher definition of the screen display content. At least, the video signal line is at least a side wall type signal line, and the drain electrode of the TFT conductively coupled to the video signal line is also a side wall type electrode, and ,
Since the side wall type signal line and the conductive part of the side wall type electrode form a closed loop as a whole and a so-called redundant conductive part, for example, a part of the closed loop is Even if the defect as described above occurs due to the reason, since the active state of the closed loop is maintained through the conductive portion on the non-defective side, an active matrix drive liquid crystal display device that does not impair display characteristics can be obtained. ..

【0020】また、前述のように、TFTのドレイン電
極だけでなくソース電極も前記サイドウオール型電極で
構成し、前記TFTのゲート電極と他の電極との間の重
なり部分を排除しているので、ゲート電極と他の電極間
の容量、特に、ゲート・ソース間容量を極力少なくする
ことができ、前記ゲート・ソース間容量に基づく画面表
示上の悪影響を除くことが可能になる。
Further, as described above, not only the drain electrode of the TFT but also the source electrode is composed of the side wall type electrode, and the overlapping portion between the gate electrode of the TFT and other electrodes is excluded. The capacitance between the gate electrode and the other electrode, especially the capacitance between the gate and the source can be minimized, and the adverse effect on the screen display due to the capacitance between the gate and the source can be eliminated.

【0021】さらに、前記第2の手段によれば、従来、
TFTの導電チャネル等の微細化形成を行う場合に慣用
されていたホトリソグラフィ手段に代えて、TFTのド
レイン電極及びソース電極それに少なくとも映像信号線
を、絶縁層とその側面に自己整合的に形成した導電部と
からなるサイドウオール型電極、サイドウオール型信号
線で構成するようにしているので、TFTの導電チャネ
ル形成時における解像度に実質的に関係する部分は、前
記ドレイン電極及びソース電極における前記絶縁層間の
スペースであって、しかも、そのスペース間の前記絶縁
層の側面にはその後に自己整合的に高精度で導電部を制
御形成するようにしているため、従来の前記手段におけ
る解像度の限界を超えて縮小された長さの導電チャネル
が確保されるようになり、TFTの一層の微細化を達成
できるとともに、各画素の開口率の向上を計ることがで
きる。
Further, according to the second means, conventionally,
In place of the photolithography means which has been conventionally used when forming a conductive channel or the like of a TFT, a drain electrode and a source electrode of the TFT and at least a video signal line are formed in self-alignment with the insulating layer and its side surface. Since it is configured by the side wall type electrode and the side wall type signal line including the conductive portion, the portion substantially related to the resolution when the conductive channel of the TFT is formed is the insulation of the drain electrode and the source electrode. It is a space between layers, and since the conductive portion is formed on the side surface of the insulating layer between the spaces in a highly self-aligned manner with high accuracy, the limit of resolution in the conventional means is limited. A conductive channel having a length that is reduced beyond that can be secured, and further miniaturization of the TFT can be achieved, and It is possible to improve the aperture ratio of the pixel.

【0022】[0022]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0023】図1及び図2は、本発明に係わるアクティ
ブマトリクス駆動液晶表示装置の1つの画素の第1の構
成例を示す構成図であって、図1はその平面図、図2
(a)は図1のA−A’線における断面図、図2(b)
はそのB−B’線における断面図である。
1 and 2 are configuration diagrams showing a first configuration example of one pixel of an active matrix drive liquid crystal display device according to the present invention. FIG. 1 is a plan view thereof and FIG.
2A is a cross-sectional view taken along the line AA ′ of FIG. 1, FIG.
Is a sectional view taken along the line BB ′.

【0024】図1及び図2において、1はTFT、2は
走査信号線、3は映像信号線、4はソース電極、5はゲ
ート電極、6はドレイン電極、7は非晶質シリコン半導
体、8は透明画素電極、9は共通信号電極線、10は共
通電極、11はガラス基板、12はゲート絶縁膜、13
は絶縁層、14は導電体、15は高不純物半導体層であ
る。
In FIGS. 1 and 2, 1 is a TFT, 2 is a scanning signal line, 3 is a video signal line, 4 is a source electrode, 5 is a gate electrode, 6 is a drain electrode, 7 is an amorphous silicon semiconductor, and 8 is. Is a transparent pixel electrode, 9 is a common signal electrode line, 10 is a common electrode, 11 is a glass substrate, 12 is a gate insulating film, 13
Is an insulating layer, 14 is a conductor, and 15 is a high impurity semiconductor layer.

【0025】そして、各画素中に形成されているTFT
1は、主としてソース電極4、ゲート電極5、ドレイン
電極6、非晶質シリコン半導体7からなる部分で構成さ
れており、TFT1の配置部分を走査信号線2が横断し
ており、この走査信号線2に直交するように映像信号線
3が形成配置され、前記走査信号線2に平行に共通信号
電極線9が形成配置されている。
The TFT formed in each pixel
Reference numeral 1 mainly comprises a portion composed of a source electrode 4, a gate electrode 5, a drain electrode 6, and an amorphous silicon semiconductor 7. A scanning signal line 2 crosses a portion where the TFT 1 is arranged. A video signal line 3 is formed and arranged so as to be orthogonal to 2, and a common signal electrode line 9 is formed and arranged in parallel with the scanning signal line 2.

【0026】また、各画素は、まず、ガラス基板11の
上に、一体化構成されたゲート電極5と走査信号線2と
が形成配置され、それらの上の部分を含む広範囲の部分
にゲート絶縁膜12が形成配置されている。次いで、前
記ゲート絶縁膜12上においては、ゲート電極5の配置
部分に非晶質シリコン半導体7が、前記ゲート電極5に
隣接した部分に透明画素電極8が、この透明画素電極8
に隣接して映像信号線3がそれぞれ形成配置され、さら
に、前記シリコン半導体7上にそれぞれ高不純物半導体
層15を介してソース電極4とドレイン電極6が形成配
置されている。前記透明画素電極8は、端部においてド
レイン電極6に導電接続され、中央部において液晶(図
示なし)を介して共通信号電極線9の共通電極10に対
向配置される。この場合、ソース電極4とドレイン電極
6とは、ともに絶縁層13の周面に導電体14を配置し
てなるサイドウオール型電極を構成しており、映像信号
線3も絶縁層13の周面に導電体14を配置してなるサ
イドウオール型信号線を構成している。
In each pixel, first, the gate electrode 5 and the scanning signal line 2 which are integrally formed are formed and arranged on the glass substrate 11, and the gate insulation is performed in a wide range including the above portion. The membrane 12 is formed and arranged. Next, on the gate insulating film 12, the amorphous silicon semiconductor 7 is provided in a portion where the gate electrode 5 is arranged, the transparent pixel electrode 8 is provided in a portion adjacent to the gate electrode 5, and the transparent pixel electrode 8 is provided.
Video signal lines 3 are formed and arranged adjacent to each other, and a source electrode 4 and a drain electrode 6 are further formed and arranged on the silicon semiconductor 7 with a high impurity semiconductor layer 15 interposed therebetween. The transparent pixel electrode 8 is conductively connected to the drain electrode 6 at an end portion thereof, and is arranged to face the common electrode 10 of the common signal electrode line 9 at the center portion thereof via a liquid crystal (not shown). In this case, the source electrode 4 and the drain electrode 6 together constitute a sidewall type electrode in which the conductor 14 is arranged on the peripheral surface of the insulating layer 13, and the video signal line 3 also includes the peripheral surface of the insulating layer 13. A side wall type signal line is formed by arranging the conductor 14 in the.

【0027】さらに、ドレイン電極6を構成する導電体
14は、映像信号線3を構成する導電体14に導電連結
されており、1本の映像信号線3の導電体14は前記ド
レイン電極6の導電体14を介して他方の映像信号線3
の導電体14に連結され、各導電体14によって閉ルー
プが構成されるように形成配置されている。
Further, the conductor 14 forming the drain electrode 6 is conductively connected to the conductor 14 forming the video signal line 3, and the conductor 14 of one video signal line 3 corresponds to the drain electrode 6. The other video signal line 3 via the conductor 14
The conductors 14 are formed and arranged so that each conductor 14 forms a closed loop.

【0028】ところで、本実施例のTFT1は、そのチ
ャネル長Lとチャネル幅Wとの比(W/L)、即ち、相
互コンダクタンスgmを決定する前記値W/Lが、例え
ば、約3になるように設定されている。しかるに、前記
値W/Lは、それに限られるものではなく、フレーム周
波数、走査信号線2の数、TFT1の移動度、液晶容量
値、完全保持容量値等により適宜変更させることができ
るものである。なお、前記完全保持容量は、共通電極1
0と画素電極8との間に重なり部分の大きさに依存する
が、その値はゲート絶縁膜12の誘電率等にも依存す
る。
In the TFT 1 of this embodiment, the ratio (W / L) of the channel length L and the channel width W, that is, the value W / L that determines the mutual conductance gm is, for example, about 3. Is set. However, the value W / L is not limited to this, and can be appropriately changed depending on the frame frequency, the number of scanning signal lines 2, the mobility of the TFT 1, the liquid crystal capacitance value, the complete storage capacitance value, and the like. .. In addition, the above-mentioned perfect storage capacity is common electrode 1
Although it depends on the size of the overlapping portion between 0 and the pixel electrode 8, its value also depends on the dielectric constant of the gate insulating film 12 and the like.

【0029】前記構成によるアクティブマトリクス駆動
液晶表示装置は、以下に述べるような動作を行う。
The active matrix drive liquid crystal display device having the above structure operates as described below.

【0030】いま、走査信号線2にTFT1を選択する
ための信号が供給され、さらに、映像信号線3に映像信
号が供給されると、TFT1には前記映像信号の大きさ
に対応した電流がそのチャネル部分を介してソース電極
4及びドレイン電極6間に流れ、この電流の大きさに依
存した電圧が透明画素電極8に誘導され、前記完全保持
容量等に蓄積保持されるので、前記透明画素電極8と共
通電極10間に配置されている液晶素子(図示なし)の
両端に前記誘導電圧が安定的に印加され、それによって
前記液晶素子によって所要の液晶表示を行うことができ
るものである。
When a signal for selecting the TFT 1 is supplied to the scanning signal line 2 and a video signal is further supplied to the video signal line 3, a current corresponding to the magnitude of the video signal is supplied to the TFT 1. The voltage depending on the magnitude of the current flows through the channel portion between the source electrode 4 and the drain electrode 6 and is induced in the transparent pixel electrode 8 to be accumulated and retained in the complete retention capacitor or the like. The induced voltage is stably applied to both ends of a liquid crystal element (not shown) arranged between the electrode 8 and the common electrode 10, whereby the required liquid crystal display can be performed by the liquid crystal element.

【0031】次に、図3は、図1に示した画素を複数
個、本例においては8個を配列して構成したアクティブ
マトリクスパネルの一部の例を示す平面図である。
Next, FIG. 3 is a plan view showing an example of a part of an active matrix panel in which a plurality of pixels shown in FIG. 1, eight in this example, are arranged.

【0032】図3において、図1及び図2に示す構成要
素と同じ構成要素には同じ符号を付けており、本例にお
いては、映像信号線3の導電体14及びゲート電極5の
導電体14は1本の太線で表している。
In FIG. 3, the same components as those shown in FIGS. 1 and 2 are designated by the same reference numerals, and in this example, the conductor 14 of the video signal line 3 and the conductor 14 of the gate electrode 5 are used. Is represented by a single thick line.

【0033】本例においては、各画素が行方向及び列方
向に規則的な繰返しピッチで形成配列され、映像信号線
3の導電体14及びゲート電極5の導電体14は全体的
にループをなすように構成されているので、例えば、図
3のA点部分に断線が発生したとしていても、それより
先の部分への映像信号の供給が中断されることはなく、
不活性化部分が存在しないものである。
In this example, each pixel is formed and arranged in a row direction and a column direction at a regular repeating pitch, and the conductor 14 of the video signal line 3 and the conductor 14 of the gate electrode 5 form a loop as a whole. Since it is configured as described above, for example, even if a disconnection occurs at the point A in FIG. 3, the supply of the video signal to the portion beyond that is not interrupted,
There is no inactivated part.

【0034】続く、図4は、本発明による液晶表示装置
の一実施例の構成の一部を示す断面図である。
Next, FIG. 4 is a sectional view showing a part of the configuration of an embodiment of the liquid crystal display device according to the present invention.

【0035】図4において、16、17は下部及び上部
偏光板、18、18’は下部及び上部配向膜、19は液
晶素子、20はカラーフィルタ、21は上部透明ガラス
基板、22は有機保護膜であり、その他、図1乃至図2
に示す構成要素と同じ構成要素には同じ符号を付けてい
る。
In FIG. 4, 16 and 17 are lower and upper polarizing plates, 18 and 18 'are lower and upper alignment films, 19 is a liquid crystal element, 20 is a color filter, 21 is an upper transparent glass substrate, and 22 is an organic protective film. 1 and 2 in addition to the above.
The same components as those shown in are denoted by the same reference numerals.

【0036】そして、下部ガラス基板11の表面(上
面)にTFT1及び画素電極8を有する画素が形成さ
れ、上部ガラス基板21の表面(下面)にカラーフィル
タ20が形成されている。下部ガラス基板11と上部ガ
ラス基板21の間には、液晶分子の向きを設定するめの
下部配向膜18及び上部配向膜18’を介して液晶素子
19が封入されており、下部ガラス基板11と上部ガラ
ス基板21を挾むようにして下部偏光板16及び上部偏
光板17が配置されている。カラーフィルタ20と上部
配向膜18との間には窒化珪素(SiN)からなる有機
保護膜22と共通(コモン)電圧Vcomが印加される
共通電極10または共通信号電極線9は配置されてい
る。
A pixel having the TFT 1 and the pixel electrode 8 is formed on the surface (upper surface) of the lower glass substrate 11, and a color filter 20 is formed on the surface (lower surface) of the upper glass substrate 21. A liquid crystal element 19 is enclosed between the lower glass substrate 11 and the upper glass substrate 21 via a lower alignment film 18 and an upper alignment film 18 ′ for setting the orientation of liquid crystal molecules. The lower polarizing plate 16 and the upper polarizing plate 17 are arranged so as to sandwich the glass substrate 21. An organic protective film 22 made of silicon nitride (SiN) and a common electrode 10 or a common signal electrode line 9 to which a common voltage Vcom is applied are arranged between the color filter 20 and the upper alignment film 18.

【0037】なお、図4には図示されていないが、下部
ガラス基板11の表面(上面)には多数の画素ととも
に、マトリクス状に形成配置された多数の走査信号線
2、映像信号線3が形成配置されており、各信号線2、
3の一端は液晶表示部の周辺においてそれぞれ液晶駆動
回路(図示なし)に接続されている。
Although not shown in FIG. 4, on the surface (upper surface) of the lower glass substrate 11, a large number of pixels and a large number of scanning signal lines 2 and video signal lines 3 arranged in a matrix are arranged. Formed and arranged, each signal line 2,
One end of 3 is connected to a liquid crystal drive circuit (not shown) around the liquid crystal display unit.

【0038】前記各構成要件の中で、まず、カラーフィ
ルタ20は、アクリル樹脂等の樹脂材料で形成される染
色基材に染料を着色することによって構成されたもの
で、画素に対向する位置に各画素毎に設けられ、色別に
染め別けられている。カラーフィルタ20は、それぞれ
隣接する一対の映像信号線2、2の間に各画素間にわた
ってストライプ状に形成配置されているもので、その形
成配置を行う場合には、まず、上部ガラス基板21の表
面に染色基材を形成し、フォトリソグラフィ技術を用い
て赤色フィルタ形成領域以外の染色基材を除去し、次い
で、染色基材を赤色染料で染め、固着処理を行って赤色
フィルタ部分を形成する。その後、緑色フィルタ部分及
び青色フィルタ部分も同様にして順次形成する。
In each of the above structural requirements, first, the color filter 20 is constructed by coloring a dyeing base material made of a resin material such as acrylic resin with a dye, and is placed at a position facing the pixel. It is provided for each pixel and is dyed separately for each color. The color filter 20 is formed and arranged in a stripe shape between each pixel between a pair of adjacent video signal lines 2 and 2. When forming and arranging the color filter 20, first of all, the upper glass substrate 21 is formed. A dyeing base material is formed on the surface, and the dyeing base material other than the red filter forming area is removed by using photolithography technology. Then, the dyeing base material is dyed with a red dye and a fixing process is performed to form a red filter portion. .. After that, the green filter portion and the blue filter portion are sequentially formed in the same manner.

【0039】図5は、画素を複数個配列して構成したア
クティブマトリクスパネルの一部にカラーフィルタを設
けた場合の一例を示す平面図である。
FIG. 5 is a plan view showing an example of a case where a color filter is provided in a part of an active matrix panel formed by arranging a plurality of pixels.

【0040】図5において、23は遮光層、24は赤色
フィルタ層、25は緑色フィルタ層、26は青色フィル
タ層であり、その他、図1乃至図2に示す構成要素と同
じ構成要素には同じ符号を付けている。
In FIG. 5, 23 is a light-shielding layer, 24 is a red filter layer, 25 is a green filter layer, 26 is a blue filter layer, and the same components as those shown in FIGS. 1 and 2 are the same. It is marked.

【0041】そして、遮光層23、赤色フィルタ層2
4、緑色フィルタ層25、青色フィルタ層26は、いず
れも、上部ガラス基板21の表面(下面)にパターン状
に形成されているもので、各画素毎に対向配置されてお
り、これらフィルタ層24、25、26は、行方向につ
いては赤、緑、青、赤、緑、…の順に配置されている
が、列方向については単一色に配置されたストライプ構
造になっている。
The light-shielding layer 23 and the red filter layer 2
4, the green filter layer 25, and the blue filter layer 26 are all formed in a pattern on the surface (lower surface) of the upper glass substrate 21, and are arranged facing each other for each pixel. , 25 and 26 are arranged in the order of red, green, blue, red, green, ... In the row direction, but have a stripe structure in which they are arranged in a single color in the column direction.

【0042】次に、窒化珪素(SiN)からなる有機保
護膜22は、前記カラーフィルタ20の構成時に用いた
3種の色の染料が液晶素子19側に漏洩することによ
り、液晶素子19に不所望な着色を与えることを防ぐた
めに設けたもので、例えば、アクリル樹脂またはエポキ
シ樹脂等の透明樹脂材料で構成されている。
Next, in the organic protective film 22 made of silicon nitride (SiN), the dyes of three kinds of colors used in the construction of the color filter 20 leak to the liquid crystal element 19 side, so that the liquid crystal element 19 is not protected. It is provided to prevent the desired coloring, and is made of, for example, a transparent resin material such as an acrylic resin or an epoxy resin.

【0043】液晶表示装置の構成に際しては、下部ガラ
ス基板11及び上部ガラス基板21にそれぞれ必要とす
る膜または層を順次形成した後、前記2つのガラス基板
11、21を重ね合わせ、それらの間に液晶素子19を
封入すればよい。
In the construction of the liquid crystal display device, required films or layers are sequentially formed on the lower glass substrate 11 and the upper glass substrate 21, respectively, and then the two glass substrates 11 and 21 are superposed on each other, and between them. The liquid crystal element 19 may be enclosed.

【0044】液晶表示装置の動作時には、下部ガラス基
板11の下側(液晶素子19とは反対の側)よりバック
ライトを照射し、画素電極8と共通電極10間に電圧
(交流電圧の実効値)を供給すれば、液晶素子19間に
前記電圧が加わり、液晶素子19の配向状態が変化し
て、バックライトによる光透過率の変化が表示されるも
のである。
During operation of the liquid crystal display device, a backlight is irradiated from the lower side of the lower glass substrate 11 (the side opposite to the liquid crystal element 19), and a voltage (effective value of AC voltage) is applied between the pixel electrode 8 and the common electrode 10. ) Is supplied, the voltage is applied between the liquid crystal elements 19, the alignment state of the liquid crystal elements 19 changes, and the change in light transmittance due to the backlight is displayed.

【0045】続いて、本発明に係わるアクティブマトリ
クス駆動液晶表示装置の1つの画素の製造方法につい
て、図1及び図2、及び、各製造工程順序を示す図6乃
至図9を用いて説明する。ここにおいて、図7乃至図9
の各(a)は図1におけるA−A’線の断面構成を示
し、図7乃至図9の各(b)は図1におけるB−B’線
の断面構成を示している。
Next, a method of manufacturing one pixel of the active matrix drive liquid crystal display device according to the present invention will be described with reference to FIGS. 1 and 2 and FIGS. 6 to 9 showing the order of each manufacturing process. Here, FIG. 7 to FIG.
1A shows the sectional structure taken along the line AA 'in FIG. 1, and each (b) in FIGS. 7 to 9 shows the sectional structure taken along the line BB' in FIG.

【0046】まず、下部ガラス基板11の上にアルミニ
ューム(Al)を用いて、膜厚100nm程度のゲート
電極5を形成する。このゲート電極5は、その上に積層
形成される非晶質シリコン半導体層7よりやや大きめの
形状に構成されるが、その理由は下部ガラス基板11の
下側から照射されるバックライトがこのゲート電極5で
遮られて非晶質シリコン半導体層7に届かないように
し、非晶質シリコン半導体層7内にバックライトによる
光電流が生じないようにするためである。また、このゲ
ート電極5の形成時に、ゲート電極5に関連する配線部
分、即ち、走査信号線2も同時に形成してもよい。な
お、ゲート電極5や走査信号線2の形成材料には、アル
ミニューム(Al)の他に、シリコン(Si)を含有し
たアルミニューム(Al)や鉛(Pb)を含有したアル
ミニューム(Al)等が用いられる。次に、ゲート電極
5や走査信号線2の上に窒化珪素(SiN)を用いて、
プラズマPVD装置により膜厚300nm程度のゲート
絶縁膜12を形成する。このゲート絶縁膜12として
は、前記アルミニューム(Al)等からなるゲート電極
5や走査信号線2の上に、陽極化成等のアルミナ化手段
を用いてアルミナゲート絶縁膜を形成させ、これをゲー
ト絶縁膜12として利用することもできる。なお、この
タイプのゲート絶縁膜12は、ゲート電極5及び走査信
号線2と、その上部に形成されるドレイン電極6やソー
ス電極4を構成する金属膜との短絡防止にも寄与する。
First, the gate electrode 5 having a film thickness of about 100 nm is formed on the lower glass substrate 11 using aluminum (Al). The gate electrode 5 is formed to have a slightly larger shape than the amorphous silicon semiconductor layer 7 formed on the gate electrode 5 because the backlight irradiated from the lower side of the lower glass substrate 11 is the gate. This is because it is blocked by the electrode 5 so as not to reach the amorphous silicon semiconductor layer 7, and a photocurrent due to a backlight is not generated in the amorphous silicon semiconductor layer 7. Further, when forming the gate electrode 5, the wiring portion related to the gate electrode 5, that is, the scanning signal line 2 may be formed at the same time. As the material for forming the gate electrode 5 and the scanning signal line 2, in addition to aluminum (Al), aluminum (Al) containing silicon (Si) or aluminum (Al) containing lead (Pb) is used. Etc. are used. Next, using silicon nitride (SiN) on the gate electrode 5 and the scanning signal line 2,
A gate insulating film 12 having a film thickness of about 300 nm is formed by a plasma PVD apparatus. As the gate insulating film 12, an alumina gate insulating film is formed on the gate electrode 5 made of aluminum (Al) or the like and the scanning signal line 2 by using an aluminization means such as anodization, and the gate insulating film 12 is used as a gate. It can also be used as the insulating film 12. The gate insulating film 12 of this type also contributes to prevention of short circuit between the gate electrode 5 and the scanning signal line 2 and the metal film forming the drain electrode 6 and the source electrode 4 formed thereabove.

【0047】続いて、ゲート電極5直上のゲート絶縁膜
12の上に、アモルファスシリコンまたは多結晶シリコ
ンを用いて、膜厚約180nm程度の非晶質シリコン半
導体膜7を形成する。この非晶質シリコン半導体膜7の
形成は、プラズマPVD装置によるゲート絶縁膜12の
形成に続いて、下部ガラス基板11を前記プラズマPV
D装置の外部に露出させずに、その材料を交換するだけ
で連続して行われる。
Subsequently, an amorphous silicon semiconductor film 7 having a film thickness of about 180 nm is formed on the gate insulating film 12 immediately above the gate electrode 5 by using amorphous silicon or polycrystalline silicon. This amorphous silicon semiconductor film 7 is formed by forming the gate insulating film 12 using a plasma PVD apparatus and then forming the amorphous glass semiconductor film 7 on the lower glass substrate 11 using the plasma PVD.
It is continuously performed only by exchanging the material without exposing it to the outside of the D device.

【0048】次いで、非晶質シリコン半導体膜7の表面
に、オーミックコンタクト用の燐(P)をドーピングさ
せ、膜厚約40nm程度の高不純物反導体層15を形成
する。この高不純物反導体層15の形成も、プラズマP
VD装置による非晶質シリコン半導体膜7の形成に続い
て、下部ガラス基板11をプラズマPVD装置の外部に
露出させずに連続して行われる。
Then, the surface of the amorphous silicon semiconductor film 7 is doped with phosphorus (P) for ohmic contact to form a highly-impurity anticonductor layer 15 having a film thickness of about 40 nm. The formation of the high-impurity anticonductor layer 15 is also performed by the plasma P
Subsequent to the formation of the amorphous silicon semiconductor film 7 by the VD apparatus, the lower glass substrate 11 is continuously exposed without being exposed to the outside of the plasma PVD apparatus.

【0049】続いて、下部ガラス基板11がプラズマP
VD装置の外に取り出され、フォトリソグラフィ技術に
よって非晶質シリコン半導体膜7を島状にパターニング
することにより、所望形状の非晶質シリコン半導体膜7
を形成させる。
Then, the lower glass substrate 11 is plasma P
The amorphous silicon semiconductor film 7 is taken out of the VD apparatus, and the amorphous silicon semiconductor film 7 is patterned into an island shape by a photolithography technique.
To form.

【0050】なお、これまでの製造工程により得られた
構成部分は、図6(a)に示す太線部分である。
The component obtained by the manufacturing process up to this point is the thick line portion shown in FIG. 6 (a).

【0051】次に、下部ガラス基板11上の非晶質シリ
コン半導体膜7に隣接した部分に、スパッタ法により形
成された透明導電膜(ITO、即ち、ネサ膜)を用い、
膜厚120乃至200nm程度の透明画素電極8を形成
する。この透明画素電極8の形成後に、フォトリソグラ
フィ技術によって透明画素電極8を各画素ごとにパター
ニングすることにより、所望形状の透明画素電極8を形
成させる。
Next, a transparent conductive film (ITO, that is, a NES film) formed by a sputtering method is used in a portion of the lower glass substrate 11 adjacent to the amorphous silicon semiconductor film 7.
The transparent pixel electrode 8 having a film thickness of about 120 to 200 nm is formed. After the transparent pixel electrode 8 is formed, the transparent pixel electrode 8 is patterned for each pixel by the photolithography technique to form the transparent pixel electrode 8 having a desired shape.

【0052】この製造工程により得られた構成部分は、
図6(b)に示す太線部分であり、これまでの製造工程
は、従来の製造工程と殆ど同じである。
The components obtained by this manufacturing process are
It is a thick line portion shown in FIG. 6B, and the manufacturing process up to this point is almost the same as the conventional manufacturing process.

【0053】続いて、図7(a)、(b)に示すよう
に、高不純物反導体層15の上側、非晶質シリコン半導
体膜7の周面部分、透明画素電極8の一部の上側、映像
信号線3の形成部分に、それぞれ、窒化珪素(SiN)
や酸化珪素(SiO2 )等を用いて、プラズマPVD装
置により所望の膜厚の絶縁層13を形成する。この絶縁
層13の形成後に、例えば、CF4 等のガスを用いて、
絶縁層13をドライエッチングでパターニングすること
により、所望形状の絶縁層13を形成させる。この場
合、ゲート絶縁膜12と絶縁層13の材料を違えれば、
前記パターニングにおけるパターニングの終点検出が明
確になる。
Subsequently, as shown in FIGS. 7A and 7B, the upper side of the high impurity anticonductor layer 15, the peripheral surface portion of the amorphous silicon semiconductor film 7, and the upper side of a part of the transparent pixel electrode 8. , Silicon nitride (SiN) is formed on each of the portions where the video signal lines 3 are formed.
The insulating layer 13 having a desired film thickness is formed by using a plasma PVD apparatus using silicon oxide (SiO 2 ) or the like. After forming the insulating layer 13, a gas such as CF 4 is used to
The insulating layer 13 having a desired shape is formed by patterning the insulating layer 13 by dry etching. In this case, if the materials of the gate insulating film 12 and the insulating layer 13 are different,
The patterning end point detection in the patterning becomes clear.

【0054】次に、図8(a)、(b)に示すように、
下部ガラス基板11上にスパッタリング法により、膜厚
50乃至100nm程度のクローム(Cr)膜と膜厚3
00乃至400nm程度のアルミニューム(Al)膜の
2層膜からなる導電膜14’を形成する。この場合、ク
ローム(Cr)膜の膜厚を比較的薄くした理由は、その
膜厚を厚くすると、ストレスが大きくなるためで、最
大、200nm程度に選ぶのが好ましい。また、クロー
ム(Cr)膜は、高不純物反導体層15との接触が良好
であるために用いられているもので、アルミニューム
(Al)膜は、高不純物反導体層15への拡散を防止す
るためのバリア層を構成するものである。なお、クロー
ム(Cr)の代わりに、モリブデン(Mo)、チタン
(Ti)、タンタル(Ta)、タングステン(W)等の
高融点金属材料や、MoSi2 、TiSi2 、TaSi
2 、WSi2 等の高融点金属シリサイド膜を用いること
もできる。さらに、アルミニューム(Al)膜は、クロ
ーム(Cr)膜に比べてストレスが小さいため、膜厚を
厚く形成することが可能であって、その厚い膜厚により
ソース電極4、ドレイン電極6、映像信号線3の抵抗値
を低下させることができ、前記抵抗値が低下すれば、構
成されるTFT1の動作速度の高速化、及び、映像信号
線3の信号伝達速度の高速化を計ることができ、画素の
書き込み特性が向上するようになる。ここでも、アルミ
ニューム(Al)の代わりに、シリコン(Si)、銅
(Cu)を用いることができる。
Next, as shown in FIGS. 8 (a) and 8 (b),
A chromium (Cr) film having a film thickness of about 50 to 100 nm and a film thickness of 3 are formed on the lower glass substrate 11 by a sputtering method.
A conductive film 14 'composed of a two-layer film of an aluminum (Al) film having a thickness of about 00 to 400 nm is formed. In this case, the reason for making the film thickness of the chrome (Cr) film relatively thin is that stress increases as the film thickness increases, so it is preferable to select a maximum thickness of about 200 nm. The chrome (Cr) film is used because it is in good contact with the high-impurity anticonductor layer 15, and the aluminum (Al) film prevents diffusion into the high-impurity anticonductor layer 15. To form a barrier layer. Instead of chrome (Cr), refractory metal materials such as molybdenum (Mo), titanium (Ti), tantalum (Ta), and tungsten (W), MoSi 2 , TiSi 2 , TaSi.
It is also possible to use a refractory metal silicide film 2, WSi 2, and the like. Further, since the aluminum (Al) film has a smaller stress than the chrome (Cr) film, it is possible to form a thicker film, and the thick film thickness allows the source electrode 4, the drain electrode 6, and the image to be formed. The resistance value of the signal line 3 can be decreased, and if the resistance value is decreased, the operation speed of the TFT 1 configured and the signal transmission speed of the video signal line 3 can be increased. , The writing characteristics of the pixel are improved. Also in this case, silicon (Si) or copper (Cu) can be used instead of aluminum (Al).

【0055】次いで、図9(a)、(b)に示すよう
に、導電膜14’に対して、例えば、塩素(Cl)の混
合ガスであるCCl2 、SiCl2 等の異方性ガスを用
いて異方性ドライエッチングを行うか、または、反応性
イオンエッチングによる異方性ドライエッチングを行
う。即ち、導電膜14’のエッチバックを行って、絶縁
層13の側面にだけに導電膜14’が残留した形の、い
わゆる、サイドウォール型のソース電極4、ドレイン電
極6、映像信号線3が自己整合的に形成される。この際
に、高不純物反導体層15はこの異方性ドライエッチン
グ時に、ソース電極4とドレイン電極6との間の部分が
除去される。即ち、非晶質シリコン半導体膜7上に残っ
ていた高不純物反導体層15はセルファライン的にその
厚さ分だけ除去されることになる。
Then, as shown in FIGS. 9A and 9B, an anisotropic gas such as CCl 2 or SiCl 2 which is a mixed gas of chlorine (Cl) is applied to the conductive film 14 ′. Is used to perform anisotropic dry etching, or anisotropic dry etching by reactive ion etching. That is, the conductive film 14 ′ is etched back to form the so-called sidewall type source electrode 4, drain electrode 6, and video signal line 3 in which the conductive film 14 ′ remains only on the side surface of the insulating layer 13. It is formed in a self-aligned manner. At this time, the highly-impurity anticonductor layer 15 is removed at the portion between the source electrode 4 and the drain electrode 6 during this anisotropic dry etching. That is, the high-impurity anticonductor layer 15 remaining on the amorphous silicon semiconductor film 7 is removed by the thickness thereof in a self-aligning manner.

【0056】続いて、下部ガラス基板11の表面全体
に、窒化珪素(SiN)や等を用いて、プラズマPVD
装置により、膜厚約1μmの窒化珪素保護膜(図示な
し)を形成し、その窒化珪素保護膜の形成後に、フォト
リソグラフィ技術によって下部ガラス基板11の端子部
のみを露出させて、画素を完成させる。
Subsequently, plasma PVD is formed on the entire surface of the lower glass substrate 11 by using silicon nitride (SiN) or the like.
A silicon nitride protective film (not shown) having a film thickness of about 1 μm is formed by the apparatus, and after forming the silicon nitride protective film, only the terminal portion of the lower glass substrate 11 is exposed by a photolithography technique to complete a pixel. ..

【0057】このようにして製造される画素は、実際に
は、多数のものが同時に下部ガラス基板11上に形成さ
れるもので、多数の画素が形成された下部ガラス基板1
1は、同じく、別途、表面にカラーフィルタ20や遮光
層23等が形成された上部ガラス基板21と重ね合わさ
れ、その重ね合わの際に、それらの間に液晶素子19が
封入されてアクティブマトリクス液晶表示装置が形成さ
れることは前述のとおりである。
The pixels manufactured in this manner are, in fact, a large number of pixels formed on the lower glass substrate 11 at the same time, and the lower glass substrate 1 on which a large number of pixels are formed is formed.
Similarly, 1 is superposed on an upper glass substrate 21 on which a color filter 20, a light-shielding layer 23 and the like are separately formed on the surface, and at the time of superimposing, a liquid crystal element 19 is enclosed between them to form an active matrix liquid crystal display. The device is formed as described above.

【0058】このようにして製造された各画素は、TF
T1のソース電極4及びドレイン電極6が、絶縁部13
とその両側面に配置された導電体14とからなるサイド
ウォール型電極で構成され、また、映像信号線3も絶縁
部13とその両側面に配置された導電体14とからなる
サイドウォール型信号線で構成されているので、映像信
号線3の断線の発生を従来のものに比べて約10%程度
減少させることができ、また、映像信号線3、ソース電
極4、ドレイン電極6の各々と、ゲート絶縁膜12を介
して配置されている走査信号線2、ゲート電極2との間
の短絡の発生も、従来のものに比べて約5%程度減少さ
せることができる。さらに、ソース電極4とゲート電極
5間の寄生容量Cgsを約50%を程度減少させること
ができる。
Each pixel manufactured in this way has TF
The source electrode 4 and the drain electrode 6 of T1 are connected to the insulating portion 13
And a conductor 14 disposed on both side surfaces of the insulation layer 13 and the conductor 14 disposed on both sides thereof. Since it is composed of lines, the occurrence of disconnection of the video signal line 3 can be reduced by about 10% as compared with the conventional one, and each of the video signal line 3, the source electrode 4, and the drain electrode 6 is The occurrence of a short circuit between the scanning signal line 2 and the gate electrode 2 arranged via the gate insulating film 12 can be reduced by about 5% as compared with the conventional one. Furthermore, the parasitic capacitance Cgs between the source electrode 4 and the gate electrode 5 can be reduced by about 50%.

【0059】また、画素の製造の場合、特に、TFT1
のソース電極4、ドレイン電極6、映像信号線3の製造
に際しても、それらを自己整合的に良好な精度で構成で
きるようになる。
Further, in the case of manufacturing a pixel, especially the TFT1
Even when the source electrode 4, the drain electrode 6 and the video signal line 3 are manufactured, they can be configured with good accuracy in a self-aligning manner.

【0060】続く、図10は、本発明に係わるアクティ
ブマトリクス駆動液晶表示装置の1つの画素の第2の構
成例を示す構成図であって、本例は、信号走査線もサイ
ドウォール型信号線で構成したものである。
Next, FIG. 10 is a constitutional view showing a second constitutional example of one pixel of the active matrix drive liquid crystal display device according to the present invention. In this example, the signal scanning line and the sidewall type signal line are also shown. It is composed of.

【0061】図10において、図1乃至図2に示す構成
要素と同じ構成要素には同じ符号を付けている。
In FIG. 10, the same components as those shown in FIGS. 1 and 2 are designated by the same reference numerals.

【0062】そして、走査信号線2は、映像信号線3と
同様に絶縁体13とその両側面に配置された導電体14
とからなるサイドウォール型信号線で構成されており、
ゲート電極5は走査信号線2を構成する導電体14と部
分的に接触されて一体化構成されているものである。ま
た、前記導電体14は1本の走査信号線2全体として閉
ループ状になるように構成されている。
The scanning signal line 2 is similar to the video signal line 3 in the insulator 13 and the conductors 14 arranged on both side surfaces thereof.
It is composed of a sidewall type signal line consisting of
The gate electrode 5 is integrally configured by being partially in contact with the conductor 14 forming the scanning signal line 2. The conductor 14 is configured so that the entire scanning signal line 2 has a closed loop shape.

【0063】このようなサイドウォール型信号線からな
る走査信号線2の製造方法は、前述の映像信号線3の製
造の場合と同様であって、まず、ゲート電極5を形成
し、次に、絶縁体13を形成し、さらに、導電膜14’
を形成し、その後に、エッチバックにより自己整合的に
絶縁体13の側面に導電体14を形成させるようにして
いる。また、その余の点の製造方法は、前述の第1の構
成例の画素を形成する際の製造方法と同じであるのでこ
れ以上の説明は省略する。
The method of manufacturing the scanning signal line 2 composed of such sidewall signal lines is the same as the case of manufacturing the video signal line 3 described above. First, the gate electrode 5 is formed and then, The insulator 13 is formed, and the conductive film 14 'is further formed.
And then, the conductor 14 is formed on the side surface of the insulator 13 in a self-aligned manner by etch back. The manufacturing method for the remaining points is the same as the manufacturing method for forming the pixel of the first configuration example described above, and therefore further description is omitted.

【0064】このようにして得られた画素は、第1の構
成例の画素の有する効果を具備するとともに、走査信号
線2における断線の発生をも減少させることができるの
で、より歩留まりの良好なアクティブマトリクス駆動液
晶表示装置を得ることができる。
The pixel thus obtained has the effect of the pixel of the first configuration example and can reduce the occurrence of disconnection in the scanning signal line 2, so that the yield is better. An active matrix drive liquid crystal display device can be obtained.

【0065】続いて、図11は、本発明に係わるアクテ
ィブマトリクス駆動液晶表示装置のディスプレイ部の全
体構成を示す回路構成図である。
Next, FIG. 11 is a circuit configuration diagram showing the overall configuration of the display section of the active matrix drive liquid crystal display device according to the present invention.

【0066】図11において、30はディスプレイ部、
31は液晶ディスプレイパネル、32はバックライト光
源、33は光源調整回路、34は制御回路、34Aは画
像データ発生回路、34Bはタイミング信号発生回路、
35はコントラスト調整回路、36は蓄積容量駆動電圧
発生回路、37は共通電極駆動電圧発生回路、38は信
号回路、39は走査回路、40は液晶パネルで、41は
外部記憶装置であり、その他、図1に示す構成要素と同
じ構成要素には同じ符号を付けている。
In FIG. 11, 30 is a display unit,
31 is a liquid crystal display panel, 32 is a backlight light source, 33 is a light source adjusting circuit, 34 is a control circuit, 34A is an image data generating circuit, 34B is a timing signal generating circuit,
35 is a contrast adjusting circuit, 36 is a storage capacitor driving voltage generating circuit, 37 is a common electrode driving voltage generating circuit, 38 is a signal circuit, 39 is a scanning circuit, 40 is a liquid crystal panel, 41 is an external storage device, and others. The same components as those shown in FIG. 1 are designated by the same reference numerals.

【0067】そして、液晶パネル40は、信号電圧を供
給する映像信号線3と、走査信号を供給する走査信号線
2と、それら信号線2、3の各交点に配置されるTFT
1を有している。
The liquid crystal panel 40 has a video signal line 3 for supplying a signal voltage, a scanning signal line 2 for supplying a scanning signal, and a TFT arranged at each intersection of the signal lines 2 and 3.
Have one.

【0068】前記構成によるディスプレイ部の動作は、
一般に知られているディスプレイ部と同じであるので、
本例に対する詳しい動作説明は省略する。
The operation of the display section having the above-mentioned structure is as follows.
Since it is the same as the commonly known display unit,
The detailed operation description for this example is omitted.

【0069】[0069]

【発明の効果】以上説明したように、本発明によれば、
少なくとも映像信号線3を絶縁部13とその両側面に配
置された導電体14とからなるサイドウォール型信号線
で構成するとともに、この映像信号線3に接続されてい
るTFT1のソース電極4及びドレイン電極6を絶縁部
13とその両側面に配置された導電体14とからなるサ
イドウォール型電極で構成し、かつ、前記サイドウォー
ル型信号線の導電体14は前記ドレイン電極6の導電体
14とともに、または、単独でループ状に構成されてい
るので、少なくとも映像信号線3からなる配線に冗長度
を持たせることができ、前記配線が高密度化されても、
実質的な前記配線の断線の発生を極力少なくすることが
できるという効果がある。
As described above, according to the present invention,
At least the video signal line 3 is composed of a sidewall type signal line composed of the insulating portion 13 and the conductors 14 arranged on both side surfaces thereof, and the source electrode 4 and the drain of the TFT 1 connected to the video signal line 3 are formed. The electrode 6 is composed of a sidewall type electrode composed of an insulating portion 13 and conductors 14 arranged on both side surfaces thereof, and the conductor 14 of the sidewall type signal line is formed together with the conductor 14 of the drain electrode 6. Or, since it is independently configured in a loop, it is possible to provide at least the wiring including the video signal line 3 with redundancy, and even if the wiring is densified,
There is an effect that the occurrence of substantial disconnection of the wiring can be minimized.

【0070】また、本発明によれば、自己整合的なドレ
イン電極6とソース電極4の形成によって、ドレイン電
極6とソース電極4との間のチャネル長を、通常用いら
れるフォトリソグラフィ技術で得られる解像度を超えた
精度で構成できるため、液晶表示の際の液晶駆動能力が
向上し、均一性の高い表示を行うことができるという効
果がある。
Further, according to the present invention, by forming the drain electrode 6 and the source electrode 4 in a self-aligned manner, the channel length between the drain electrode 6 and the source electrode 4 can be obtained by a commonly used photolithography technique. Since the liquid crystal display device can be configured with an accuracy exceeding the resolution, the liquid crystal driving capability at the time of liquid crystal display is improved, and a highly uniform display can be performed.

【0071】さらに、本発明によれば、TFTのソース
電極4及びドレイン電極6を自己整合的に絶縁層13に
沿って形成された導電体14によって構成されており、
これらの電極4、6とゲート電極5との重なり部分が少
なくなって、それらの間の寄生容量が激減するので、液
晶表示に用いた際に表示特性が著しく改善されるという
効果もある。
Further, according to the present invention, the source electrode 4 and the drain electrode 6 of the TFT are constituted by the conductor 14 formed along the insulating layer 13 in a self-aligned manner,
Since the overlapping portion between the electrodes 4 and 6 and the gate electrode 5 is reduced and the parasitic capacitance between them is drastically reduced, there is also an effect that the display characteristics are remarkably improved when used for liquid crystal display.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わるアクティブマトリクス駆動液晶
表示装置の1つの画素の第1の構成例を示す平面図であ
る。
FIG. 1 is a plan view showing a first configuration example of one pixel of an active matrix drive liquid crystal display device according to the present invention.

【図2】図1の構成例における一部の断面構成を示す断
面図である。
FIG. 2 is a cross-sectional view showing a partial cross-sectional configuration in the configuration example of FIG.

【図3】図1の画素を複数個配列して構成したアクティ
ブマトリクスパネルの一部の構成例を示す平面図であ
る。
FIG. 3 is a plan view showing a partial configuration example of an active matrix panel configured by arranging a plurality of pixels of FIG.

【図4】本発明に係わる液晶表示装置の一実施例の構成
の一部を示す断面図である。
FIG. 4 is a sectional view showing a part of the configuration of an embodiment of the liquid crystal display device according to the present invention.

【図5】アクティブマトリクスパネルの一部にカラーフ
ィルタを設けた場合の構成の一例を示す平面図である。
FIG. 5 is a plan view showing an example of a configuration in the case where a color filter is provided in a part of the active matrix panel.

【図6】図1の画素の製造途中における1つの過程の構
成を示す平面図である。
FIG. 6 is a plan view showing the configuration of one process in the process of manufacturing the pixel of FIG.

【図7】図1の画素の製造途中における次の過程の構成
を示す断面図である。
FIG. 7 is a cross-sectional view showing a configuration of a next step in the process of manufacturing the pixel of FIG.

【図8】図1の画素の製造途中におけるさらに次の過程
の構成を示す断面図である。
FIG. 8 is a cross-sectional view showing the configuration of a further next step in the process of manufacturing the pixel of FIG.

【図9】図1の画素の製造途中におけるさらに次の過程
の構成を示す断面図である。
9 is a cross-sectional view showing the configuration of a further next step in the process of manufacturing the pixel of FIG.

【図10】本発明に係わるアクティブマトリクス駆動液
晶表示装置の1つの画素の第2の構成例を示す平面図で
ある。
FIG. 10 is a plan view showing a second configuration example of one pixel of the active matrix drive liquid crystal display device according to the present invention.

【図11】本発明に係わるアクティブマトリクス駆動液
晶表示装置のディスプレイ部の全体構成を示す回路構成
図である。
FIG. 11 is a circuit configuration diagram showing an overall configuration of a display section of an active matrix driving liquid crystal display device according to the present invention.

【図12】アクティブマトリクス駆動液晶表示装置にお
ける1画素の電気的等価回路図である。
FIG. 12 is an electrical equivalent circuit diagram of one pixel in an active matrix drive liquid crystal display device.

【図13】従来のアクティブマトリクス駆動液晶表示装
置における1画素の構造の一例を示す構成図である。
FIG. 13 is a configuration diagram showing an example of a structure of one pixel in a conventional active matrix drive liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 薄膜トランジスタ(TFT) 2 走査信号線 3 映像信号線 4 ソース電極 5 ゲート電極 6 ドレイン電極 7 非晶質シリコン半導体層 8 透明画素電極 9 共通信号電極線 10 共通電極 11 透明ガラス基板(下部透明ガラス基板) 12 ゲート絶縁膜 13 絶縁層 14 導電体 14’ 導電膜 15 高不純物半導体層 16 下部偏光板 17 上部偏光板 18 下部配向膜 18’ 上部配向膜 19 液晶素子 20 カラーフィルタ 21 上部透明ガラス基板 22 有機保護膜(窒化珪素保護膜) 23 遮光層 24 赤色フィルタ層 25 緑色フィルタ層 26 青色フィルタ層 1 thin film transistor (TFT) 2 scanning signal line 3 video signal line 4 source electrode 5 gate electrode 6 drain electrode 7 amorphous silicon semiconductor layer 8 transparent pixel electrode 9 common signal electrode line 10 common electrode 11 transparent glass substrate (lower transparent glass substrate ) 12 gate insulating film 13 insulating layer 14 conductor 14 'conductive film 15 high impurity semiconductor layer 16 lower polarizing plate 17 upper polarizing plate 18 lower alignment film 18' upper alignment film 19 liquid crystal element 20 color filter 21 upper transparent glass substrate 22 organic Protective film (silicon nitride protective film) 23 Light-shielding layer 24 Red filter layer 25 Green filter layer 26 Blue filter layer

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年11月26日[Submission date] November 26, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図12】 [Fig. 12]

【図1】 [Figure 1]

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図4】 [Figure 4]

【図5】 [Figure 5]

【図6】 [Figure 6]

【図7】 [Figure 7]

【図8】 [Figure 8]

【図9】 [Figure 9]

【図10】 [Figure 10]

【図11】 FIG. 11

【図13】 [Fig. 13]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 アクティブ素子として薄膜トランジスタ
を用い、前記薄膜トランジスタのソース電極、ゲート電
極、ドレイン電極がそれぞれ映像信号線、走査信号線、
画素電極に結合されてなるアクティブマトリクス駆動液
晶表示装置において、前記薄膜トランジスタのソース電
極及びドレイン電極は絶縁部とその両側面に配置された
導電部とからなるサイドウオール型電極によって構成さ
れ、また、前記映像信号線は絶縁部とその両側面に配置
された導電部とからなるサイドウオール型信号線によっ
て構成され、かつ、前記映像信号線の導電部と前記ドレ
イン電極の導電部とは全体的に閉ループを構成するよう
に結合されていることを特徴とするアクティブマトリク
ス駆動液晶表示装置。
1. A thin film transistor is used as an active element, and a source electrode, a gate electrode, and a drain electrode of the thin film transistor are a video signal line, a scanning signal line, and
In an active matrix driving liquid crystal display device coupled to a pixel electrode, the source electrode and the drain electrode of the thin film transistor are composed of a sidewall type electrode composed of an insulating part and conductive parts arranged on both side surfaces of the insulating part. The video signal line is composed of a sidewall type signal line including an insulating part and conductive parts arranged on both side surfaces thereof, and the conductive part of the video signal line and the conductive part of the drain electrode are totally closed loop. And an active matrix driving liquid crystal display device.
【請求項2】 前記走査信号線は絶縁部とその両側面に
配置された導電部とからなるサイドウオール型信号線に
よって構成され、かつ、前記走査信号線の導電部は全体
的に閉ループを構成するように結合されていることを特
徴とする請求項1記載のアクティブマトリクス駆動液晶
表示装置。
2. The scanning signal line is formed of a sidewall type signal line including an insulating portion and conductive portions arranged on both side surfaces thereof, and the conductive portion of the scanning signal line forms a closed loop as a whole. 2. The active matrix drive liquid crystal display device according to claim 1, wherein the active matrix drive liquid crystal display device is connected as described above.
【請求項3】 各画素におけるアクティブ素子として薄
膜トランジスタを用いたアクティブマトリクス駆動液晶
表示装置の製造方法であって、以下の各工程、 (1).透
明絶縁体基板上にゲート電極とそれに接続される走査信
号線を形成する工程、 (2).少なくとも前記ゲート電極上にゲート絶縁膜を形成
する工程、 (3).前記ゲート絶縁膜上の薄膜トランジスタ形成部分に
シリコン半導体層を形成する工程、 (4).前記ゲート絶縁膜上に画素電極を形成する工程、 (5).前記シリコン半導体層上に高濃度不純物層を形成す
る工程、 (6).前記薄膜トランジスタのソース電極とドレイン電極
の形成部分及び映像信号線の形成部分にそれぞれ絶縁層
を形成する工程、 (7).前記絶縁層の形成部分及びその周辺部に導電膜を形
成する工程、 (8).前記各絶縁層の側面に自己整合的に前記ソース電極
とドレイン電極及び前記映像信号線を形成する工程、 を順次経ることにより各画素を製造することを特徴とす
るアクティブマトリクス駆動液晶表示装置の製造方法。
3. A method of manufacturing an active matrix drive liquid crystal display device using a thin film transistor as an active element in each pixel, comprising the following steps: (1). A gate electrode and a gate electrode connected to it on a transparent insulator substrate. Forming a scanning signal line; (2); forming a gate insulating film on at least the gate electrode; (3) forming a silicon semiconductor layer on a thin film transistor forming portion on the gate insulating film; ). Forming a pixel electrode on the gate insulating film, (5). Forming a high concentration impurity layer on the silicon semiconductor layer, (6). Forming parts of a source electrode and a drain electrode of the thin film transistor, and A step of forming an insulating layer on each of the video signal line forming portions, (7) a step of forming a conductive film on the insulating layer forming portion and its peripheral portion, (8). Method for manufacturing an active matrix driving liquid crystal display device characterized by the production of each pixel by undergoing the step of forming the case to the source electrode and the drain electrode and the video signal lines, sequentially.
【請求項4】 前記工程(1).として、以下の各工程、 (1-1).透明絶縁体基板上のゲート電極の形成部分及び走
査信号線の形成部分にそれぞれ絶縁層を形成する工程、 (1-2).前記絶縁層の形成部分及びその周辺部に導電膜を
形成する工程、 (1-3).前記各絶縁層の側面に自己整合的に前記ゲート電
極及び前記走査信号線を形成する工程、 を順次経ることを特徴とする請求項3記載のアクティブ
マトリクス駆動液晶表示装置の製造方法。
4. The step (1). Includes the following steps, (1-1). Forming an insulating layer on a gate electrode forming portion and a scanning signal line forming portion on a transparent insulator substrate. (1-2). A step of forming a conductive film on the insulating layer forming portion and its peripheral portion, (1-3). The gate electrode and the scanning signal line in a self-aligned manner on the side surface of each insulating layer. 4. The method for manufacturing an active matrix drive liquid crystal display device according to claim 3, further comprising the step of forming.
JP6854492A 1992-03-26 1992-03-26 Active matrix driving liquid crystal display device and its manufacture Pending JPH05273582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6854492A JPH05273582A (en) 1992-03-26 1992-03-26 Active matrix driving liquid crystal display device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6854492A JPH05273582A (en) 1992-03-26 1992-03-26 Active matrix driving liquid crystal display device and its manufacture

Publications (1)

Publication Number Publication Date
JPH05273582A true JPH05273582A (en) 1993-10-22

Family

ID=13376809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6854492A Pending JPH05273582A (en) 1992-03-26 1992-03-26 Active matrix driving liquid crystal display device and its manufacture

Country Status (1)

Country Link
JP (1) JPH05273582A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018138961A (en) * 2017-02-24 2018-09-06 三菱電機株式会社 Liquid crystal display panel and liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018138961A (en) * 2017-02-24 2018-09-06 三菱電機株式会社 Liquid crystal display panel and liquid crystal display

Similar Documents

Publication Publication Date Title
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
KR100190023B1 (en) Tft-lcd and fabrication method thereof
US5517341A (en) Liquid crystal display with TFT and capacitor electrodes with redundant connection
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
US7947525B2 (en) Manufacturing method for a liquid crystal display
US7515216B2 (en) Liquid crystal display and fabrication method thereof
US6992364B2 (en) Array substrate for use in LCD device and method of fabricating same
JP2010108000A (en) Liquid crystal display device and method for manufacturing the same
KR20050001252A (en) In plane switching mode liquid crystal display device and method of fabricating the same
US8730418B2 (en) Array substrate and method for manufacturing the same
US6721026B2 (en) Structure of in-plane switching mode LCD with improved aperture ratio of pixel region and process for producing same
JP3097841B2 (en) Method of manufacturing photomask and active element array substrate
JP3454340B2 (en) Liquid crystal display
KR100498543B1 (en) array circuit board of LCD and fabrication method of thereof
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
US8681307B2 (en) Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
EP0721213B1 (en) Array with metal scan lines controlling semiconductor gate lines
US5663575A (en) Liquid crystal display device providing a high aperture ratio
US10274799B2 (en) Array substrate including a test pattern and fabrication method thereof, test method and display device
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR940004237B1 (en) Method of making liquid crystal display devices
JPH05273582A (en) Active matrix driving liquid crystal display device and its manufacture
JP3809913B2 (en) Method for assembling an active matrix for a flat screen, a liquid crystal display screen including an active matrix obtained according to the method, and a method for addressing a screen of this type
JP3012976B2 (en) Liquid crystal display device and method of manufacturing the same