JPH0527290A - 光ａ／ｄコンバータ - Google Patents
光ａ／ｄコンバータInfo
- Publication number
- JPH0527290A JPH0527290A JP3184844A JP18484491A JPH0527290A JP H0527290 A JPH0527290 A JP H0527290A JP 3184844 A JP3184844 A JP 3184844A JP 18484491 A JP18484491 A JP 18484491A JP H0527290 A JPH0527290 A JP H0527290A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- converter
- light emitting
- light
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F7/00—Optical analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】従来モデルとしてのみ知られていた、初期値依
存性のないニューラルネット型光Ａ／Ｄコンバータを光
Ａ／Ｄコンバータとして具体化する。 【構成】 光演算手段１とコンパレータ装置２とにより
フィードバック系を構成し、このフィードバック系によ
り、演算式：Ｕi＝｛（ΣＷijＸj＋ｈi）Ｖ＋Ａ｝Ｓi ［ここに、Ｗijは、ｉ＞ｊ≧０に対して：０，ｊ＞ｉ≧
０に対して：−２＊＊ｊ（記号：＊＊ｊは、ｊ乗を意味
する）ｈiは：−２＊＊ｉもしくは：−｛（２＊＊ｉ）
−ε｝（｜ε｜≦１）Ｖ，Ｓｉは任意の正数 右辺第１項の和は、ｊに就き０からｎ−１までとる］の
右辺の演算を行う。この演算過程において、光演算手段
１は、少なくとも演算 ：｛（ΣＷijＸj）Ｖ｝Ｓi を光演算し、コンパレータ装置２は、上記演算式の左辺
に対して所定の閾値値処理を行う。
存性のないニューラルネット型光Ａ／Ｄコンバータを光
Ａ／Ｄコンバータとして具体化する。 【構成】 光演算手段１とコンパレータ装置２とにより
フィードバック系を構成し、このフィードバック系によ
り、演算式：Ｕi＝｛（ΣＷijＸj＋ｈi）Ｖ＋Ａ｝Ｓi ［ここに、Ｗijは、ｉ＞ｊ≧０に対して：０，ｊ＞ｉ≧
０に対して：−２＊＊ｊ（記号：＊＊ｊは、ｊ乗を意味
する）ｈiは：−２＊＊ｉもしくは：−｛（２＊＊ｉ）
−ε｝（｜ε｜≦１）Ｖ，Ｓｉは任意の正数 右辺第１項の和は、ｊに就き０からｎ−１までとる］の
右辺の演算を行う。この演算過程において、光演算手段
１は、少なくとも演算 ：｛（ΣＷijＸj）Ｖ｝Ｓi を光演算し、コンパレータ装置２は、上記演算式の左辺
に対して所定の閾値値処理を行う。
Description
【０００１】
【産業上の利用分野】この発明は、光Ａ／Ｄコンバー
タ、より詳細にはニューラルネット方式の光Ａ／Ｄコン
バータに関する。
タ、より詳細にはニューラルネット方式の光Ａ／Ｄコン
バータに関する。
【０００２】
【従来の技術】光Ａ／Ｄコンバータでニューラルネット
方式のものとしては、従来から、文献：ＩＥＥＥ Ｔｒ
ａｎｓ．Ｃｉｒｃｕｉｔｓ Ｓｙｓｔ．ＣＡＳ−３３，
５３３（１９８６）に開示された、ホップフィールド等
の提案に係るものが良く知られているが、このコンバー
タは、Ａ／Ｄ変換の結果がニューラルネット演算の初期
値に応じて変動する所謂初期値依存性の問題があって、
これを除くためシミュレーテッドアニーリングなる方策
を施す必要があり、このため結果的に変換速度が遅いと
いう問題がある。
方式のものとしては、従来から、文献：ＩＥＥＥ Ｔｒ
ａｎｓ．Ｃｉｒｃｕｉｔｓ Ｓｙｓｔ．ＣＡＳ−３３，
５３３（１９８６）に開示された、ホップフィールド等
の提案に係るものが良く知られているが、このコンバー
タは、Ａ／Ｄ変換の結果がニューラルネット演算の初期
値に応じて変動する所謂初期値依存性の問題があって、
これを除くためシミュレーテッドアニーリングなる方策
を施す必要があり、このため結果的に変換速度が遅いと
いう問題がある。
【０００３】上記の初期値依存性を除去し、変換速度を
高め得るニューラルネットワーク方式のＡ／Ｄコンバー
タモデルが提案されている（中島・早川 信学技報 Ｎ
Ｃ８９−２７（１９８９）４９）。
高め得るニューラルネットワーク方式のＡ／Ｄコンバー
タモデルが提案されている（中島・早川 信学技報 Ｎ
Ｃ８９−２７（１９８９）４９）。
【０００４】しかしこのＡ／Ｄコンバータは現段階では
モデルに止まり、具体的な装置としては実現していな
い。上記モデルを具体的に実現する方法として、集積化
電子デバイスで実現することが考えられるが、このため
には精度の良い固定抵抗または電界効果型トランジスタ
による可変抵抗をコンパレータとともにモノリシック化
する必要があり、実現は必ずしも容易でない。
モデルに止まり、具体的な装置としては実現していな
い。上記モデルを具体的に実現する方法として、集積化
電子デバイスで実現することが考えられるが、このため
には精度の良い固定抵抗または電界効果型トランジスタ
による可変抵抗をコンパレータとともにモノリシック化
する必要があり、実現は必ずしも容易でない。
【０００５】
【発明が解決しようとする課題】この発明は、上述した
事情に鑑みてなされたものであって、上記ニューラルネ
ットワーク方式のＡ／Ｄコンバータモデルを、光Ａ／Ｄ
コンバータとして具体的に実現することを目的とする。
事情に鑑みてなされたものであって、上記ニューラルネ
ットワーク方式のＡ／Ｄコンバータモデルを、光Ａ／Ｄ
コンバータとして具体的に実現することを目的とする。
【０００６】
【課題を解決するための手段】この発明の光Ａ／Ｄコン
バータは、「アナログ信号：Ａをｎビット（ｎ≧２）の
デジタル信号に変換するＡ／Ｄコンバータ」であって、
図１に示すように、光演算手段１とコンパレータ装置２
を有する。光演算手段１とコンパレータ装置２とはフィ
ードバック系を構成し、コンパレータ装置２は、光演算
手段１のｎ個の出力の個々に対応して設けられたｎ個の
コンパレータ回路を含む。
バータは、「アナログ信号：Ａをｎビット（ｎ≧２）の
デジタル信号に変換するＡ／Ｄコンバータ」であって、
図１に示すように、光演算手段１とコンパレータ装置２
を有する。光演算手段１とコンパレータ装置２とはフィ
ードバック系を構成し、コンパレータ装置２は、光演算
手段１のｎ個の出力の個々に対応して設けられたｎ個の
コンパレータ回路を含む。
【０００７】上記フィードバック系は、演算式：
Ｕi＝｛（ΣＷijＸj＋ｈi）Ｖ＋Ａ｝Ｓi （１）
［ここに、
Ｗijは、ｉ＞ｊ≧０に対して：０，ｊ＞ｉ≧０に対し
て：−２＊＊ｊ （記号＊＊ｊはｊ乗を意味する） ｈiは：−２＊＊ｉもしくは：−｛（２＊＊ｉ）−ε｝
（｜ε｜≦１） Ｖ，Ｓｉは任意の正数 右辺第１項の和は、ｊに就き０からｎ−１までとる］の
右辺の演算を行うように構成され、光演算手段１は、少
なくとも演算： ｛（ΣＷijＸj）Ｖ｝Ｓi を光演算する。またコンパレータ装置２は、上記演算式
の左辺に対して所定の閾値値処理を行う。
て：−２＊＊ｊ （記号＊＊ｊはｊ乗を意味する） ｈiは：−２＊＊ｉもしくは：−｛（２＊＊ｉ）−ε｝
（｜ε｜≦１） Ｖ，Ｓｉは任意の正数 右辺第１項の和は、ｊに就き０からｎ−１までとる］の
右辺の演算を行うように構成され、光演算手段１は、少
なくとも演算： ｛（ΣＷijＸj）Ｖ｝Ｓi を光演算する。またコンパレータ装置２は、上記演算式
の左辺に対して所定の閾値値処理を行う。
【０００８】デジタル信号に変換されるべきアナログ信
号：Ａ（上記演算式の第３項）は、図１（Ａ）に示すよ
うに、光演算手段１に入力させても良いし、図１（Ｂ）
に示すようにコンパレータ装置２に入力させても良い
（請求項４）。
号：Ａ（上記演算式の第３項）は、図１（Ａ）に示すよ
うに、光演算手段１に入力させても良いし、図１（Ｂ）
に示すようにコンパレータ装置２に入力させても良い
（請求項４）。
【０００９】上記のように、Ｗijの非０要素およびｈi
は何れも負の値であり、アナログ信号：Ａは正の値であ
るから、上記演算式は正負の演算を含んでいる。そこ
で、図１（Ａ）のように、アナログ信号Ａを光演算手段
に入力させる場合は、アナログ信号Ａを、Ａ’＝θ−Ａ
｛θ＝（２＊＊ｎ）−１｝と補数演算してＡ’として光
演算手段１に入力し、光演算手段１により、演算： Ｕi＝｛（Σ｜Ｗij｜Ｘj＋｜ｈi｜）Ｖ＋Ａ’｝Ｓi （２） の右辺を光演算し、コンパレータ装置２により、「θ・
Ｓi」を閾値として閾値処理を行うようにする（請求項
２）。あるいは、アナログ信号Ａを光演算手段１に入力
し、光演算手段１により、演算： Ｕi＝｛（Σ｜Ｗij｜Ｘj＋｜ｈi｜）Ｖ＋Ａ｝Ｓi （３） の右辺を光演算し、コンパレータ装置により「θ・
Ｓi」を閾値として閾値処理を行い、各ビットの出力を
ＮＯＴ回路手段により反転させるようにしてもよい（請
求項３）。
は何れも負の値であり、アナログ信号：Ａは正の値であ
るから、上記演算式は正負の演算を含んでいる。そこ
で、図１（Ａ）のように、アナログ信号Ａを光演算手段
に入力させる場合は、アナログ信号Ａを、Ａ’＝θ−Ａ
｛θ＝（２＊＊ｎ）−１｝と補数演算してＡ’として光
演算手段１に入力し、光演算手段１により、演算： Ｕi＝｛（Σ｜Ｗij｜Ｘj＋｜ｈi｜）Ｖ＋Ａ’｝Ｓi （２） の右辺を光演算し、コンパレータ装置２により、「θ・
Ｓi」を閾値として閾値処理を行うようにする（請求項
２）。あるいは、アナログ信号Ａを光演算手段１に入力
し、光演算手段１により、演算： Ｕi＝｛（Σ｜Ｗij｜Ｘj＋｜ｈi｜）Ｖ＋Ａ｝Ｓi （３） の右辺を光演算し、コンパレータ装置により「θ・
Ｓi」を閾値として閾値処理を行い、各ビットの出力を
ＮＯＴ回路手段により反転させるようにしてもよい（請
求項３）。
【００１０】演算式（１）中の第２項：ｈiＶＳiは、請
求項２，３のように光演算手段１において光演算しても
よいが、電気信号としてコンパレータ装置２に入力する
こともできる（請求項５）。Ａ／Ｄ変換の結果は電気信
号として出力することもできるが、各ビットの出力を光
出力に変換して出力することもできる（請求項６）。
求項２，３のように光演算手段１において光演算しても
よいが、電気信号としてコンパレータ装置２に入力する
こともできる（請求項５）。Ａ／Ｄ変換の結果は電気信
号として出力することもできるが、各ビットの出力を光
出力に変換して出力することもできる（請求項６）。
【００１１】光演算手段１の具体的構成としては、従来
から知られたものを適宜利用でき、例えば、「光演算手
段が、１次元の発光素子アレイと、２次元のマスク手段
と、１次元の受光素子アレイとを有する」ように構成す
ることもできるし（請求項７）、請求項８のように、
「光演算手段が、２次元の発光素子アレイと、１次元の
受光素子アレイとを有する」ように構成することもでき
る。
から知られたものを適宜利用でき、例えば、「光演算手
段が、１次元の発光素子アレイと、２次元のマスク手段
と、１次元の受光素子アレイとを有する」ように構成す
ることもできるし（請求項７）、請求項８のように、
「光演算手段が、２次元の発光素子アレイと、１次元の
受光素子アレイとを有する」ように構成することもでき
る。
【００１２】
【作用】演算式（１）の右辺において、Ｓiは任意の整
数であり、添字：ｉごとに異なっていても良いが、以下
では説明の簡単のためにＳi＝１とする。またＶは、ア
ナログ入力に対するデジタル出力のスケールを決定する
レファレンス入力であり、このＶの値も前述のとおり任
意に選べる。
数であり、添字：ｉごとに異なっていても良いが、以下
では説明の簡単のためにＳi＝１とする。またＶは、ア
ナログ入力に対するデジタル出力のスケールを決定する
レファレンス入力であり、このＶの値も前述のとおり任
意に選べる。
【００１３】上記のように、Ｓi＝１とすると演算式
（１）は Ｕi＝ΣＷijＸjＶ＋ｈiＶ＋Ａ （１’） となる。
（１）は Ｕi＝ΣＷijＸjＶ＋ｈiＶ＋Ａ （１’） となる。
【００１４】Ｖによりアナログ入力のレンジを変えるに
は、結合荷重：Ｗijを固定して、各Ｘiの出力レベルを
｛０，Ｖ｝とするか、あるいは、各Ｘiの出力レベルを
｛０，１｝とし、ＷijをＶ倍すれば良い。
は、結合荷重：Ｗijを固定して、各Ｘiの出力レベルを
｛０，Ｖ｝とするか、あるいは、各Ｘiの出力レベルを
｛０，１｝とし、ＷijをＶ倍すれば良い。
【００１５】演算式（１’）の右辺を演算し、演算の結
果として得られる各Ｕiに対して、Ｕi＜０のとき、Ｘi
＝０，Ｕi≧０のときＸi＝１なる閾値処理を行ない、閾
値処理の結果得られる一連のＸiを（１’）式の右辺に
入れて演算を行なうプロセスを繰り返すと、アナログ信
号：Ａに応じて、Ｘiは一定の値に集束する。このよう
に演算式（１’）と閾値処理とをフィードバック演算し
て、最後に安定した「Ｘi」はアナログ信号Ａに対応す
るデジタル信号の個々のビットの値を表す。
果として得られる各Ｕiに対して、Ｕi＜０のとき、Ｘi
＝０，Ｕi≧０のときＸi＝１なる閾値処理を行ない、閾
値処理の結果得られる一連のＸiを（１’）式の右辺に
入れて演算を行なうプロセスを繰り返すと、アナログ信
号：Ａに応じて、Ｘiは一定の値に集束する。このよう
に演算式（１’）と閾値処理とをフィードバック演算し
て、最後に安定した「Ｘi」はアナログ信号Ａに対応す
るデジタル信号の個々のビットの値を表す。
【００１６】結合荷重：Ｗijは、対角要素および左下の
要素が０である非対称行列であり、このような結合荷重
を用いることにより、従来問題となっていた初期値依存
性を除去することができる。
要素が０である非対称行列であり、このような結合荷重
を用いることにより、従来問題となっていた初期値依存
性を除去することができる。
【００１７】上記演算式（１’）の第１項の「Ｗij」お
よび第２項の「ｈi」は共に負であり、アナログ入力信
号Ａは正であるから、演算式（１’）の右辺は正負の演
算が混在しており、この演算を光演算で行なうには工夫
を要する。
よび第２項の「ｈi」は共に負であり、アナログ入力信
号Ａは正であるから、演算式（１’）の右辺は正負の演
算が混在しており、この演算を光演算で行なうには工夫
を要する。
【００１８】説明の簡単のためにＶ＝１として、式
（１’）を Ｕi＝−（Σ｜Ｗij｜Ｘj＋ｈi＋θ−Ａ）＋θ （２’） と変形する。θは｛（２＊＊ｎ）−１｝である。
（１’）を Ｕi＝−（Σ｜Ｗij｜Ｘj＋ｈi＋θ−Ａ）＋θ （２’） と変形する。θは｛（２＊＊ｎ）−１｝である。
【００１９】このとき、Ａ’＝θ−Ａと補数処理を行な
い、演算： Ｕi＝（Σ｜Ｗij｜Ｘj＋ｈi＋Ａ’） （２”） を行ない、Ｕiに対して、Ｕi≦θのとき、Ｘi＝１，Ｕi
＞θのときＸi＝０なる閾値処理を行なうと、この演算
過程により「演算式（１’）でＶ＝１とし、Ｕi＜０の
とき、Ｘi＝０，Ｕi≧０のときＸi＝１という閾値処理
を行なう」のと等価な演算を光演算で実行できる。
い、演算： Ｕi＝（Σ｜Ｗij｜Ｘj＋ｈi＋Ａ’） （２”） を行ない、Ｕiに対して、Ｕi≦θのとき、Ｘi＝１，Ｕi
＞θのときＸi＝０なる閾値処理を行なうと、この演算
過程により「演算式（１’）でＶ＝１とし、Ｕi＜０の
とき、Ｘi＝０，Ｕi≧０のときＸi＝１という閾値処理
を行なう」のと等価な演算を光演算で実行できる。
【００２０】アナログ信号Ａを用いて、演算：
Ｕi＝（Σ｜Ｗij｜Ｘj＋ｈi＋Ａ） （２”）
を行ない、Ｕiに対して、Ｕi≦θのとき、Ｘi＝１，Ｕi
＞θのときＸi＝０なる閾値処理を行っても、アナログ
信号Ａに対応するデジタル信号を得られる。ただしこの
場合の出力は、各ビットの出力は、本来のデジタル信号
と「１」「０」が反転したものとなる。従って、通常の
信号を得る必要があれば、各ビット出力をノット回路で
反転させてやれば良い。
＞θのときＸi＝０なる閾値処理を行っても、アナログ
信号Ａに対応するデジタル信号を得られる。ただしこの
場合の出力は、各ビットの出力は、本来のデジタル信号
と「１」「０」が反転したものとなる。従って、通常の
信号を得る必要があれば、各ビット出力をノット回路で
反転させてやれば良い。
【００２１】図２（Ａ）は、上記演算式（２”）を光演
算で行なう場合の光演算手段の概念図である。符号１０
は、Ｎ＋２個の発光素子を１列に配列した発光素子アレ
イを示し、符号１１は、２次元のマスク手段、符号１２
は、ｎ個の受光素子を１列に配列した受光素子アレイを
示している。
算で行なう場合の光演算手段の概念図である。符号１０
は、Ｎ＋２個の発光素子を１列に配列した発光素子アレ
イを示し、符号１１は、２次元のマスク手段、符号１２
は、ｎ個の受光素子を１列に配列した受光素子アレイを
示している。
【００２２】２次元のマスク手段１１は、方形状の領域
をｎ行・（ｎ＋２）列に配列し、各方形状領域に所定の
光透過率を割り振ったものである。各方形状領域の光透
過率は、図２（Ｂ）において、各方形状領域内に記載し
た数字の如くである。この図は発光素子アレイ１０の側
からみた図である。図２（Ｂ）の左から第ｎ行までの部
分が「Ｗij」に対応し、左から第ｎ＋１列目は、
「ｈi」に対応する。即ち、マスク１１に発光素子アレ
イの側から均一な光を強度「１」として照射した場合、
各方形状領域を透過した光の強度は、｜Ｗij｜，｜ｈi
｜を与えることになる。
をｎ行・（ｎ＋２）列に配列し、各方形状領域に所定の
光透過率を割り振ったものである。各方形状領域の光透
過率は、図２（Ｂ）において、各方形状領域内に記載し
た数字の如くである。この図は発光素子アレイ１０の側
からみた図である。図２（Ｂ）の左から第ｎ行までの部
分が「Ｗij」に対応し、左から第ｎ＋１列目は、
「ｈi」に対応する。即ち、マスク１１に発光素子アレ
イの側から均一な光を強度「１」として照射した場合、
各方形状領域を透過した光の強度は、｜Ｗij｜，｜ｈi
｜を与えることになる。
【００２３】発光素子アレイ１０は、入力：Ｘi用の発
光素子Ｌ0，Ｌ1，Ｌ2，．，Ｌn-1とレファレンス入力：
Ｖ用の発光素子ＬVとアナログ信号：Ａ用の発光素子ＬA
を密接して１列に配列したもので、各発光素子には対応
する電気信号が印加され、各発光素子は印加される電気
信号に応じて、左側からそれぞれ発光する。発光素子Ｌ
1，Ｌ2，．，Ｌn-1の発光強度はＸ0，Ｘ1，．，Ｘn-1に
対応し、発光素子ＬVの発光強度は式（２”）の第２
項、発光素子ＬAの発光強度はアナログ信号：Ａに対応
する。発光素子ＬAに代えて、外部から直接光信号を入
力しても良い。
光素子Ｌ0，Ｌ1，Ｌ2，．，Ｌn-1とレファレンス入力：
Ｖ用の発光素子ＬVとアナログ信号：Ａ用の発光素子ＬA
を密接して１列に配列したもので、各発光素子には対応
する電気信号が印加され、各発光素子は印加される電気
信号に応じて、左側からそれぞれ発光する。発光素子Ｌ
1，Ｌ2，．，Ｌn-1の発光強度はＸ0，Ｘ1，．，Ｘn-1に
対応し、発光素子ＬVの発光強度は式（２”）の第２
項、発光素子ＬAの発光強度はアナログ信号：Ａに対応
する。発光素子ＬAに代えて、外部から直接光信号を入
力しても良い。
【００２４】受光素子アレイ１２は、ｎ個の受光素子Ｄ
0，Ｄ1，Ｄ2．．，Ｄn-1を密接して１列に配列してな
る。図２（Ａ）のように、発光素子アレイ１０の長手方
向をマスク手段１１の行方向に対応させ、受光素子アレ
イ１２の長手方向をマスク手段１１の列方向に対応させ
れば、各受光素子Ｄ0，Ｄ1，Ｄ2，．．Ｄn-1の出力は演
算式（２”）の左辺のＵ0，Ｕ1，．．Ｕn-1に対応する
ことになる。
0，Ｄ1，Ｄ2．．，Ｄn-1を密接して１列に配列してな
る。図２（Ａ）のように、発光素子アレイ１０の長手方
向をマスク手段１１の行方向に対応させ、受光素子アレ
イ１２の長手方向をマスク手段１１の列方向に対応させ
れば、各受光素子Ｄ0，Ｄ1，Ｄ2，．．Ｄn-1の出力は演
算式（２”）の左辺のＵ0，Ｕ1，．．Ｕn-1に対応する
ことになる。
【００２５】一例として、ｎ＝４（従ってθ＝１５）の
場合につき図２の構成で式（２”）の光演算を行ない、
Ｕiに対して、Ｕi≦θのとき、Ｘi＝１，Ｕi＞θのとき
Ｘi＝０なる閾値処理を行なうと、演算が安定集束した
状態で図３（Ｂ）のように反転出力による４ビットのデ
ジタル信号が得られる。もしこのとき、アナログ信
号：：Ａがθ−Ａにより補数処理されていれば、図３
（Ａ）のような反転していないデジタル信号が得られ
る。
場合につき図２の構成で式（２”）の光演算を行ない、
Ｕiに対して、Ｕi≦θのとき、Ｘi＝１，Ｕi＞θのとき
Ｘi＝０なる閾値処理を行なうと、演算が安定集束した
状態で図３（Ｂ）のように反転出力による４ビットのデ
ジタル信号が得られる。もしこのとき、アナログ信
号：：Ａがθ−Ａにより補数処理されていれば、図３
（Ａ）のような反転していないデジタル信号が得られ
る。
【００２６】
【実施例】以下具体的な実施例を説明する。
【００２７】図４は、アナログ信号：Ａを４ビットのデ
ジタル信号に変換する光Ａ／Ｄコンバータの概念図を示
している。図４（Ａ）中、符号１０は発光素子アレイ、
符号１２は受光素子アレイ、符号１４はコンパレータ装
置、符号１５は２次元のマスク手段を示している。発光
素子アレイ１０とマスク手段１５と受光素子アレイ１２
とは光演算手段を構成している。
ジタル信号に変換する光Ａ／Ｄコンバータの概念図を示
している。図４（Ａ）中、符号１０は発光素子アレイ、
符号１２は受光素子アレイ、符号１４はコンパレータ装
置、符号１５は２次元のマスク手段を示している。発光
素子アレイ１０とマスク手段１５と受光素子アレイ１２
とは光演算手段を構成している。
【００２８】発光素子アレイ１０は、素子サイズ５φで
レンズ付の発光ダイオードを６個、密接して１列に配列
してなり、受光素子は、素子サイズ５φで可視領域で受
光可能なフォトダイオードを４個、密接して１列に配列
したものである。
レンズ付の発光ダイオードを６個、密接して１列に配列
してなり、受光素子は、素子サイズ５φで可視領域で受
光可能なフォトダイオードを４個、密接して１列に配列
したものである。
【００２９】図４（Ｂ）は、光演算手段を受光素子アレ
イ１２の素子配列方向から見た図であり、同図（Ｃ）
は、光演算手段を発光素子アレイ１０における素子配列
方向から見た図である。２次元のマスク手段１５は、遮
光板１１Ａと、レンズ５１，５２，５３，５４により構
成されている。
イ１２の素子配列方向から見た図であり、同図（Ｃ）
は、光演算手段を発光素子アレイ１０における素子配列
方向から見た図である。２次元のマスク手段１５は、遮
光板１１Ａと、レンズ５１，５２，５３，５４により構
成されている。
【００３０】レンズ５１はシリンダーレンズ、レンズ５
２は球面レンズで、これらはアナモフィックな結像倒立
結像系を構成し、発光素子アレイ１０を、受光素子アレ
イ１２の長手方向へ引き延ばし、且つ発光素子アレイ１
０の長手方向には反転させて遮光板１１Ａ上に結像させ
る。上記倒立性を考慮して、発光素子アレイ１０におけ
る素子の配列は、遮光板１１Ａにおける対応要素の配列
と逆になっている。
２は球面レンズで、これらはアナモフィックな結像倒立
結像系を構成し、発光素子アレイ１０を、受光素子アレ
イ１２の長手方向へ引き延ばし、且つ発光素子アレイ１
０の長手方向には反転させて遮光板１１Ａ上に結像させ
る。上記倒立性を考慮して、発光素子アレイ１０におけ
る素子の配列は、遮光板１１Ａにおける対応要素の配列
と逆になっている。
【００３１】一方、レンズ５３はシリンダーレンズ、レ
ンズ５４は球面レンズで、これらもアナモフィックなレ
ンズ系を構成するが、こちらは正立系であり、遮光板１
１Ａを、受光素子アレイ１２の長手方向に長い像に縮め
て受光素子アレイ１２に結像する。
ンズ５４は球面レンズで、これらもアナモフィックなレ
ンズ系を構成するが、こちらは正立系であり、遮光板１
１Ａを、受光素子アレイ１２の長手方向に長い像に縮め
て受光素子アレイ１２に結像する。
【００３２】遮光板１１Ａは、図４（Ｄ）に示すように
矩形形状の開口部（ハッチを施した部分）を有する。こ
れらの開口部に就いて説明すると、先ず、結合荷重：Ｗ
ijの非０要素および、アナログ信号：Ａに対応する要素
では、一律に縦幅を２ｍｍ、横幅を４ｍの長方形の孔と
し、レファレンス入力用のＶに対応する開口部は縦幅を
２ｍｍ、横幅は第１行から第４行に向かって順次、４ｍ
ｍ，２ｍｍ，１ｍｍ，０．５ｍｍとした。各開口部の横
方向即ち行方向の配列間隔は１０ｍｍピッチとし、列方
向の間隔はフォトダイオードの配列間隔５ｍｍにし、受
光素子アレイの各素子への入射光のクロストークを防止
するようにした。
矩形形状の開口部（ハッチを施した部分）を有する。こ
れらの開口部に就いて説明すると、先ず、結合荷重：Ｗ
ijの非０要素および、アナログ信号：Ａに対応する要素
では、一律に縦幅を２ｍｍ、横幅を４ｍの長方形の孔と
し、レファレンス入力用のＶに対応する開口部は縦幅を
２ｍｍ、横幅は第１行から第４行に向かって順次、４ｍ
ｍ，２ｍｍ，１ｍｍ，０．５ｍｍとした。各開口部の横
方向即ち行方向の配列間隔は１０ｍｍピッチとし、列方
向の間隔はフォトダイオードの配列間隔５ｍｍにし、受
光素子アレイの各素子への入射光のクロストークを防止
するようにした。
【００３３】遮光板１１Ａとしては、例えば、光リソグ
ラフィー用の遮光マスクの黒地に透明な窓を開けたもの
として実現できる。
ラフィー用の遮光マスクの黒地に透明な窓を開けたもの
として実現できる。
【００３４】結合荷重：Ｗijの非０要素は、同一のｊに
対しては同じ値であり、異なるｉに対しては異なる値を
もつので、異なるｉに対応する発光素子は、論理値
「１」に対応して発光するとき、その強度が「Ｗijに比
例する」ようにし、発光強度により「重み付け」を行な
う。勿論、遮光板の開口部の面積をＷijに比例するよう
にし、Ｘiに対応する各発光素子の発光強度を一定にし
ても良い。
対しては同じ値であり、異なるｉに対しては異なる値を
もつので、異なるｉに対応する発光素子は、論理値
「１」に対応して発光するとき、その強度が「Ｗijに比
例する」ようにし、発光強度により「重み付け」を行な
う。勿論、遮光板の開口部の面積をＷijに比例するよう
にし、Ｘiに対応する各発光素子の発光強度を一定にし
ても良い。
【００３５】レファレンス入力：Ｖに対応する発光素子
の発光強度を１とすれば、上記光演算手段により演算式
（２”）の右辺の演算が行なわれることは容易に理解さ
れるであろう。
の発光強度を１とすれば、上記光演算手段により演算式
（２”）の右辺の演算が行なわれることは容易に理解さ
れるであろう。
【００３６】コンパレータ装置１４は、受光素子アレイ
１２の各受光素子の出力Ｕi（ｉ＝０，１，２，３）に
対応して、コンパレータ回路４−０，４−１，４−２，
４−３を有し、これらが対応する入力：Ｕiに対して、
図５（Ｂ）に示すような閾値処理、即ち、Ｕi≦θ（＝
１５）のときＸi＝１，Ｕi＞θのときＸi＝０なる閾値
処理を行なって、その結果：Ｘiを出力する。これらの
各出力：Ｘiは、発光素子アレイ１０に印加されて光信
号に変換される。なお、この演算ではＡ／Ｄ変換の結果
は「Ｘiの初期値」によらないから、演算開始時のＸiの
値は、論理値としては任意であり、各Ｘiの論理値とし
て、例えばＸi＝１（ｉ＝０〜３）とすることができ
る。
１２の各受光素子の出力Ｕi（ｉ＝０，１，２，３）に
対応して、コンパレータ回路４−０，４−１，４−２，
４−３を有し、これらが対応する入力：Ｕiに対して、
図５（Ｂ）に示すような閾値処理、即ち、Ｕi≦θ（＝
１５）のときＸi＝１，Ｕi＞θのときＸi＝０なる閾値
処理を行なって、その結果：Ｘiを出力する。これらの
各出力：Ｘiは、発光素子アレイ１０に印加されて光信
号に変換される。なお、この演算ではＡ／Ｄ変換の結果
は「Ｘiの初期値」によらないから、演算開始時のＸiの
値は、論理値としては任意であり、各Ｘiの論理値とし
て、例えばＸi＝１（ｉ＝０〜３）とすることができ
る。
【００３７】図５（Ａ）はコンパレータ装置１４の各コ
ンパレータ回路の構造の１例を示している。コンパレー
タ回路は増幅器７１と比較器７２と増幅器７３とにより
構成される。受光素子Ｄiの出力：Ｕiは増幅器７１によ
り増幅され、比較器７２の反転入力に入力される。比較
器７２の非反転入力には閾値：θが入力されている。比
較器７２は、入力：Ｕiと閾値：θとを比較し、図５
（Ｂ）に示すような出力を出力する。この出力は増幅器
７３で増幅されて、発光素子アレイの対応発光素子Ｌi
に入力する。一方、比較器７２の出力は電気信号：Ｘi
を出力する。この出力：Ｘiは、光演算が安定したとき
にはデジタル信号のビット出力となる。
ンパレータ回路の構造の１例を示している。コンパレー
タ回路は増幅器７１と比較器７２と増幅器７３とにより
構成される。受光素子Ｄiの出力：Ｕiは増幅器７１によ
り増幅され、比較器７２の反転入力に入力される。比較
器７２の非反転入力には閾値：θが入力されている。比
較器７２は、入力：Ｕiと閾値：θとを比較し、図５
（Ｂ）に示すような出力を出力する。この出力は増幅器
７３で増幅されて、発光素子アレイの対応発光素子Ｌi
に入力する。一方、比較器７２の出力は電気信号：Ｘi
を出力する。この出力：Ｘiは、光演算が安定したとき
にはデジタル信号のビット出力となる。
【００３８】光演算の出力は増幅回路７１により出力電
圧に換算されることになるから、発光素子の発光強度の
調整や、受光素子の受光感度の調整は比較器７２の入力
を基準に考えれば良い。
圧に換算されることになるから、発光素子の発光強度の
調整や、受光素子の受光感度の調整は比較器７２の入力
を基準に考えれば良い。
【００３９】この実施例装置で上述の如くＡ／Ｄ変換を
行なうと、アナログ信号Ａが補数処理されている場合に
は、前述の図２（Ａ）のような、また補数処理がなされ
ていないときは図２（Ｂ）のようなデジタル信号が得ら
れる。
行なうと、アナログ信号Ａが補数処理されている場合に
は、前述の図２（Ａ）のような、また補数処理がなされ
ていないときは図２（Ｂ）のようなデジタル信号が得ら
れる。
【００４０】図５（Ａ）に示した例では、Ａ／Ｄ変換の
結果は、電気信号Ｘiの集合として得られるが、出力を
一連の光信号として得ることも勿論可能である。即ち、
今説明している例では、発光素子Ｌiは、入力Ｘiが論理
値「１」のときには結合強度：Ｗijに比例した強度で発
光する。このため増幅器７３では、比較器７２の出力を
結合強度：Ｗijに比例して増幅するので、発光素子Ｌi
の発光強度はビット毎に異なっている。そこで、この場
合は図５（Ｃ）に示すように、比較器７２の出力を引き
出して増幅器９１にて増幅し出力専用の発光素子Ｌoiに
印加すれば良い。増幅器９１の増幅率は全コンパレータ
回路に共通とする。
結果は、電気信号Ｘiの集合として得られるが、出力を
一連の光信号として得ることも勿論可能である。即ち、
今説明している例では、発光素子Ｌiは、入力Ｘiが論理
値「１」のときには結合強度：Ｗijに比例した強度で発
光する。このため増幅器７３では、比較器７２の出力を
結合強度：Ｗijに比例して増幅するので、発光素子Ｌi
の発光強度はビット毎に異なっている。そこで、この場
合は図５（Ｃ）に示すように、比較器７２の出力を引き
出して増幅器９１にて増幅し出力専用の発光素子Ｌoiに
印加すれば良い。増幅器９１の増幅率は全コンパレータ
回路に共通とする。
【００４１】結合強度：Ｗijを、遮光板１１Ａの開口部
面積により表現するようにする場合には、増幅器７３の
増幅率を全コンパレータ回路に共通化できるので、その
場合には、図５（Ａ）の構成で、増幅器７３の出力を引
き出して、出力専用の発光素子に印加するようにすれば
良い。
面積により表現するようにする場合には、増幅器７３の
増幅率を全コンパレータ回路に共通化できるので、その
場合には、図５（Ａ）の構成で、増幅器７３の出力を引
き出して、出力専用の発光素子に印加するようにすれば
良い。
【００４２】上に説明した実施例では、演算式（２”）
を光演算で行っている。従って、アナログ信号：Ａは、
発光素子アレイ１０により光信号化されている。この発
明ではアナログ信号：Ａを電気信号として入力すること
もできる（図１（Ｂ））。図６は、このような場合の実
施例を要部のみ略示している。
を光演算で行っている。従って、アナログ信号：Ａは、
発光素子アレイ１０により光信号化されている。この発
明ではアナログ信号：Ａを電気信号として入力すること
もできる（図１（Ｂ））。図６は、このような場合の実
施例を要部のみ略示している。
【００４３】この実施例を実施するには、第１に、図４
の構成からアナログ信号：Ａ用の発光素子ＬAを除去す
る。そして、図６に示すように、全てのコンパレータ回
路の比較器７２の非反転入力に共通して、アナログ信
号：Ａを入力すれば良いのである。
の構成からアナログ信号：Ａ用の発光素子ＬAを除去す
る。そして、図６に示すように、全てのコンパレータ回
路の比較器７２の非反転入力に共通して、アナログ信
号：Ａを入力すれば良いのである。
【００４４】図７に要部を示す実施例では、演算項：ｈ
iＶを電気的に入力する。即ち発光素子Ｌi（ｉ＝０〜
３）に対応するコンパレータ回路の増幅器７１と比較器
７２との間に、加算器９２を配し、入力ａには増幅器７
１の出力を、入力ｂには、外部から演算項：ｈiＶを電
気的に入力し、加算器９２によりこれらを電気的に加算
したものを、比較器７２の反転入力に入力する。このと
き図５の構成における発光素子アレイ１０から発光素子
ＬVを除去することはいうまでもない。
iＶを電気的に入力する。即ち発光素子Ｌi（ｉ＝０〜
３）に対応するコンパレータ回路の増幅器７１と比較器
７２との間に、加算器９２を配し、入力ａには増幅器７
１の出力を、入力ｂには、外部から演算項：ｈiＶを電
気的に入力し、加算器９２によりこれらを電気的に加算
したものを、比較器７２の反転入力に入力する。このと
き図５の構成における発光素子アレイ１０から発光素子
ＬVを除去することはいうまでもない。
【００４５】また図４の構成における発光素子アレイか
ら発光素子ＬVとＬAとを除去し、図７における比較器７
２の非反転入力にアナログ信号：Ａを入力させることも
できる。この実施例では、演算項：ｈiＶとアナログ信
号：Ａとを電気的に入力するので、光演算部では、演算
式（１’）の第１項のみを演算することになる。このた
め、フィードバック系では演算式（１’）を直接に演算
でき、出力：Ｕiに対する閾値は０でよく、従って、比
較器７２の非反転入力にはアナログ信号：Ａを入力させ
るのみでよい。
ら発光素子ＬVとＬAとを除去し、図７における比較器７
２の非反転入力にアナログ信号：Ａを入力させることも
できる。この実施例では、演算項：ｈiＶとアナログ信
号：Ａとを電気的に入力するので、光演算部では、演算
式（１’）の第１項のみを演算することになる。このた
め、フィードバック系では演算式（１’）を直接に演算
でき、出力：Ｕiに対する閾値は０でよく、従って、比
較器７２の非反転入力にはアナログ信号：Ａを入力させ
るのみでよい。
【００４６】図６，７を参照して説明した各実施例にお
いても、図５（Ｃ）で説明したようにして、出力を光で
表示することができる。
いても、図５（Ｃ）で説明したようにして、出力を光で
表示することができる。
【００４７】上に説明した、各実施例では、光演算手段
を１次元の発光素子アレイと、２次元のマスク手段と、
１次元の受光素子アレイとを有するように構成したが、
光演算手段はまた、以下の実施例に示すように、２次元
の発光素子アレイと、１次元の受光素子アレイとを有す
るように構成することもできる。
を１次元の発光素子アレイと、２次元のマスク手段と、
１次元の受光素子アレイとを有するように構成したが、
光演算手段はまた、以下の実施例に示すように、２次元
の発光素子アレイと、１次元の受光素子アレイとを有す
るように構成することもできる。
【００４８】図８（Ａ）に示す実施例は、図４〜５を参
照して説明した実施例において、光演算手段を２次元の
発光素子アレイ１６と受光素子アレイ１２とを含むよう
にした概念図である。具体的に実施するときには、発光
素子アレイ１６と受光素子アレイ１２との間に、図５
（Ｂ）（Ｃ）のレンズ５３，５４を用いる。
照して説明した実施例において、光演算手段を２次元の
発光素子アレイ１６と受光素子アレイ１２とを含むよう
にした概念図である。具体的に実施するときには、発光
素子アレイ１６と受光素子アレイ１２との間に、図５
（Ｂ）（Ｃ）のレンズ５３，５４を用いる。
【００４９】発光素子アレイ１６は２０個の発光素子を
図８（Ｂ）に示すように組み合わせて配列したものであ
る。入力：Ｘ1，Ｘ2，Ｘ3に対応する各発光素子は、論
理値「１」に対して、それぞれ発光強度比８：４：２で
発光し、アナログ信号：Ａに対応する発光素子の列は全
発光素子が信号：Ａに比例して発光する。演算項：ｈi
Ｖの列の発光素子は上から順にＶ，２Ｖ，４Ｖ，８Ｖに
比例して発光する。発光強度：０の発光素子は省略して
も良い。現に、入力Ｘ0は、結合荷重が０であるので、
この入力Ｘ0に対する発光素子は省略されている。
図８（Ｂ）に示すように組み合わせて配列したものであ
る。入力：Ｘ1，Ｘ2，Ｘ3に対応する各発光素子は、論
理値「１」に対して、それぞれ発光強度比８：４：２で
発光し、アナログ信号：Ａに対応する発光素子の列は全
発光素子が信号：Ａに比例して発光する。演算項：ｈi
Ｖの列の発光素子は上から順にＶ，２Ｖ，４Ｖ，８Ｖに
比例して発光する。発光強度：０の発光素子は省略して
も良い。現に、入力Ｘ0は、結合荷重が０であるので、
この入力Ｘ0に対する発光素子は省略されている。
【００５０】アナログ信号：Ａおよび入力Ｘi（ｉ＝１
〜３）に対応する発光素子の列は列ごとに発光強度が共
通しているので、図８（Ｃ）に示すように、これらの発
光素子に各各に関しては、発光面が長方形の一つの発光
素子にまとめ、発光強度０の部分を遮光マスク（ハッチ
を施した部分）で遮光してもよい。
〜３）に対応する発光素子の列は列ごとに発光強度が共
通しているので、図８（Ｃ）に示すように、これらの発
光素子に各各に関しては、発光面が長方形の一つの発光
素子にまとめ、発光強度０の部分を遮光マスク（ハッチ
を施した部分）で遮光してもよい。
【００５１】また、図８（Ａ）（Ｂ）（Ｃ）に示すよう
な２次元の発光素子アレイを用いる場合、受光素子アレ
イとして、図８（Ｄ）に示すような、長方形の受光面を
持つ受光素子Ｄ0−１，Ｄ1−１，Ｄ2−１，Ｄ3−１を並
列的に一体化した，受光素子アレイ１２１を用いると、
これを発光素子アレイ１６に密接させて用いることによ
り、発光素子アレイと受光素子アレイ間に用いる光学系
を省略できる。
な２次元の発光素子アレイを用いる場合、受光素子アレ
イとして、図８（Ｄ）に示すような、長方形の受光面を
持つ受光素子Ｄ0−１，Ｄ1−１，Ｄ2−１，Ｄ3−１を並
列的に一体化した，受光素子アレイ１２１を用いると、
これを発光素子アレイ１６に密接させて用いることによ
り、発光素子アレイと受光素子アレイ間に用いる光学系
を省略できる。
【００５２】図９は、発光素子アレイ１０と受光素子ア
レイ１２との間に用いられる、２次元のマスク手段とし
て、反射型空間光変調素子を用いる例である。反射型空
間光変調素子は、ビームスプリッター１００とシャッタ
ーアレイ１０１と反射鏡１０２とにより構成される。
レイ１２との間に用いられる、２次元のマスク手段とし
て、反射型空間光変調素子を用いる例である。反射型空
間光変調素子は、ビームスプリッター１００とシャッタ
ーアレイ１０１と反射鏡１０２とにより構成される。
【００５３】発光素子アレイ１０からの光は、ビームス
プリッター１００とシャッターアレイ１０１とを透過
し、反射鏡１０２により反射され、再度シャッターアレ
イ１０１を透過することにより強度分布を空間変調さ
れ、ビームスプリッター１２に入射する。シャッターア
レイ１０１は透過型の液晶シャッターアレイや、ＰＬＺ
Ｔのライトバルブを２次元にアレイ配列したのライトバ
ルブアレイを用いることができる。
プリッター１００とシャッターアレイ１０１とを透過
し、反射鏡１０２により反射され、再度シャッターアレ
イ１０１を透過することにより強度分布を空間変調さ
れ、ビームスプリッター１２に入射する。シャッターア
レイ１０１は透過型の液晶シャッターアレイや、ＰＬＺ
Ｔのライトバルブを２次元にアレイ配列したのライトバ
ルブアレイを用いることができる。
【００５４】透過型の液晶シャッターアレイやＰＬＺＴ
のライトバルブアレイは、図４の実施例における、遮光
板１１Ａの代わりに用いることができる。これら液晶シ
ャッターアレイやライトバルブアレイは、各シャッター
やライトバルブの透過率を調整することにより、結合荷
重：Ｗijを透過率比として表現することもできる。
のライトバルブアレイは、図４の実施例における、遮光
板１１Ａの代わりに用いることができる。これら液晶シ
ャッターアレイやライトバルブアレイは、各シャッター
やライトバルブの透過率を調整することにより、結合荷
重：Ｗijを透過率比として表現することもできる。
【００５５】なお、図８の実施例では、光はシャッター
アレイ１０１を往復２度透過して空間変調されるので、
空間変調された光のコントラストを大きくとることが可
能となる。以上の各実施例において、発光素子ＬAに代
えて、外部から直接光信号を入力するようにしても良
い。
アレイ１０１を往復２度透過して空間変調されるので、
空間変調された光のコントラストを大きくとることが可
能となる。以上の各実施例において、発光素子ＬAに代
えて、外部から直接光信号を入力するようにしても良
い。
【００５６】
【発明の効果】以上のように、この発明によれば新規な
光Ａ／Ｄコンバータを提供できる。この発明によれば、
上述のように、従来モデルとしてのみ知られていたニュ
ーラルネット型のＡ／Ｄコンバータを具体的な装置とし
て実現できる。
光Ａ／Ｄコンバータを提供できる。この発明によれば、
上述のように、従来モデルとしてのみ知られていたニュ
ーラルネット型のＡ／Ｄコンバータを具体的な装置とし
て実現できる。
【００５７】このコンバータは演算の少なくとも１部を
光演算で行なうため、結線が簡略化され、コンパレータ
回路がビット数のみで良い点とも相まって、簡単な構成
で実現でき、光または電気により入力・出力を行なうこ
とができる。
光演算で行なうため、結線が簡略化され、コンパレータ
回路がビット数のみで良い点とも相まって、簡単な構成
で実現でき、光または電気により入力・出力を行なうこ
とができる。
【図１】この発明の光Ａ／Ｄコンバータの概念を説明す
る図である。
る図である。
【図２】この発明において、行なわれる光演算を説明す
るための図である。
るための図である。
【図３】アナログ信号：Ａを４ビットのデジタル信号に
変換した場合を示す図である。
変換した場合を示す図である。
【図４】この発明の１実施例を説明するための図で、
（Ａ）は概念図、（Ｂ）（Ｃ）（Ｄ）は光演算手段を説
明するための図である。
（Ａ）は概念図、（Ｂ）（Ｃ）（Ｄ）は光演算手段を説
明するための図である。
【図５】図４の実施例におけるコンパレータ装置を構成
するコンパレータ回路を説明するための図である。
するコンパレータ回路を説明するための図である。
【図６】別の実施例の特徴部分のみを示す図である。
【図７】他の実施例の特徴部分のみを示す図である。
【図８】更に他の実施例の光演算部を説明するための図
である。
である。
【図９】更に別の実施例を説明するための図である。
１ 光演算手段
２ コンパレータ装置
Ａ アナログ信号
Claims (8)
- 【請求項１】アナログ信号：Ａをｎビット（ｎ≧２）の
デジタル信号に変換するＡ／Ｄコンバータであって、 光演算手段と、この光演算手段とともにフィードバック
系を構成するコンパレータ装置とを有し、 上記コンパレータ装置は、上記光演算手段のｎ個の出力
の個々に対応して設けられたｎ個のコンパレータ回路を
含み、 上記フィードバック系は、演算式： Ｕi＝｛（ΣＷijＸj＋ｈi）Ｖ＋Ａ｝Ｓi ［ここに、 Ｗijは、ｉ＞ｊ≧０に対して：０，ｊ＞ｉ≧０に対し
て：−２＊＊ｊ （記号：＊＊ｊは、ｊ乗を意味する） ｈiは：−２＊＊ｉもしくは：−｛（２＊＊ｉ）−ε｝
（｜ε｜≦１） Ｖ，Ｓｉは任意の正数 右辺第１項の和は、ｊに就き０からｎ−１までとる］の
右辺の演算を行うように構成され、 上記光演算手段は、少なくとも演算： ｛（ΣＷijＸj）Ｖ｝Ｓi を光演算し、 上記コンパレータ装置は、上記演算式の左辺に対して所
定の閾値値処理を行うことを特徴とする光Ａ／Ｄコンバ
ータ。 - 【請求項２】請求項１において、 アナログ信号Ａ：は、Ａ’＝θ−Ａ｛θ＝（２＊＊ｎ）
−１｝と補数演算されてＡ’として光演算手段に入力さ
れ、 光演算手段が、演算： Ｕi＝｛（Σ｜Ｗij｜Ｘj＋｜ｈi｜）Ｖ＋Ａ’｝Ｓi の右辺を光演算し、 コンパレータ装置が、θ・Ｓiを閾値として閾値処理を
行うことを特徴とする光Ａ／Ｄコンバータ。 - 【請求項３】請求項１において、 アナログ信号：Ａは光演算手段に入力され、 光演算手段が、演算： Ｕi＝｛（Σ｜Ｗij｜Ｘj＋｜ｈi｜）Ｖ＋Ａ｝Ｓi の右辺を光演算し、 コンパレータ装置が、θ・Ｓiを閾値として閾値処理を
行い、 各ビットの出力を反転するＮＯＴ回路手段を有すること
を特徴とする、光Ａ／Ｄコンバータ。 - 【請求項４】請求項１において、 アナログ信号：Ａが、電気信号としてコンパレータ装置
に入力されることを特徴とする、光Ａ／Ｄコンバータ。 - 【請求項５】請求項１または４において、 ｈiＶＳiが、電気信号としてコンパレータ装置に入力さ
れることを特徴とする、光Ａ／Ｄコンバータ。 - 【請求項６】請求項１または２または３または４または
５において、 各ビットの出力を光出力に変換する出力手段を有するこ
とを特徴とする、光Ａ／Ｄコンバータ。 - 【請求項７】請求項１または２または３または４または
５または６または７において、 光演算手段が、１次元の発光素子アレイと、２次元のマ
スク手段と、１次元の受光素子アレイとを有することを
特徴とする、光Ａ／Ｄコンバータ。 - 【請求項８】請求項１または２または３または４または
５または６または７において、 光演算手段が、２次元の発光素子アレイと、１次元の受
光素子アレイとを有することを特徴とする、光Ａ／Ｄコ
ンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184844A JPH0527290A (ja) | 1991-07-24 | 1991-07-24 | 光ａ／ｄコンバータ |
| US07/917,330 US5264849A (en) | 1991-07-24 | 1992-07-23 | Optical A/D conversion using asymmetrical-neural-networks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184844A JPH0527290A (ja) | 1991-07-24 | 1991-07-24 | 光ａ／ｄコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0527290A true JPH0527290A (ja) | 1993-02-05 |
Family
ID=16160304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184844A Pending JPH0527290A (ja) | 1991-07-24 | 1991-07-24 | 光ａ／ｄコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5264849A (ja) |
| JP (1) | JPH0527290A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017219831A (ja) * | 2016-06-09 | 2017-12-14 | ザ・ボーイング・カンパニーＴｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ | フォトニック結晶論理デバイス |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188404A (ja) * | 1992-12-18 | 1994-07-08 | Ricoh Co Ltd | 負荷抵抗集積型半導体光機能素子 |
| JPH06326358A (ja) * | 1993-03-17 | 1994-11-25 | Ricoh Co Ltd | 半導体発光素子 |
| JP3323324B2 (ja) * | 1993-06-18 | 2002-09-09 | 株式会社リコー | 発光ダイオードおよび発光ダイオードアレイ |
| KR0184500B1 (ko) * | 1996-06-17 | 1999-05-15 | 김광호 | 광결합기 데이타 검출방법 |
| US6188342B1 (en) | 1998-11-02 | 2001-02-13 | Tracor Aerospace Electronic Systems, Inc. | Photonic A/D converter using parallel synchronous quantization of optical signals |
| US6292119B1 (en) * | 1999-06-30 | 2001-09-18 | Trw Inc. | Delayed pulse saturable absorber-based downward-folding optical A/D |
| US6529150B1 (en) * | 1999-07-08 | 2003-03-04 | The United States Of America Has Represented By The Secretary Of The Army | Photonic analog to digital conversion based on temporal and spatial oversampling techniques |
| EP2571169B1 (en) * | 2010-05-14 | 2019-07-03 | National University Corporation Shizuoka University | A/d converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641564A (en) * | 1966-06-23 | 1972-02-08 | Stromberg Carlson Corp | Digital-to-analog and analog-to-digital signal translation with optical devices |
| US4374384A (en) * | 1980-08-28 | 1983-02-15 | Westinghouse Electric Corp. | Matrix encoder for resistive sensor arrays |
| SU1403376A1 (ru) * | 1986-03-27 | 1988-06-15 | Киевский Государственный Университет Им.Т.Г.Шевченко | Оптоэлектронный цифроаналоговый преобразователь |
| US4851840A (en) * | 1988-01-06 | 1989-07-25 | Wright State University | Optical analog to digital converter |
| JPH02248935A (ja) * | 1989-03-22 | 1990-10-04 | Brother Ind Ltd | 光ａ／ｄコンバータ |
-
1991
- 1991-07-24 JP JP3184844A patent/JPH0527290A/ja active Pending
-
1992
- 1992-07-23 US US07/917,330 patent/US5264849A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017219831A (ja) * | 2016-06-09 | 2017-12-14 | ザ・ボーイング・カンパニーＴｈｅ Ｂｏｅｉｎｇ Ｃｏｍｐａｎｙ | フォトニック結晶論理デバイス |
| US11126065B2 (en) | 2016-06-09 | 2021-09-21 | The Boeing Company | Photonic crystals logic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US5264849A (en) | 1993-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119941B1 (en) | Input output matching in optical processing | |
| GB2154772A (en) | Optical computation | |
| JPH08278824A (ja) | 光学的にアドレスされたニューラルネットワーク | |
| JPH0527290A (ja) | 光ａ／ｄコンバータ | |
| US5099448A (en) | Matrix-vector multiplication apparatus | |
| JPH03164816A (ja) | 情報処理装置 | |
| RU2057363C1 (ru) | Гибридная ячейка оптоэлектронного нейропроцессора | |
| US5288990A (en) | Differential self-electrooptic effect device | |
| Stearns et al. | Two-dimensional amorphous-silicon photoconductor array for optical imaging | |
| JP2786275B2 (ja) | 光ニューラルネットワーク光学システム | |
| Xu et al. | High-energy-efficiency integrated photonic convolutional neural networks | |
| US6025589A (en) | Apparatus and method for normalizing multiple color signals | |
| JPH06175183A (ja) | 光ａ／ｄコンバータ | |
| JPH0652321A (ja) | 情報処理装置 | |
| US4791306A (en) | Method and apparatus for converting image into electrical signals | |
| US5704015A (en) | Optical operation element, optical data processing circuit and photoelectric operation element | |
| Kawai et al. | Cascade connective optical logic processor using 2-dimensional electro-photonic devices | |
| Stearns | Optically programmed neural network capable of stand-alone operation | |
| RU2128356C1 (ru) | Оптоэлектронное логическое устройство | |
| US6854004B2 (en) | Irregular optical interconnections to compensate for non-uniformities in analog optical processors | |
| Lentine et al. | Integrated self electro-optic effect device photonic switching nodes | |
| Stearns | Trainable optically programmed neural network | |
| Mosca et al. | Acousto-optical vector matrix product processor: Implementation issues | |
| EP0571893A2 (en) | Image analysis apparatus | |
| RU2018919C1 (ru) | Оптоэлектронное устройство для перемножения матриц |