JPH05268581A

JPH05268581A - 高速多重化方式

Info

Publication number: JPH05268581A
Application number: JP4061796A
Authority: JP
Inventors: Hirohito Nakajima; 弘仁中島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-03-18
Filing date: 1992-03-18
Publication date: 1993-10-15

Abstract

(57)【要約】【目的】多チャネルの映像データを多重化する高速多
重化方式に関し、受信側でのフレーム同期が確実にと
れ、Ｍ系列のスクランブル状態やＢＳＩ化が崩れること
を防止し、データの頭出し（位相揃え）が狂ってしまう
ことの防止を図り、出力信号のマーク率の低下の防止を
はかる。【構成】特定チャネルからのフレームデータのフレー
ムビットに相当するビット位置に、特定チャネルのフレ
ームデータ出力手段の挿入手段で挿入されるべき同期フ
レームおよびチャネル識別コードを上書きする（３
ａ）。また、基準パルス発生手段３ｂから供給される基
準パルスに基づきスクランブル初期値を決定し、また、
ビットシフトを行う（１ｂ，１ｃ）。さらに、交番デー
タ出力手段３ｃが、各フレームデータ出力手段のいずれ
かのパッケージが全体装置から抜かれているときに、抜
かれたフレームデータ出力手段から出力されるべきフレ
ームデータの代わりのデータとして０／１交番データを
出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高速多重化方式に関し、
特にＣＡＴＶやＩＴＶ等において多チャネルの映像デー
タを多重化する高速多重化方式に関する。

【０００２】映像データ（約１００Ｍｂ／ｓの伝送速
度）の多チャネル（例えば１６チャネル）多重化におい
て、多重化データのマーク率確保のためにスクランブル
やＢＳＩ化を各チャネル毎に行い、また、多重化時の同
期フレーム、チャネル識別コードの挿入を、フレームビ
ットを挿入することにより各チャネル毎に行なってい
る。また、多重化データの分離においては、チャネル識
別コードにより、特定チャネル（例えばチャネルＣＨ
１）の同期フレームと同期し、これにより、チャネルデ
ータの並び換え分離をしており、各映像チャネル盤毎に
受け取ったデータを同期、デスクランブルの後、映像信
号に復号化している。

【０００３】

【従来の技術】従来の映像データの多重化方式を図５を
参照して説明する。図５は従来の映像データの多重化装
置を示すブロック図である。例えば１６チャネル分から
なるフレームデータ出力手段であるＶＳ盤４１，４２の
各出力信号は、ビットシフタ４３を介して多重化部ＭＵ
Ｘ４４に入力する。ＭＵＸ４４の出力信号は電気・光変
換装置Ｅ／Ｏ４５に供給される。また、ＭＵＸ４４には
発振器ＯＳＣ４６が接続されている。

【０００４】ＶＳ盤４１，４２は、全体装置に対し挿抜
自在である個別のパッケージにそれぞれ搭載されてい
る。各ＶＳ盤の構成は同一であるので、チャネルＣＨ１
用のＶＳ盤４１のみの構成を説明する。ＶＳ盤４１に入
力したＮＴＳＣ映像信号はＡ／Ｄ変換器４１ａで、サン
プリングの上、８ビットのデジタル信号に変換される。
このデジタル信号に対してスクランブラ（ＳＣＲ）４１
ｂで、マーク率確保のためにＭ系列のスクランブルがか
けられる。このスクランブラ４１ｂでは、電源のオン時
にリセット回路ＲＳＴ４１ｆから供給されるリセット信
号に従いスクランブルの初期値が設定される。スクラン
ブルの初期値はチャネル毎に異なった値に設定される。

【０００５】スクランブルをかけられた後の８ビットの
データはパラレル・シリアル変換器Ｐ／Ｓ４１ｃに供給
される。Ｐ／Ｓ４１ｃには、フレームビット挿入手段
（Ｆ）４１ｄとＢＳＩ化ビット挿入手段（Ｂ）４１ｅと
が接続されており、それらにより、Ｐ／Ｓ４１ｃでは、
先の８ビットのデータにさらに、フレームビットとＢＳ
Ｉ化ビットとの２ビットが付加される。フレームビット
およびＢＳＩ化ビットに書き込まれるデータ内容につい
ては図６を用いて後述する。このようにしてできた１０
ビットのパラレル信号は、Ｐ／Ｓ４１ｃでシリアル信号
に変換されてビットシフタ４３に供給される。

【０００６】図６はＶＳ盤４１，４２の各々で作られる
信号のフレーム構成を示す図である。すなわち、１フレ
ームが１０ビット×１６ビットで構成され、１サンプリ
ング分の映像データのデジタル信号に対し、縦１列がそ
れぞれ割り当てられる。各列にスクランブラ４１ｂから
出力された８ビット分の映像データＶ１〜Ｖ８があり、
それらの上端及び下端にＢＳＩ化ビットとフレームビッ
トとがそれぞれ付加されている。シリアル信号は、図の
左端列の下から上に、そして左端列から右端列への順で
伝送される。ＢＳＩ化ビットに書き込まれるデータとし
ては、ＢＳＩ化データＢ１〜８（10101110) 、付加情報
転送用データＤ１〜８があり、フレームビットに書き込
まれるデータとしては、フレームパターン（同期フレー
ム）Ｆ１〜８（11010010) 、チャネル識別コードＡ４〜
８（CH ID)、高速ＩＤＡ１〜３がある。

【０００７】図５に戻って、ビットシフタ４３には、各
ＶＳ盤４１，４２から１６チャネル分のシリアル信号が
入力する。ビットシフタ４３はディレイラインからな
り、入力した１６チャネル分のシリアル信号を各チャネ
ル毎に２ビット分ずつ遅らせて出力する。この出力信号
をＭＵＸ４４のパラレル・シリアル変換器Ｐ／Ｓ４４ａ
に入力する。Ｐ／Ｓ４４ａではビットシフト多重化を行
う。以上のビットシフタ４３およびＰ／Ｓ４４ａでの動
作を図７を参照して説明する。

【０００８】図７はビットシフタ４３およびＰ／Ｓ４４
ａで行われるビットシフト多重化を説明する図である。
図６のようなフレーム構成の各信号が各ＶＳ盤４１，４
２からシリアル信号として、「Ａ１，Ｖ１・・・Ｖ８，
Ｄ１，Ｆ１，Ｖ１・・・Ｖ８，Ｂ１，Ａ２，Ｖ１・・
・」のように、ビットシフタ４３にそれぞれ入力する
と、ビットシフタ４３では、チャネルＣＨ１のＶＳ盤４
１からのシリアル信号６１に対し、チャネルＣＨ２のＶ
Ｓ盤からのシリアル信号６２を２ビット分遅延させ、そ
して、チャネルＣＨ３のＶＳ盤からのシリアル信号６３
を４ビット分遅延させる〔図７（Ａ）〕。以下、同様
に、チャネル番号が増える毎に２ビットずつ遅延させ
て、それらのシリアル信号を１６チャネル分のパラレル
信号としてＭＵＸ４４のＰ／Ｓ４４ａに出力する。Ｐ／
Ｓ４４ａでは、入力した１６チャネル分のパラレル信号
を、図７（Ａ）の左端列の上から下へ、そして左端列か
ら右端列への順で読んでシリアル信号としてＥ／Ｏ４５
に伝送する。図７（Ｂ）はこのように読まれ伝送される
シリアル信号６４を示す。なお、シリアル信号６４に
は、当然、チャネルＣＨ１のフレームパターン（同期フ
レーム）Ｆ１〜８およびチャネル識別コードＡ４〜８が
含まれる。受信側では、このチャネルＣＨ１のフレーム
パターンＦ１〜８およびチャネル識別コードＡ４〜８に
基づきフレーム同期をとるようにしている。

【０００９】以上のビットシフト多重化により、マーク
率を確保し、適切なＢＳＩ化を実現している。再び図５
に戻って、ＭＵＸ４４のＰ／Ｓ４４ａに入力する信号は
１００Ｍｂ／ｓで伝送され、Ｐ／Ｓ４４ａから出力され
た信号は１．６Ｇｂ／ｓで伝送される。

【００１０】ＭＵＸ４４にはＯＳＣ４６から１．６ＧＨ
ｚの基準周波数信号が供給され、Ｐ／Ｓ４４ａに入力す
るとともに、１６分の１分周器４４ｂに入力する。分周
器４４ｂから出力された１００ＭＨｚの周波数信号は、
Ｐ／Ｓ４４ａ、分配器ＤＩＳ４４ｃ、１０分の１分周器
４４ｄおよびフリップフロップＦＦ４４ｅのクロック端
子ＣＬに入力する。ＤＩＳ４４ｃの出力はＡ／Ｄ４１ａ
等の各ＶＳ盤のＡ／Ｄに入力する。１０分の１分周器４
４ｄから出力された１０ＭＨｚの周波数信号は、分配器
ＤＩＳ４４ｆを経てＡ／Ｄ４１ａ等の各ＶＳ盤のＡ／Ｄ
に入力する。ＦＦ４４ｅの入力端子Ｄには電源スイッチ
がオンになったときにオン信号を出力する電源オン信号
発生装置ＰＷＲ４４ｇが接続される。ＦＦ４４ｅの出力
端子Ｑはリセット回路４１ｆ等の各ＶＳ盤のリセット回
路に接続される。

【００１１】

【発明が解決しようとする課題】以上のように、従来の
映像データの多重化装置では、チャネルＣＨ１のフレー
ムパターン（同期フレーム）Ｆ１〜８およびチャネル識
別コードＡ４〜８を受信側におくり、受信側では、この
チャネルＣＨ１のフレームパターンＦ１〜８およびチャ
ネル識別コードＡ４〜８に基づきフレーム同期をとるよ
うにしている。

【００１２】しかし、各ＶＳ盤４１，４２は、全体装置
に対し挿抜自在である個別のパッケージにそれぞれ搭載
されているから、チャネルＣＨ１のＶＳ盤４１のパッケ
ージが全体装置から抜かれていた場合には、受信側に
は、チャネルＣＨ１のフレームパターンＦ１〜８および
チャネル識別コードＡ４〜８が送信されず、したがっ
て、受信側でフレーム同期をとることは不可能になると
いう問題があった。

【００１３】また、従来の映像データの多重化装置で
は、電源のオン時にリセット回路ＲＳＴ４１ｆから供給
されるリセット信号に従いスクランブルの初期値が設定
され、また、ビットシフト多重化における各チャネルか
らのデータの頭出し（位相揃え）も、このリセット信号
に従い、行なっている。一方、リセット回路ＲＳＴ４１
ｆはＶＳ盤のパッケージを全体装置に挿入したときにリ
セット信号を出力するように構成されている。

【００１４】そのため、全体装置の電源オン後に、いず
れかのＶＳ盤のパッケージが全体装置に挿入されると、
その挿入されたＶＳ盤のスクランブラにおいて初期値設
定が行われ、Ｍ系列のスクランブル状態とＢＳＩ化が崩
れるという現象が発生する。また、このＶＳ盤のパッケ
ージの挿入で、全体のデータの頭出し（位相揃え）も狂
ってしまうという現象が発生する。これらの現象は、雷
等の外乱によるリセット信号の誤発生によっても発生す
る。

【００１５】さらに、従来の映像データの多重化装置で
は、あるＶＳ盤のパッケージを全体装置から抜き取る
と、そのＶＳ盤が相当するチャネル部には入力信号が入
らず、したがって、装置全体としての出力信号のマーク
率が低下するという問題点があった。

【００１６】本発明はこのような点に鑑みてなされたも
のであり、特定チャネルのＶＳ盤のパッケージが全体装
置から抜かれていても、受信側でフレーム同期をとるこ
とができる高速多重化方式を提供することを目的とす
る。

【００１７】また、本発明の他の目的は、Ｍ系列のスク
ランブル状態やＢＳＩ化が崩れることを防止し、また、
データの頭出し（位相揃え）が狂ってしまうことの防止
を図った高速多重化方式を提供することである。

【００１８】さらに、本発明の他の目的は、ＶＳ盤のパ
ッケージを全体装置から抜き取っても装置全体としての
出力信号のマーク率が低下しない高速多重化方式を提供
することである。

【００１９】

【課題を解決するための手段】本発明では、図１に示す
ように、各チャネル毎に映像信号をデジタルデータに変
換し、フレームデータとして出力する各チャネルのフレ
ームデータ出力手段１，２と、各フレームデータ出力手
段１，２からフレームデータを受信し、各フレームデー
タを多重化して出力する多重化手段３とからなる高速多
重化方式が提供される。

【００２０】この高速多重化方式において、上記目的を
達成するために、各フレームデータ出力手段１，２に含
まれ、変換されたデジタルデータにフレームビットを挿
入し、フレームビットに同期フレームおよびチャネル識
別コードを書き込むフレームビット挿入手段１ａと、多
重化手段３に含まれ、特定チャネルからのフレームデー
タのフレームビットに相当するビット位置に、特定チャ
ネルのフレームデータ出力手段の挿入手段で挿入される
べき同期フレームおよびチャネル識別コードを上書きす
る上書き手段３ａとが備えられる。

【００２１】また、多重化手段３に含まれ、基準パルス
を発生する基準パルス発生手段３ｂと、各フレームデー
タ出力手段１，２に含まれ、基準パルス発生手段３ｂか
ら供給される基準パルスに基づきスクランブル初期値を
それぞれ決定するスクランブラ１ｂとが備えられる。

【００２２】また、各フレームデータ出力手段１，２
は、基準パルス発生手段３ｂから供給される基準パルス
に基づきビットシフトを行うビットシフタ１ｃを有す
る。さらに、フレームデータ出力手段１，２は全体装置
に対し挿抜自在である個別のパッケージにそれぞれ搭載
されるとともに、多重化手段３に含まれ、各フレームデ
ータ出力手段１，２のいずれかのパッケージが全体装置
から抜かれているときに、抜かれたフレームデータ出力
手段から出力されるべきフレームデータの代わりのデー
タとして０／１交番データを出力する交番データ出力手
段３ｃが備えられる。

【００２３】

【作用】各フレームデータ出力手段１，２のフレームビ
ット挿入手段において、アナログの映像信号をデジタル
データに変換して、そのデジタルデータにフレームビッ
トを挿入し、フレームビットに同期フレームおよびチャ
ネル識別コードを書き込む一方、多重化手段３の上書き
手段３ａにおいて、特定チャネルからのフレームデータ
のフレームビットに相当するビット位置に、特定チャネ
ルのフレームデータ出力手段の挿入手段で挿入されるべ
き同期フレームおよびチャネル識別コードを上書きす
る。これにより、特定チャネルのＶＳ盤のパッケージが
全体装置から抜かれていても、受信側でフレーム同期を
とることが可能となる。

【００２４】また、各フレームデータ出力手段１，２の
スクランブラは、基準パルス発生手段３ｂから供給され
る基準パルスに基づきスクランブル初期値をそれぞれ決
定する。また、各フレームデータ出力手段１，２のビッ
トシフタは、基準パルス発生手段３ｂから供給される基
準パルスに基づきビットシフトを行う。これにより、Ｍ
系列のスクランブル状態やＢＳＩ化が崩れることが防止
され、また、データの頭出し（位相揃え）が狂ってしま
うことが防止される。

【００２５】さらに、多重化手段３の交番データ出力手
段３ｃが、各フレームデータ出力手段１，２のいずれか
のパッケージが全体装置から抜かれているときに、抜か
れたフレームデータ出力手段から出力されるべきフレー
ムデータの代わりのデータとして０／１交番データを出
力する。これにより、ＶＳ盤のパッケージを全体装置か
ら抜き取っても装置全体としての出力信号のマーク率が
低下しないようになる。

【００２６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は映像データの多重化装置を示すブロック
図である。例えば１６チャネル分からなるフレームデー
タ出力手段であるＶＳ盤２１，２２の各出力信号は、多
重化部ＭＵＸ２３に入力する。ＭＵＸ２３の出力信号は
電気・光変換装置Ｅ／Ｏ２４に供給される。ＭＵＸ２３
には発振器ＯＳＣ２５が接続されている。

【００２７】ＶＳ盤２１，２２は、全体装置に対し挿抜
自在である個別のパッケージにそれぞれ搭載されてい
る。各ＶＳ盤の構成は同一であるので、チャネルＣＨ１
用のＶＳ盤２１のみの構成を説明する。ＶＳ盤２１に入
力したＮＴＳＣ映像信号はＡ／Ｄ変換器２１ａで、サン
プリングの上、８ビットのデジタル信号に変換される。
このデジタル信号に対してスクランブラ（ＳＣＲ）２１
ｂで、マーク率確保のためにＭ系列のスクランブルがか
けられる。このスクランブラ２１ｂでは、後述の分配器
ＤＩＳ２３ｊから供給される周波数ｆ0 の信号に従いス
クランブルの初期値が設定される。スクランブルの初期
値はチャネル毎に異なった値に設定される。

【００２８】スクランブルをかけられた後の８ビットの
データはビットシフタ（ＢＳ）２１ｃに供給される。ビ
ットシフタ（ＢＳ）２１ｃには、フレームビット挿入手
段（Ｆ）２１ｄとＢＳＩ化ビット挿入手段（Ｂ）２１ｅ
とが接続されており、それらにより、ビットシフタ２１
ｃでは、先の８ビットのデータにさらに、フレームビッ
トとＢＳＩ化ビットとの２ビットが付加される。こうし
て作られた信号のフレーム構成は前述の図５に示すもの
と同じである。ビットシフタ２１ｃの出力はパラレル・
シリアル変換器Ｐ／Ｓ２１ｆに入力される。ビットシフ
タ２１ｃおよびＰ／Ｓ２１ｆでの動作を、図３および図
４を参照して説明する。

【００２９】図３および図４は本発明実施例のビットシ
フト多重化を説明する図である。ビットシフタ２１ｃで
は、図６に示されるチャネルのフレーム構成信号を基本
として、図４（Ｃ）の如く複数チャネルを構成した場合
に、若番のチャネルＣＨ１から１ずつチャネルＣＨ番号
が増えるに従い、前のチャネルＣＨよりも２ビットずつ
上方向にずらすことを行う。ビットシフタ２１ｃには、
後述のように周波数f₀の信号が入力され、この信号のタ
イミングにより、上記２ビットずつのビットシフトが行
われる。図４（Ｃ）において太枠で囲んだビットは識別
コードの一部である。Ｐ／Ｓ２１ｆでは、ビットシフト
が行われた後の１０ビットのパラレル信号に対し、シリ
アル信号への変換が行われる。すなわち、図４（Ｃ）に
示される各チャネルのフレーム構成信号を最下行から最
上行へ、そして、左端から右端への順でシリアル信号の
作成が行われる〔図３（Ｂ）〕。図３（Ｂ）は、その作
成されたシリアル信号「ＣＨＩは、Ａ１，Ｖ１，Ｖ２・
・・，ＣＨ２はＶ８，Ｂ８，Ａ１・・・，ＣＨ３は、Ｖ
６，Ｖ７，Ｖ８・・・，ＣＨ４はＶ４，Ｖ５，Ｖ６・・
・・・・」を示す。なお、図３（Ｂ）に示される信号が
各チャネルのＶＳ盤から出力されたものならば、当然、
その信号にはチャネルＣＨのフレームパターン（同期フ
レーム）Ｆ１〜８および各チャネル毎の識別コードＡ４
〜８が含まれる。この各ＶＳ盤毎に出力された各データ
〔図３（Ｂ）〕に対しＭＵＸ２３のＰ／Ｓ２３ｄで、１
６本のチャネルデータのパラレルからシリアルデータへ
の変換が行われる〔図３（Ａ）〕。

【００３０】以上のビットシフト多重化により、マーク
率を確保し、適切なＢＳＩ化を実現している。
図２に戻って、ＭＵＸ２３には１６チャネ
ル分のＶＳ盤２１，２２から図３（Ｂ）に示される信号
がそれぞれ入力して、０／１交番回路２３ａに供給され
る。また、０／１交番回路２３ａには、ＶＳ盤２１のパ
ッケージが全体装置に挿入または抜取されていることを
検出する挿抜検出器２３ｋの出力が供給されている。挿
抜検出器２３ｋはＭＵＸ２３に設けられ、ＶＳ盤毎の各
出力が０／１交番回路２３ａに入力している。０／１交
番回路２３ａでは、挿抜検出器２３ｋからの信号に基づ
いてＶＳ盤のパッケージが全体装置から抜き取られてい
ることを検知し、抜き取られて信号を送っていないＶＳ
盤から送られるはずであった信号に代わって、「０」と
「１」とが交互する０／１交番データを出力するように
する。ＶＳ盤のパッケージが全体装置に挿入されている
チャネルでは、当然、ＶＳ盤から信号が送られてくるの
で、そのチャネルでは、送られた信号が０／１交番回路
２３ａからそのまま出力される。なお、０／１交番デー
タは、隣接するチャネルでは「０」と「１」の順番が反
転する。すなわち、あるチャネルでの「０，１，０，１
・・」の順の０／１交番データに対し、そのチャネルに
隣接するチャネルでの０／１交番データは、「１，０，
１，０・・」となる。

【００３１】この０／１交番回路２３ａの作動により、
いずれかのＶＳ盤のパッケージが全体装置から抜かれて
いても、装置全体におけるマーク率の低下が防止でき
る。０／１交番回路２３ａから出力される１６チャネル
分の信号のうち、受信側でフレーム同期に使われるフレ
ームパターン（同期フレーム）を有するチャネルＣＨ１
の信号に対してのみ、上書き回路２３ｂにおいて、フレ
ームパターン（同期フレーム）およびチャネル識別コー
ドの上書きを行う。すなわち、上書き回路２３ｂには、
チャネルＣＨ１のＶＳ盤２１のフレームビット挿入手段
（Ｆ）２１ｄと同じフレームビット挿入手段（Ｆ）２３
ｃが接続され、０／１交番回路２３ａから出力されるチ
ャネルＣＨ１の信号に対して、フレームパターン（同期
フレーム）Ｆ１〜８およびチャネル識別コードＡ４〜８
が書き込まれているはずのビット位置に、チャネルＣＨ
１のＶＳ盤２１のフレームビット挿入手段（Ｆ）２１ｄ
によって書き込まれるはずのフレームパターン（同期フ
レーム）Ｆ１〜８およびチャネル識別コードＡ４〜８を
書き込む。これにより、チャネルＣＨ１のＶＳ盤２１の
パッケージが全体装置から抜かれていてもフレームパタ
ーン（同期フレーム）Ｆ１〜８およびチャネル識別コー
ドＡ４〜８だけは確実に受信側に送られる。したがっ
て、受信側でのフレーム同期が可能となる。

【００３２】０／１交番回路２３ａおよび上書き回路２
３ｂからの１６チャネル分の出力はパラレル信号として
パラレル・シリアル変換器Ｐ／Ｓ２３ｄに入力する。Ｐ
／Ｓ２３ｄでは、入力した１６チャネル分のパラレル信
号をシリアル信号に変換してＥ／Ｏ２４に伝送する。Ｅ
／Ｏ２４は、入力した電気信号を光信号に変換して受信
側に送る。

【００３３】Ｐ／Ｓ２３ｄに入力する信号は１００Ｍｂ
／ｓで伝送され、Ｐ／Ｓ２３ｄから出力された信号は
１．６Ｇｂ／ｓで伝送される。ＭＵＸ２３にはＯＳＣ２
５から１．６ＧＨｚの基準周波数信号が供給され、Ｐ／
Ｓ２３ｄに入力するとともに、１６分の１分周器２３ｅ
に入力する。分周器２３ｅから出力された１００ＭＨｚ
の周波数信号は、Ｐ／Ｓ２３ｄ、分配器ＤＩＳ２３ｆお
よび１０分の１分周器２３ｇに入力する。ＤＩＳ２３ｆ
の出力は、フレームビット挿入手段（Ｆ）２３ｃ、並び
にＡ／Ｄ２１ａ、ビットシフタ（ＢＳ）２１ｃ、Ｐ／Ｓ
２１ｆ等の各ＶＳ盤のＡ／Ｄ、ビットシフタ、Ｐ／Ｓに
入力する。分周器２３ｇから出力された１０ＭＨｚの周
波数信号は、分配器ＤＩＳ２３ｈを経てＡ／Ｄ２１ａ、
フレームビット挿入手段（Ｆ）２１ｄ、ビットシフタ
（ＢＳ）２１ｃ等の各ＶＳ盤のＡ／Ｄ、フレームビット
挿入手段、ビットシフタに入力する。また、分周器２３
ｇから出力された１０ＭＨｚの周波数信号は、１６分の
１分周器２３ｉでｆ0 ＝６２５ｋＨｚの周波数信号に変
換され、分配器ＤＩＳ２３ｊを経て、フレームビット挿
入手段（Ｆ）２３ｃ、並びにスクランブラ２１ｂ、ビッ
トシフタ（ＢＳ）２１ｃ、フレームビット挿入手段
（Ｆ）２１ｄ等の各ＶＳ盤のスクランブラ、ビットシフ
タ、フレームビット挿入手段に入力される。

【００３４】周波数信号ｆ0 の入力により、スクランブ
ラでは、周波数信号ｆ0 のタイミングに従い、スクラン
ブルの初期値の設定を行い、また、ビットシフタでは、
データの頭出しを行う。したがって、従来のようなリセ
ット信号によってそれらを行なっていたときに発生した
現象は、上記実施例の装置には生じない。

【００３５】

【発明の効果】以上説明したように本発明では、特定チ
ャネルからのフレームデータのフレームビットに相当す
るビット位置に、特定チャネルのフレームデータ出力手
段の挿入手段で挿入されるべき同期フレームおよびチャ
ネル識別コードを上書きする。これにより、特定チャネ
ルのＶＳ盤のパッケージが全体装置から抜かれていて
も、受信側でフレーム同期をとることが可能となる。

【００３６】また、基準パルス発生手段から供給される
基準パルスに基づきスクランブル初期値を決定するの
で、Ｍ系列のスクランブル状態やＢＳＩ化が崩れること
が防止される。また、ビットシフタが基準パルスに基づ
きビットシフトを行うので、データの頭出し（位相揃
え）が狂ってしまうことが防止される。その上、ビット
シフタは基準パルスに基づきビットシフトを行うタイプ
のものであるから、ディレイラインからなる従来のビッ
トシフタに比べ、ビットシフタを含む装置のＬＳＩ化や
小型化が可能となる。

【００３７】さらに、交番データ出力手段が、各フレー
ムデータ出力手段のいずれかのパッケージが全体装置か
ら抜かれているときに、抜かれたフレームデータ出力手
段から出力されるべきフレームデータの代わりのデータ
として０／１交番データを出力する。これにより、ＶＳ
盤のパッケージを全体装置から抜き取っても装置全体と
しての出力信号のマーク率が低下しないようになる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】映像データの多重化装置を示すブロック図であ
る。

【図３】本発明実施例のビットシフト多重化を説明する
第１の図である。

【図４】本発明実施例のビットシフト多重化を説明する
第２の図である。

【図５】従来の映像データの多重化装置を示すブロック
図である。

【図６】ＶＳ盤の各々で作られる信号のフレーム構成を
示す図である。

【図７】ビットシフト多重化を説明する図である。

【符号の説明】

１フレームデータ出力手段１ａフレームビット挿入手段１ｂスクランブラ１ｃビットシフタ２フレームデータ出力手段３多重化手段３ａ上書き手段３ｂ基準パルス発生手段３ｃ交番データ出力手段

Claims

【特許請求の範囲】

【請求項１】複数チャネルの映像データを多重化する
高速多重化方式において、各チャネル毎に映像信号をデジタルデータに変換し、フ
レームデータとして出力する各チャネルのフレームデー
タ出力手段（１，２）と、前記各フレームデータ出力手段（１，２）に含まれ、前
記変換されたデジタルデータにフレームビットを挿入
し、前記フレームビットに同期フレームおよびチャネル
識別コードを書き込むフレームビット挿入手段（１ａ）
と、前記各フレームデータ出力手段（１，２）からフレーム
データを受信し、各フレームデータを多重化して出力す
る多重化手段（３）と、前記多重化手段（３）に含まれ、特定チャネルからのフ
レームデータのフレームビットに相当するビット位置
に、前記特定チャネルのフレームデータ出力手段の挿入
手段で挿入されるべき同期フレームおよびチャネル識別
コードを上書きする上書き手段（３ａ）と、を有することを特徴とする高速多重化方式。
【請求項２】複数チャネルの映像データを多重化する
高速多重化方式において、各チャネル毎に映像信号をデジタルデータに変換し、フ
レームデータとして出力する各チャネルのフレームデー
タ出力手段（１，２）と、前記各フレームデータ出力手段（１，２）からフレーム
データを受信し、各フレームデータを多重化して出力す
る多重化手段（３）と、前記多重化手段（３）に含まれ、基準パルスを発生する
基準パルス発生手段（３ｂ）と、前記各フレームデータ出力手段（１，２）に含まれ、前
記基準パルス発生手段（３ｂ）から供給される基準パル
スに基づきスクランブル初期値をそれぞれ決定するスク
ランブラ（１ｂ）と、を有することを特徴とする高速多重化方式。
【請求項３】前記各フレームデータ出力手段（１，
２）は、前記基準パルス発生手段（３ｂ）から供給され
る基準パルスに基づきビットシフトを行うビットシフタ
（１ｃ）を有することを特徴とする請求項２記載の高速
多重化方式。
【請求項４】複数チャネルの映像データを多重化する
高速多重化方式において、全体装置に対し挿抜自在である個別のパッケージにそれ
ぞれ搭載され、各チャネル毎に映像信号をデジタルデー
タに変換し、フレームデータとして出力する各チャネル
のフレームデータ出力手段（１，２）と、前記各フレームデータ出力手段（１，２）からフレーム
データを受信し、各フレームデータを多重化して出力す
る多重化手段（３）と、前記多重化手段（３）に含まれ、前記各フレームデータ
出力手段（１，２）のいずれかのパッケージが前記全体
装置から抜かれているときに、前記抜かれたフレームデ
ータ出力手段から出力されるべきフレームデータの代わ
りのデータとして０／１交番データを出力する交番デー
タ出力手段（３ｃ）と、を有することを特徴とする高速多重化方式。