JPH05268472A - Shading correction device - Google Patents

Shading correction device

Info

Publication number
JPH05268472A
JPH05268472A JP4059906A JP5990692A JPH05268472A JP H05268472 A JPH05268472 A JP H05268472A JP 4059906 A JP4059906 A JP 4059906A JP 5990692 A JP5990692 A JP 5990692A JP H05268472 A JPH05268472 A JP H05268472A
Authority
JP
Japan
Prior art keywords
shading
waveform
shading correction
spatial frequency
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4059906A
Other languages
Japanese (ja)
Inventor
Shinichi Shinoda
伸一 篠田
Yasuyuki Kojima
康行 小嶋
Toshiaki Nakamura
敏明 中村
Keisuke Nakajima
啓介 中島
Tatsuki Inuzuka
達基 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4059906A priority Critical patent/JPH05268472A/en
Publication of JPH05268472A publication Critical patent/JPH05268472A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce deterioration in picture quality by eliminating the fluctuation of a shading waveform by + or -1-digit in a steady-state by means of a simple circuit without the provision of a storage means and reproducing a picture constantly. CONSTITUTION:When a shading waveform is subjected to delta demodulation from an adjacent picture element difference memory 131 storing differential data of adjacent picture elements of a shading waveform, a, demodulation control circuit 134 extracts data from the memory 131 by each picture element. Then the extracted data, a preceding picture element and a preceding to preceding picture element stored in a shift register in total three picture elements are referenced and a discrimination circuit discriminates whether or not the waveform is constant. When the waveform is constant, a reproduction level is kept independently of the differential data by acting a delta demodulator 132.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ファクシミリ装置等の
画像読取装置に係り、特に主走査方向に配列される固体
走査素子を用いて画像を読取る場合のシェーディング補
正装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus such as a facsimile apparatus, and more particularly to a shading correction apparatus for reading an image by using solid-state scanning elements arranged in the main scanning direction.

【0002】[0002]

【従来の技術】ファクシミリ装置における画信号の流れ
は図1に示すように、読取部1でまず、読取対象物を読
み取り、デジタル信号に変換し符号化部2で符号化して
モデム5を通して通信回線へ送出される。また、逆に通
信回線から送られてきた信号はモデム5を経て復号化部
で復号化し記録部で記録紙に印字される。
2. Description of the Related Art As shown in FIG. 1, the flow of an image signal in a facsimile apparatus is such that a reading section 1 first reads an object to be read, converts it into a digital signal, encodes it in an encoding section 2, and encodes it in a communication line through a modem 5. Sent to. On the contrary, the signal sent from the communication line is decoded by the decoding unit via the modem 5 and printed on the recording paper by the recording unit.

【0003】従来、この種の装置の読取部のブロック図
は図2に示すように、原稿10に対し光源11から光を
当て、その反射光をラインセンサ12に入力し主走査1
ライン分の画像信号を得る構成となっている。得られた
画信号はA/D変換器13でデジタルに変換しシェーデ
ィング補正部14により読取系での歪、すなわち、光源
の光量変動や読取センサのバラツキ等が原因で生じる光
電変換部の読取歪いわゆる、シェーディング歪を補正し
て、2値化部15で2値データを得る。シェーディング
補正部14では、予め、白基準面を読取り、シェーディ
ング波形を記憶するが、A/D変換器13出力1ライン
分の各画素の輝度レベルをそのまま記憶するとメモリ量
が増大するという問題があった。
As shown in FIG. 2, a block diagram of a reading section of this type of apparatus has hitherto been applied to a document 10 from a light source 11 and reflected light thereof is input to a line sensor 12 for main scanning 1.
The image signal for the line is obtained. The obtained image signal is converted into a digital signal by the A / D converter 13, and the shading correction unit 14 causes distortion in the reading system, that is, the reading distortion of the photoelectric conversion unit caused by fluctuations in the light amount of the light source and variations in the reading sensor. The so-called shading distortion is corrected and the binarization unit 15 obtains binary data. The shading correction unit 14 reads the white reference plane in advance and stores the shading waveform. However, if the brightness level of each pixel for one line of the output of the A / D converter 13 is stored as it is, there is a problem that the memory amount increases. It was

【0004】この問題を解決する手段として特開平3−1
08955 号公報に記載される技術がある。この技術は図3
に示すようなブロック構成であり、隣接画素の輝度レベ
ルに対してその変化部分を一定時間内に検出し、その結
果に応じて2値化するいわゆる、デルタ変調方式を用い
るものである。この方式により輝度レベルの差分を符号
化してビット数を減らして記憶するものである。つまり
シェーディング波形を記憶する時は、A/D変換器13
からの出力をデルタ変調器130を通して差分符号化
し、その符号化データを隣接画素差分メモリ131に格
納し、次に画像データを補正する時には隣接画素差分メ
モリ131から符号化データを取出しデルタ復調器13
2によってシェーディング波形を再生し、その再生した
シェーディング波形を使用してシェーディング補正回路
133で入力画信号を補正していた。
As means for solving this problem, Japanese Patent Laid-Open No. 3-1
There is a technology described in 08955. This technique is shown in Figure 3.
The block structure is as shown in (1), and a so-called delta modulation method is used in which a changed portion of the brightness level of an adjacent pixel is detected within a fixed time and binarized according to the result. By this method, the difference in the brightness level is encoded and the number of bits is reduced and stored. In other words, when storing the shading waveform, the A / D converter 13
Output from the delta modulator 130 is differentially encoded, the encoded data is stored in the adjacent pixel difference memory 131, and when the image data is corrected next, the encoded data is extracted from the adjacent pixel difference memory 131.
2, the shading waveform is reproduced, and the shading correction circuit 133 corrects the input image signal using the reproduced shading waveform.

【0005】[0005]

【発明が解決しようとする課題】従来技術では、図4に
示すように1画素1ビット(前画素より大きいか、小さ
いかで1,0)に符号化した場合シェーディング波形
(A/D出力信号)が一定状態では、再生されたシェー
ディング波形は±1デジットの揺れが発生して、後の画
処理部に影響し画質劣化の要因になっていた。すなわ
ち、シェーディング波形を1画素1ビットにデルタ変
調,デルタ復調し記憶,再生するシェーディング波形記
憶方式において、一定レベル状態にあるシェーディング
波形部分をデルタ変調して2値化したものをデルタ復調
すると、その復調された波形は一定レベルに再生され
ず、±1デジットの揺れが発生してしまうという問題が
ある。
In the prior art, as shown in FIG. 4, a shading waveform (A / D output signal when encoded into 1 bit per pixel (1, 0 depending on whether it is larger or smaller than the previous pixel) is used. ) Is constant, the reproduced shading waveform fluctuates by ± 1 digit, which affects the subsequent image processing unit and causes deterioration in image quality. That is, in a shading waveform storage system in which a shading waveform is delta-modulated and delta-demodulated for one pixel and stored and reproduced, when the shading waveform portion in a constant level state is delta-modulated and binarized, The demodulated waveform is not reproduced at a constant level, and there is a problem that fluctuation of ± 1 digit occurs.

【0006】本発明の目的は、この一定状態での±1デ
ジットの揺れを記憶手段を用いることなく簡単な回路で
除去し一定に再生することにより、画質劣化の少ないシ
ェーディング補正装置を提供することにある。
An object of the present invention is to provide a shading correction apparatus with little deterioration in image quality by removing the fluctuation of ± 1 digit in this constant state by a simple circuit without using a storage means and reproducing it constantly. It is in.

【0007】[0007]

【課題を解決するための手段】図5に示すようにシェー
ディング波形を1画素1ビットに符号化するデルタ変調
器130と、符号化したデータを記憶する隣接画素差分
メモリ手段131と、符号化された1ビットのデータよ
りシェーディング波形を再生するデルタ復調器132
と、デルタ復調器132を制御する復調制御回路13
4、及びシェーディング補正回路133で実現できる。
As shown in FIG. 5, a delta modulator 130 which encodes a shading waveform into 1 bit per pixel, an adjacent pixel difference memory means 131 which stores encoded data, and an encoded pixel difference memory means 131. Delta demodulator 132 for reproducing a shading waveform from 1-bit data
And a demodulation control circuit 13 for controlling the delta demodulator 132
4 and the shading correction circuit 133.

【0008】また、図15に示すようにシェーディング
波形を1画素1ビットに符号化するデルタ変調器130
と、符号化したデータを記憶する隣接画素差分メモリ手
段131と、符号化された1ビットのデータよりシェー
ディング波形を再生するデルタ復調器132と、再生し
たシェーディング波形をフィルタリングして修正するフ
ィルタ回路135、及びシェーディング補正回路133
で実現できる。
Further, as shown in FIG. 15, a delta modulator 130 which encodes a shading waveform into 1 bit per pixel.
An adjacent pixel difference memory means 131 for storing encoded data, a delta demodulator 132 for reproducing a shading waveform from encoded 1-bit data, and a filter circuit 135 for filtering and correcting the reproduced shading waveform. , And shading correction circuit 133
Can be achieved with.

【0009】[0009]

【作用】シェーディング波形の隣接画素の差分データを
記憶している隣接画素差分メモリ131からシェーディ
ング波形をデルタ復調する際に、復調制御回路134を
設けて、波形が一定状態か否かを判別し、一定状態の場
合には、デルタ復調器132に作用して差分データに関
係なく再生レベルを保持(デルタ変調のup/downを禁
止)する。
In the delta demodulation of the shading waveform from the adjacent pixel difference memory 131 which stores the difference data of the adjacent pixels of the shading waveform, the demodulation control circuit 134 is provided to determine whether or not the waveform is in a constant state. In the case of a constant state, it acts on the delta demodulator 132 to hold the reproduction level (prohibit up / down of delta modulation) regardless of the difference data.

【0010】また、デルタ復調し再生したシェーディン
グ波形の高周波成分(“1”,“0”の揺れ)をローパ
スフィルタで除去する。
Further, a high-pass component (fluctuation of "1" or "0") of the shading waveform reproduced by delta demodulation is removed by a low-pass filter.

【0011】[0011]

【実施例】以下、本発明の1実施例を図6〜図11を用
いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0012】図6にデルタ変調器130の実施例を示
す。シェーディング波形の初期値(1画素目の値)をup
/downカウンタ130bの初期値とし、次に2画素目の
入力信号が入ると比較器130aで初期値と比較しその
大小で“1”,“0”に符号化する。そして符号化した
信号をもとにup/downカウンタ130bにおいて、(符
号化信号が大“1”を示していれば1デジットupし、小
“0”の場合は1デジットdownし)2画素目の復号化信
号を作り、3画素目の入力信号と比較器130aで比較
し符号化する。以下同様に入力信号レベル(現画素)と
一つ前(前画素)の符号復号を経て再生された信号レベ
ルとの比較により符号化していく。
FIG. 6 shows an embodiment of the delta modulator 130. Up the initial value of shading waveform (the value of the first pixel)
When the input signal of the second pixel is input next, the comparator 130a compares it with the initial value and encodes "1" or "0" depending on the magnitude. Then, in the up / down counter 130b based on the coded signal, (up by 1 digit if the coded signal indicates a large "1", down by 1 digit if the coded signal is a small "0") second pixel Of the third pixel is compared with the input signal of the third pixel by the comparator 130a and encoded. Similarly, coding is performed by comparing the input signal level (current pixel) with the signal level reproduced through the immediately preceding (previous pixel) code decoding.

【0013】図7にデルタ復調器132の例を示す。デ
ルタ復調器はup/downカウンタ132a1つで構成できる。
初期値にシェーディング波形の初期値(1画素目の値)
を設定し符号化信号“1”,“0”によって現在の値を
up/downして復号化していく。
FIG. 7 shows an example of the delta demodulator 132. The delta demodulator can be composed of one up / down counter 132a.
Initial value of shading waveform as the initial value (value of the first pixel)
Is set and the current value is changed by the coded signals “1” and “0”.
It goes up / down and decrypts.

【0014】図5のシェーディング補正回路133は除
算器で実現できる。他の方法として、逆数テーブルと乗
算器でシェーディング波形の逆数を画信号と掛け合わせ
ることでも実現できるし、またテーブルでも実現でき
る。
The shading correction circuit 133 shown in FIG. 5 can be realized by a divider. As another method, it can be realized by multiplying the reciprocal of the shading waveform with the image signal by a reciprocal table and a multiplier, or by a table.

【0015】図8に本発明の特徴である復調制御回路1
34の例を示す。シェーディング波形を再生する際、シ
ェーディング波形を差分符号化して記憶してある隣接画
素差分メモリ131から1画素ごとにデータを取出し、
取出したデータとシフトレジスタ134a,134bに
格納している前画素,前前画素のデータとの3画素を参
照し判別回路134cで特定パターンを判別して以降に
続くデルタ復調処理を制御する。例えば、隣接画素差分
メモリ131より取出したデータをn+1画素目のデー
タとし、シフトレジスタ134aに格納しているデータ
をn画素目、シフトレジスタ134bに格納しているデ
ータをn−1画素目のデータとする。シェーディング波
形が一定状態の場合の符号化されたデータの特徴として
“1”,“0”,“1”,“0”,“1”,“0”とい
うように“1”,“0”の繰返しになっているので、こ
の特徴を利用してn画素目を処理画素としn+1,n,
n−1画素目のデータが“1”,“0”,“1”もしく
は“0”,“1”,“0”のときにデルタ復調器に対し
信号(Enable信号)を出し再生波形のレベルを保持
(“0”:前画素と同じレベルにする。)させる。しか
し、単純にn+1,n,n−1画素目を参照しただけで
は、1デジットのオフセットが生じるため、Enable信号
は“0”になった画素位置から偶数画素目で更新するよ
うにする。判別回路は図9に示すような回路で実現でき
るし、テーブルで実現できる。判別回路134c,復調
制御回路134の真理値表は図10,図11,図12に
示す。up信号が“1”のときは、復調器は現在のレベル
に+1し、down信号が“1”のときは、現在のレベルを
−1する。EnableA信号はn+1,n,n−1画素目の
データが“1”,“0”,“1”もしくは“0”,
“1”,“0”のときに“0”になり、EnableB信号は
前画素EnableA−1信号が“0”で、かつ前画素Enable
B−1信号が“1”のときに“0”になる。また、Enab
le信号はEnableAとEnableBのどちらかが“0”のとき
は“0”になる。そして、Enable 信号が“0”のとき
復調器は再生波形のレベルを保持する。つまり、シェー
ディング波形が一定状態の場合は再生波形を一定にして
実際のシェーディング波形に近いシェーディング波形を
再生できる。
FIG. 8 shows a demodulation control circuit 1 which is a feature of the present invention.
34 shows an example. When reproducing the shading waveform, data is extracted for each pixel from the adjacent pixel difference memory 131 in which the shading waveform is differentially encoded and stored.
The determination circuit 134c discriminates a specific pattern by referring to the three pixels of the fetched data and the data of the previous pixel and the data of the previous pixel stored in the shift registers 134a and 134b, and controls the delta demodulation process that follows. For example, the data fetched from the adjacent pixel difference memory 131 is the data of the (n + 1) th pixel, the data stored in the shift register 134a is the nth pixel, and the data stored in the shift register 134b is the (n-1) th pixel data. And As a characteristic of the encoded data when the shading waveform is in a constant state, there are "1", "0" such as "1", "0", "1", "0", "1", "0". Since it is repeated, the nth pixel is set as a processing pixel by using this feature, and n + 1, n,
When the data of the n-1 pixel is "1", "0", "1" or "0", "1", "0", a signal (Enable signal) is output to the delta demodulator and the level of the reproduced waveform is output. Are held (“0”: set to the same level as the previous pixel). However, simply referring to the (n + 1) th, (n) th, (n-1) th pixel causes an offset of one digit, and therefore the Enable signal is updated at the even-numbered pixel from the pixel position where the value becomes “0”. The discrimination circuit can be realized by a circuit as shown in FIG. 9 or a table. Truth tables of the discrimination circuit 134c and the demodulation control circuit 134 are shown in FIGS. When the up signal is "1", the demodulator increments the current level by +1 and when the down signal is "1", the current level is incremented by -1. In the EnableA signal, the data of the n + 1, n, and n−1 pixels is “1”, “0”, “1” or “0”,
When it is "1" or "0", it becomes "0", the EnableB signal is the previous pixel EnableA-1 signal is "0", and the previous pixel Enable is
It becomes "0" when the B-1 signal is "1". Also, Enab
The le signal becomes "0" when either EnableA or EnableB is "0". When the Enable signal is "0", the demodulator holds the level of the reproduced waveform. That is, when the shading waveform is in a constant state, it is possible to reproduce the shading waveform close to the actual shading waveform by keeping the reproduction waveform constant.

【0016】また、図13にフィルタ回路を備えた復調
制御回路134の例を示す。
FIG. 13 shows an example of the demodulation control circuit 134 having a filter circuit.

【0017】シェーディング波形を再生する際、シェー
ディング波形を差分符号化して記憶してある隣接画素差
分メモリ131からのデータによりハイパスフィルタで
空間周波数の高い部分(“1”,“0”の繰返し)を検
知し、EnableA信号を出力する。
When reproducing the shading waveform, the high-pass filter is used to detect a portion having a high spatial frequency (repetition of "1" and "0") by the data from the adjacent pixel difference memory 131 in which the shading waveform is differentially encoded and stored. Detect and output EnableA signal.

【0018】図14にハイパスフィルタのウィンドウ及
び係数の例を示す。
FIG. 14 shows an example of windows and coefficients of a high pass filter.

【0019】入力が“1”,“0”,“1”の場合は出
力は“1”になり、また、入力が“0”,“1”,
“0”の場合は出力は“−1”になる。その他の出力の
絶対値は“1”よりも小さくなるので、演算の最後に切
捨てをすることで“0”にできる。つまり出力の“0”
でないものは空間周波数の高い部分(“1”,“0”の
繰返し)と検知できる。このハイパスフィルタの係数は
レジスタを設けて値を設定することで可変にできるよう
にしてもよい。
When the input is "1", "0", "1", the output is "1", and the input is "0", "1",
In the case of "0", the output becomes "-1". Since the absolute values of the other outputs are smaller than "1", they can be "0" by truncating at the end of the calculation. In other words, output “0”
Those that are not can be detected as high spatial frequency portions (repetition of "1" and "0"). The coefficient of this high-pass filter may be made variable by providing a register and setting a value.

【0020】また、本発明によるシェーディング補正部
の他の実施例を図15〜図16を用いて説明する。シェ
ーディング波形をデルタ変調器130で差分符号化し、
その差分符号化データを差分データメモリ131に蓄積
する。そして前記差分データをもとにデルタ復調器13
2で復調してシェーディング波形を再生し、ローパスフ
ィルタ回路で再生したシェーディング波形の高周波成分
(“1”,“0”の揺れ)をローパスフィルタで除去
し、シェーディング波形の修正をする。
Another embodiment of the shading correction unit according to the present invention will be described with reference to FIGS. The shading waveform is differentially encoded by the delta modulator 130,
The difference encoded data is stored in the difference data memory 131. Then, based on the difference data, the delta demodulator 13
The shading waveform is reproduced by demodulation in step 2, and the high-frequency component (fluctuation of "1" or "0") of the shading waveform reproduced by the low-pass filter circuit is removed by the low-pass filter to correct the shading waveform.

【0021】図16にローパスフィルタ回路のウィンド
ウ及び係数の例を示す。
FIG. 16 shows an example of windows and coefficients of the low-pass filter circuit.

【0022】デルタ復調器132で復調したシェーディ
ング波形のデータは多値データなので例えば、“3
1”,“30”,“31”,“30”というデータが入力
されると、出力はいずれも“30.5 ”となり1デジッ
トの揺れが抑えられる。また、このローパスフィルタの
係数はレジスタを設けて値を設定することで可変にでき
るようにしてもよい。
Since the shading waveform data demodulated by the delta demodulator 132 is multivalued data, for example, "3
When the data “1”, “30”, “31”, “30” is input, the output becomes “30.5” and the fluctuation of 1 digit is suppressed. A variable may be provided by setting a value.

【0023】更に本発明の他の実施例および変形例を説
明すると上記実施例では、ファクシミリの読取部につい
て述べているが、スキャナー装置や複写機にも利用でき
る。また、本発明のシェーディング補正部はハード規模
が小さいためLSI化に適しており、図2の読取部の画
像処理部16を1チップLSIで構成してもよい。
Further, another embodiment and modification of the present invention will be described. In the above embodiment, the reading section of the facsimile is described, but it can be applied to a scanner device or a copying machine. Further, the shading correction unit of the present invention is suitable for an LSI because the hardware scale is small, and the image processing unit 16 of the reading unit in FIG. 2 may be configured by a one-chip LSI.

【0024】[0024]

【発明の効果】本発明によれば、シェーディング波形が
変化しない場合でも、復調された再生波形には±1デジ
ットの揺れはなくなり、実際のシェーディング波形をほ
ぼ忠実に再生することができるため、安価で高画質なシ
ェーディング補正装置が実現できる。
According to the present invention, even if the shading waveform does not change, the demodulated reproduced waveform does not fluctuate by ± 1 digit, and the actual shading waveform can be reproduced substantially faithfully. Thus, a high quality shading correction device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】ファクシミリ装置のブロック構成例を示す図で
ある。
FIG. 1 is a diagram illustrating a block configuration example of a facsimile apparatus.

【図2】ファクシミリ装置の読取部のブロック構成例を
示す図である。
FIG. 2 is a diagram illustrating a block configuration example of a reading unit of a facsimile device.

【図3】従来のシェーディング補正部ブロック構成例を
示す図である。
FIG. 3 is a diagram illustrating a block configuration example of a conventional shading correction unit.

【図4】1画素1ビットのデルタ変復調を用いた変調信
号と復調信号を示す図である。
FIG. 4 is a diagram showing a modulation signal and a demodulation signal using delta modulation / demodulation of 1 bit per pixel.

【図5】本発明によるシェーディング補正部のブロック
構成を示す図である。
FIG. 5 is a diagram showing a block configuration of a shading correction unit according to the present invention.

【図6】デルタ変調器の例を示す図である。FIG. 6 is a diagram showing an example of a delta modulator.

【図7】デルタ復調器の例を示す図である。FIG. 7 is a diagram illustrating an example of a delta demodulator.

【図8】本発明の実施例の復調制御回路の例を示す図で
ある。
FIG. 8 is a diagram showing an example of a demodulation control circuit according to an embodiment of the present invention.

【図9】本発明の実施例の判別回路の例を示す図であ
る。
FIG. 9 is a diagram showing an example of a discrimination circuit according to an embodiment of the present invention.

【図10】復調制御回路のEnableAの真理値表の示す図
である。
FIG. 10 is a diagram showing a truth table of EnableA of the demodulation control circuit.

【図11】復調制御回路のEnableBの真理値表の示す図
である。
FIG. 11 is a diagram showing a truth table of EnableB of the demodulation control circuit.

【図12】復調制御回路のEnableの真理値表の示す図で
ある。
FIG. 12 is a diagram showing an enable truth table of the demodulation control circuit.

【図13】本発明の実施例のフィルタを用いた復調制御
回路の例を示す図である。
FIG. 13 is a diagram showing an example of a demodulation control circuit using the filter of the embodiment of the present invention.

【図14】ハイパスフィルタのウィンドウ及び係数の例
を示す図である。
FIG. 14 is a diagram showing an example of windows and coefficients of a high-pass filter.

【図15】本発明のシェーディング補正部ブロック構成
例を示す図である。
FIG. 15 is a diagram showing a block configuration example of a shading correction unit of the present invention.

【図16】ローパスフィルタのウィンドウ及び係数の例
を示す図である。
FIG. 16 is a diagram showing an example of windows and coefficients of a low-pass filter.

【符号の説明】[Explanation of symbols]

10…原稿、11…光源、12…センサ、13…A/D
変換器、14…シェーディング補正部、15…2値化
部、16…画像処理部、130…デルタ変調器、131
…隣接画素差分データメモリ、132…デルタ復調器、
133…シェーディング補正回路、134…復調制御回
路、134a…シフトレジスタ、134b…シフトレジ
スタ、134c…判別回路、134d…ハイパスフィル
タ回路、135…ローパスフィルタ回路。
10 ... Original, 11 ... Light source, 12 ... Sensor, 13 ... A / D
Converter, 14 ... Shading correction section, 15 ... Binarization section, 16 ... Image processing section, 130 ... Delta modulator, 131
... Adjacent pixel difference data memory, 132 ... Delta demodulator,
133 ... Shading correction circuit, 134 ... Demodulation control circuit, 134a ... Shift register, 134b ... Shift register, 134c ... Discrimination circuit, 134d ... High pass filter circuit, 135 ... Low pass filter circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 啓介 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 犬塚 達基 茨城県勝田市大字稲田1410番地 株式会社 日立製作所AV機器事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Keisuke Nakajima 4026 Kujimachi, Hitachi City, Hitachi, Ibaraki Prefecture, Hitachi Research Laboratory Ltd. AV equipment division

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】シェーディング波形を符号化するデルタ変
調器と、前記デルタ変調器の出力を記憶する差分データ
メモリと、前記差分データメモリの符号化されたデータ
よりシェーディング波形を再生するデルタ復調器を用い
てシェーディングを補正するシェーディング補正装置に
おいて、前記差分データメモリからの出力を信号処理し
て波形修正の制御信号を発生する復調制御手段と、前記
制御信号をもとに前記差分データメモリからの出力を修
正するデルタ復調手段とを用いて復調波形を修正するこ
とを特徴とするシェーディング補正装置。
1. A delta modulator for encoding a shading waveform, a differential data memory for storing the output of the delta modulator, and a delta demodulator for reproducing a shading waveform from the encoded data of the differential data memory. In a shading correction device for correcting shading using the demodulation control means for signal processing the output from the differential data memory to generate a control signal for waveform correction, and the output from the differential data memory based on the control signal. And a delta demodulation means for correcting the shading correction device.
【請求項2】請求項1記載のシェーディング補正装置に
おいて、前記復調制御手段とデルタ復調手段はシェーデ
ィング波形の空間周波数を検出する手段と、予め決めら
れた特定の空間周波数のときシェーディング波形を修正
する手段で構成したことを特徴とするシェーディング補
正装置。
2. The shading correction apparatus according to claim 1, wherein the demodulation control means and the delta demodulation means detect a spatial frequency of the shading waveform, and correct the shading waveform at a predetermined specific spatial frequency. A shading correction apparatus characterized by comprising means.
【請求項3】請求項2記載のシェーディング補正装置に
おいて、前記空間周波数を検出する手段は空間周波数フ
ィルタを用いて特定の空間周波数以上か否かを検出する
ことを特徴とするシェーディング補正装置。
3. The shading correction apparatus according to claim 2, wherein the means for detecting the spatial frequency detects whether the spatial frequency is equal to or higher than a specific spatial frequency by using a spatial frequency filter.
【請求項4】請求項3記載のシェーディング補正装置に
おいて、空間周波数フィルタの係数を可変にできること
を特徴とするシェーディング補正装置。
4. A shading correction apparatus according to claim 3, wherein the coefficient of the spatial frequency filter can be made variable.
【請求項5】請求項2記載のシェーディング補正装置に
おいて、前記空間周波数を検出する手段は、前記差分デ
ータメモリの処理画素前後のデータを参照して空間周波
数を検出することを特徴とするシェーディング補正装
置。
5. The shading correction apparatus according to claim 2, wherein the means for detecting the spatial frequency detects the spatial frequency by referring to data before and after the processed pixel of the difference data memory. apparatus.
【請求項6】シェーディング波形を符号化するデルタ変
調器と、前記デルタ変調器の出力を記憶する差分データ
メモリと、前記差分データメモリの符号化されたデータ
よりシェーディング波形を再生するデルタ復調器を用い
てシェーディングを補正するシェーディング補正装置に
おいて、前記復調器からの再生されたシェーディング波
形を空間周波数フィルタで修正することを特徴とするシ
ェーディング補正装置。
6. A delta modulator for encoding a shading waveform, a differential data memory for storing the output of the delta modulator, and a delta demodulator for reproducing a shading waveform from the encoded data of the differential data memory. A shading correction apparatus for correcting shading using the shading correction apparatus, wherein the reproduced shading waveform from the demodulator is corrected by a spatial frequency filter.
【請求項7】請求項6記載のシェーディング補正装置に
おいて、空間周波数フィルタの係数を可変にできること
を特徴とするシェーディング補正装置。
7. The shading correction apparatus according to claim 6, wherein the coefficient of the spatial frequency filter can be made variable.
【請求項8】請求項1又は6記載のシェーディング補正
装置において、FAX,スキャナ装置,複写機に応用し
たことを特徴とするシェーディング補正装置。
8. A shading correction apparatus according to claim 1, which is applied to a fax machine, a scanner apparatus, and a copying machine.
【請求項9】請求項1又は6記載のシェーディング補正
装置において、少なくともA/D変換器,シェーディン
グ補正部,2値化部を1チップLSIで構成したことを
特徴とするシェーディング補正装置。
9. The shading correction apparatus according to claim 1, wherein at least the A / D converter, the shading correction unit, and the binarization unit are configured by a one-chip LSI.
JP4059906A 1992-03-17 1992-03-17 Shading correction device Pending JPH05268472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4059906A JPH05268472A (en) 1992-03-17 1992-03-17 Shading correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4059906A JPH05268472A (en) 1992-03-17 1992-03-17 Shading correction device

Publications (1)

Publication Number Publication Date
JPH05268472A true JPH05268472A (en) 1993-10-15

Family

ID=13126638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4059906A Pending JPH05268472A (en) 1992-03-17 1992-03-17 Shading correction device

Country Status (1)

Country Link
JP (1) JPH05268472A (en)

Similar Documents

Publication Publication Date Title
US5649031A (en) Image information processor for producing high-quality output image
US4349846A (en) Picture processing method
US4570186A (en) Binary transformation method
US5471319A (en) Image processing method and image processing apparatus
JPH05268472A (en) Shading correction device
US5650784A (en) Digital AGC circuit for image processing
JPH01115271A (en) Image processor
US4667249A (en) Binarizing system of picture image signals
JPH09212642A (en) Image processor
JPH0457274B2 (en)
JP3051144B2 (en) Halftone image processing device
JP3135311B2 (en) Image processing device
JPS6250013B2 (en)
JPH0583550A (en) Image input device
JPS6180971A (en) Picture signal processor
JP2618655B2 (en) Image reading device
JPH06245065A (en) Picture reader
JP2602401B2 (en) Image signal correction circuit
JPH0131344B2 (en)
JPS6180964A (en) Picture signal processing method
JPH0575859A (en) Mtf correction device
JPH05276376A (en) Shading storage device
JPH05227432A (en) Picture processor
JPH0646265A (en) Picture processing method
JPH01218172A (en) Image processing method and its device