JPH05265866A - 外部ｒｏｍのセキュリティシステム - Google Patents
外部ｒｏｍのセキュリティシステムInfo
- Publication number
- JPH05265866A JPH05265866A JP4063964A JP6396492A JPH05265866A JP H05265866 A JPH05265866 A JP H05265866A JP 4063964 A JP4063964 A JP 4063964A JP 6396492 A JP6396492 A JP 6396492A JP H05265866 A JPH05265866 A JP H05265866A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- external rom
- fixed data
- data
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭ内蔵型の１チップＣＰＵに外付けする
外部ＲＯＭのセキュリティを高める為になされたもので
あり、外部ＲＯＭに固定データ領域を設け、１チップＣ
ＰＵのＲＯＭのチェック手段で前記固定データ領域のデ
ータをチェックすることによってデータのセキュリティ
を確保した外部ＲＯＭのセキュリティシステムを提供す
ることである。 【構成】 １チップＣＰＵに内蔵され外部から読出し出
来ないように構成した内蔵ＲＯＭと、前記１チップＣＰ
Ｕに接続され予め設定された固定データ領域を有する外
部ＲＯＭとを具備すると共に前記内蔵ＲＯＭには前記外
部ＲＯＭの固定データ領域のチェック手段を設けた外部
ＲＯＭのセキュリティシステム。
外部ＲＯＭのセキュリティを高める為になされたもので
あり、外部ＲＯＭに固定データ領域を設け、１チップＣ
ＰＵのＲＯＭのチェック手段で前記固定データ領域のデ
ータをチェックすることによってデータのセキュリティ
を確保した外部ＲＯＭのセキュリティシステムを提供す
ることである。 【構成】 １チップＣＰＵに内蔵され外部から読出し出
来ないように構成した内蔵ＲＯＭと、前記１チップＣＰ
Ｕに接続され予め設定された固定データ領域を有する外
部ＲＯＭとを具備すると共に前記内蔵ＲＯＭには前記外
部ＲＯＭの固定データ領域のチェック手段を設けた外部
ＲＯＭのセキュリティシステム。
Description
【０００１】
【産業上の利用分野】本発明は、外部ＲＯＭを外付けし
たＲＯＭ内蔵型１チップＣＰＵ（マイクロコンピュー
タ）における、外部ＲＯＭの機密性、安全性を高めた外
部ＲＯＭのセキュリティシステムに関するものである。
たＲＯＭ内蔵型１チップＣＰＵ（マイクロコンピュー
タ）における、外部ＲＯＭの機密性、安全性を高めた外
部ＲＯＭのセキュリティシステムに関するものである。
【０００２】
【従来の技術】近年、マイクロコンピュータ（ＭＰＵ又
はＣＰＵ）を用いたコンピュータシステムにおいては、
ＣＰＵ本体自身に各種の機能（通信用ＬＳＩ、パラレル
Ｉ／ＯＬＳＩ、ＲＯＭ、ＲＡＭ等）を内蔵したいわゆる
１チップＣＰＵが盛んに用いられている。特に、ＲＯＭ
内蔵型の１チップＣＰＵは小規模のシステムを組む際に
回路の小型化が計れるというメリットを活かして用いら
れている。そして、この１チップＣＰＵに内蔵されるＲ
ＯＭには各種のものが有って、例えば、マスクＲＯＭの
ように製造時に書き込まれたデータを書き換えることは
できず汎用的なプログラム内容に用いられるもの、１タ
イムＲＯＭのようにユーザにより１回だけプログラムが
行なえるもの、ＥＰＲＯＭ、Ｅ2 ＰＲＯＭ、フラッシュ
メモリ等のようにデータを自由に書き換えることができ
るものがそれぞれの用途に応じて使用されている。しか
もこれらは何れのものもＣＰＵに接続される外部バスを
経てＲＯＭ内容を読み出すことは不可能なプロテクト機
能を有しており、機密性、安全性といったセキュリティ
の面でも有用であった。従って、このようなＲＯＭ内蔵
型の１チップＣＰＵだけを用いてシステム全体を制御す
るプログラムを構築することも不可能ではなかったが、
プログラムの宿命としてプログラムの規模（ステップ数
で示される）が大きくなればなるほど潜在的な不具合
（プログラムエラーを発生させるバグの存在）の可能性
も高くなり、しかもプログラムの運用を進めて行く上で
必ず起こる部分変更の際にも高価なＲＯＭ内蔵型の１チ
ップＣＰＵ自体を交換しなければならずコスト的にも問
題があった。このような事情から、一般的には書換が可
能な外部ＲＯＭ（１タイムＲＯＭ、ＥＰＲＯＭ、Ｅ2 Ｐ
ＲＯＭ、フラッシュメモリ等）を１チップＣＰＵに外付
けして使用していた。しかしながら、１チップＣＰＵ内
蔵のＲＯＭのようにプロテクト機能がないので、外部か
らのデータ変造等に対して無防備状態であり、データの
秘匿性、安全性の低下といったセキュリティ上の問題が
生じており何らかの解決策が求められていた。
はＣＰＵ）を用いたコンピュータシステムにおいては、
ＣＰＵ本体自身に各種の機能（通信用ＬＳＩ、パラレル
Ｉ／ＯＬＳＩ、ＲＯＭ、ＲＡＭ等）を内蔵したいわゆる
１チップＣＰＵが盛んに用いられている。特に、ＲＯＭ
内蔵型の１チップＣＰＵは小規模のシステムを組む際に
回路の小型化が計れるというメリットを活かして用いら
れている。そして、この１チップＣＰＵに内蔵されるＲ
ＯＭには各種のものが有って、例えば、マスクＲＯＭの
ように製造時に書き込まれたデータを書き換えることは
できず汎用的なプログラム内容に用いられるもの、１タ
イムＲＯＭのようにユーザにより１回だけプログラムが
行なえるもの、ＥＰＲＯＭ、Ｅ2 ＰＲＯＭ、フラッシュ
メモリ等のようにデータを自由に書き換えることができ
るものがそれぞれの用途に応じて使用されている。しか
もこれらは何れのものもＣＰＵに接続される外部バスを
経てＲＯＭ内容を読み出すことは不可能なプロテクト機
能を有しており、機密性、安全性といったセキュリティ
の面でも有用であった。従って、このようなＲＯＭ内蔵
型の１チップＣＰＵだけを用いてシステム全体を制御す
るプログラムを構築することも不可能ではなかったが、
プログラムの宿命としてプログラムの規模（ステップ数
で示される）が大きくなればなるほど潜在的な不具合
（プログラムエラーを発生させるバグの存在）の可能性
も高くなり、しかもプログラムの運用を進めて行く上で
必ず起こる部分変更の際にも高価なＲＯＭ内蔵型の１チ
ップＣＰＵ自体を交換しなければならずコスト的にも問
題があった。このような事情から、一般的には書換が可
能な外部ＲＯＭ（１タイムＲＯＭ、ＥＰＲＯＭ、Ｅ2 Ｐ
ＲＯＭ、フラッシュメモリ等）を１チップＣＰＵに外付
けして使用していた。しかしながら、１チップＣＰＵ内
蔵のＲＯＭのようにプロテクト機能がないので、外部か
らのデータ変造等に対して無防備状態であり、データの
秘匿性、安全性の低下といったセキュリティ上の問題が
生じており何らかの解決策が求められていた。
【０００３】
【発明が解決しようとする課題】本発明は以上のような
問題点を解決するためのものであり、その目的は、ＲＯ
Ｍ内蔵型の１チップＣＰＵに外付けする外部ＲＯＭのセ
キュリティを高める為になされたものであり、外部ＲＯ
Ｍに固定データ領域を設け、１チップＣＰＵ内蔵のＲＯ
Ｍのチェック手段で前記固定データ領域のデータをチェ
ックすることによってデータのセキュリティを確保した
外部ＲＯＭのセキュリティシステムを提供することであ
る。
問題点を解決するためのものであり、その目的は、ＲＯ
Ｍ内蔵型の１チップＣＰＵに外付けする外部ＲＯＭのセ
キュリティを高める為になされたものであり、外部ＲＯ
Ｍに固定データ領域を設け、１チップＣＰＵ内蔵のＲＯ
Ｍのチェック手段で前記固定データ領域のデータをチェ
ックすることによってデータのセキュリティを確保した
外部ＲＯＭのセキュリティシステムを提供することであ
る。
【０００４】
【発明の開示】上記本発明の目的は、１チップＣＰＵに
内蔵され外部から読出し出来ないように構成した内蔵Ｒ
ＯＭと、前記１チップＣＰＵに接続され予め設定された
固定データ領域を有する外部ＲＯＭとを具備すると共に
前記内蔵ＲＯＭには前記外部ＲＯＭの固定データ領域の
チェック手段（プログラム）を設けたことを特徴とする
外部ＲＯＭのセキュリティシステムによって達成され
る。
内蔵され外部から読出し出来ないように構成した内蔵Ｒ
ＯＭと、前記１チップＣＰＵに接続され予め設定された
固定データ領域を有する外部ＲＯＭとを具備すると共に
前記内蔵ＲＯＭには前記外部ＲＯＭの固定データ領域の
チェック手段（プログラム）を設けたことを特徴とする
外部ＲＯＭのセキュリティシステムによって達成され
る。
【０００５】又、前記外部ＲＯＭの固定データ領域に、
予め設定された内蔵ＲＯＭのデータとの比較を行う為の
固定アドレスに固定データを格納した構成とすることが
望ましい。又、前記外部ＲＯＭの固定データ領域に、当
該外部ＲＯＭが有する予備領域に格納する固定データを
格納した構成とすることが望ましい。
予め設定された内蔵ＲＯＭのデータとの比較を行う為の
固定アドレスに固定データを格納した構成とすることが
望ましい。又、前記外部ＲＯＭの固定データ領域に、当
該外部ＲＯＭが有する予備領域に格納する固定データを
格納した構成とすることが望ましい。
【０００６】又、前記外部ＲＯＭの固定データ領域に、
当該外部ＲＯＭが有する予備領域のバイト数のカウント
数データを格納した構成とすることが望ましい。又、前
記外部ＲＯＭの固定データ領域に、当該外部ＲＯＭが有
する全ての領域に対するエラー検出符号を格納した構成
とすることが望ましい。
当該外部ＲＯＭが有する予備領域のバイト数のカウント
数データを格納した構成とすることが望ましい。又、前
記外部ＲＯＭの固定データ領域に、当該外部ＲＯＭが有
する全ての領域に対するエラー検出符号を格納した構成
とすることが望ましい。
【０００７】
【作用】即ち、上記の如く構成させた外部ＲＯＭのセキ
ュリティシステムにあっては、プログラムの実行中に、
１チップＣＰＵ側が認識している外部ＲＯＭの固定デー
タ領域の固定データが予め設定された固定データである
か否かをチェック手段によってチェック操作、即ち固定
アドレスの固定データ、予備領域に格納する固定デー
タ、予備領域のバイト数のカウント数データ及び外部Ｒ
ＯＭが有する全ての領域に対するエラー検出符号のチェ
ック操作を行い、この内１つでも不一致であるならば１
チップＣＰＵはホールド状態となり、プログラム全体の
動作が停止する。
ュリティシステムにあっては、プログラムの実行中に、
１チップＣＰＵ側が認識している外部ＲＯＭの固定デー
タ領域の固定データが予め設定された固定データである
か否かをチェック手段によってチェック操作、即ち固定
アドレスの固定データ、予備領域に格納する固定デー
タ、予備領域のバイト数のカウント数データ及び外部Ｒ
ＯＭが有する全ての領域に対するエラー検出符号のチェ
ック操作を行い、この内１つでも不一致であるならば１
チップＣＰＵはホールド状態となり、プログラム全体の
動作が停止する。
【０００８】このようにデータを書換えたり、変造され
たり或いは内容が覗かれる可能性のある外部ＲＯＭに対
してはプログラムの実行中であっても常に１チップＣＰ
Ｕ側のチェック手段によってチェックがなされ、（具体
的には外部ＲＯＭ側のプログラムがある処理を実行する
際には必ず１チップＣＰＵ側にアクセスし、各固定デー
タの一致が確認されなければ実行に移れないようにして
おくものである）その結果、秘密データの秘匿化、セキ
ュリティの確保が達成できる等総合的なデータやシステ
ム管理が行なえる。
たり或いは内容が覗かれる可能性のある外部ＲＯＭに対
してはプログラムの実行中であっても常に１チップＣＰ
Ｕ側のチェック手段によってチェックがなされ、（具体
的には外部ＲＯＭ側のプログラムがある処理を実行する
際には必ず１チップＣＰＵ側にアクセスし、各固定デー
タの一致が確認されなければ実行に移れないようにして
おくものである）その結果、秘密データの秘匿化、セキ
ュリティの確保が達成できる等総合的なデータやシステ
ム管理が行なえる。
【０００９】即ち、プロテクト機能のない外部ＲＯＭに
おいてもデータ内容のチェック管理を１チップＣＰＵ側
のチェック手段を用いて行うように構成しているので、
万一、チェックに掛かった場合即ち内容の変造等の可能
性が有る場合にはプログラム自体がストップしてしまう
のでデータの安全性は保たれるものである。
おいてもデータ内容のチェック管理を１チップＣＰＵ側
のチェック手段を用いて行うように構成しているので、
万一、チェックに掛かった場合即ち内容の変造等の可能
性が有る場合にはプログラム自体がストップしてしまう
のでデータの安全性は保たれるものである。
【００１０】
【実施例】図１乃至図４は、本発明に係る外部ＲＯＭの
セキュリティシステムの一実施例を示すもので、図１は
本システムの概略構成図、図２はメモリマップの構成
図、図３は本システムに用いられる外部ＲＯＭの各領域
に格納される内容を説明した説明図、図４は処理の流れ
を示すフロー図である。
セキュリティシステムの一実施例を示すもので、図１は
本システムの概略構成図、図２はメモリマップの構成
図、図３は本システムに用いられる外部ＲＯＭの各領域
に格納される内容を説明した説明図、図４は処理の流れ
を示すフロー図である。
【００１１】図１中、１は１チップＣＰＵであり、デー
タ変造に対するプロテクト機能を有する内蔵ＲＯＭ２が
内蔵されるものである。そしてこの内蔵ＲＯＭ２には後
述する如くチェック手段（プログラム）３を有し、外部
ＲＯＭ内に格納される固定データと内蔵ＲＯＭ２内のデ
ータとを比較し一致、不一致であるかをチェックするも
のである。
タ変造に対するプロテクト機能を有する内蔵ＲＯＭ２が
内蔵されるものである。そしてこの内蔵ＲＯＭ２には後
述する如くチェック手段（プログラム）３を有し、外部
ＲＯＭ内に格納される固定データと内蔵ＲＯＭ２内のデ
ータとを比較し一致、不一致であるかをチェックするも
のである。
【００１２】４は、この１チップＣＰＵ１に外部バスに
よってアクセスされる外部ＲＯＭであり、プログラムメ
モリ５とデータメモリ６により構成されている。（尚、
このデータメモリ６がプログラムメモリ５内に設けられ
ているものもある。）そして、このプログラムメモリ５
及びデータメモリ６はそれぞれ必要に応じて書換が可能
な外部ＲＯＭ例えば、１タイムＲＯＭ、ＥＰＲＯＭ、Ｅ
2 ＰＲＯＭ、フラッシュメモリ等を使用するものであ
る。
よってアクセスされる外部ＲＯＭであり、プログラムメ
モリ５とデータメモリ６により構成されている。（尚、
このデータメモリ６がプログラムメモリ５内に設けられ
ているものもある。）そして、このプログラムメモリ５
及びデータメモリ６はそれぞれ必要に応じて書換が可能
な外部ＲＯＭ例えば、１タイムＲＯＭ、ＥＰＲＯＭ、Ｅ
2 ＰＲＯＭ、フラッシュメモリ等を使用するものであ
る。
【００１３】７は同様に１チップＣＰＵ１に外部バスに
よって接続される外部ＲＡＭによって構成されるデータ
メモリであり、具体的には例えばＳ−ＲＡＭ、Ｄ−ＲＡ
Ｍ、擬似Ｓ−ＲＡＭ等によって構成されるものである。
８は同様にプリンタ、９は表示器、１０は電話回線等と
接続する通信に用いられる装置、１１はカレンダ／時計
機能、１２はテンキー等で構成される入力部、１３は１
チップＣＰＵ１が直接的に駆動するモータードライブで
ある。
よって接続される外部ＲＡＭによって構成されるデータ
メモリであり、具体的には例えばＳ−ＲＡＭ、Ｄ−ＲＡ
Ｍ、擬似Ｓ−ＲＡＭ等によって構成されるものである。
８は同様にプリンタ、９は表示器、１０は電話回線等と
接続する通信に用いられる装置、１１はカレンダ／時計
機能、１２はテンキー等で構成される入力部、１３は１
チップＣＰＵ１が直接的に駆動するモータードライブで
ある。
【００１４】尚、前作業として、１チップＣＰＵに内蔵
されるＲＯＭのプログラムは市販のＲＯＭライタを用い
て書き込まれるものである。この時点ではＲＯＭの内容
の読込、外部からの内容へのアクセスは可能である。
又、内容が正しく書き込まれているか否かがベリファイ
機能又は、チェック機能を用いてチェックされ、その
後、特定のコマンド、データを固定アドレスに書き込む
ことによってＲＯＭ内容を読出し不可能なモードにして
おくものである。
されるＲＯＭのプログラムは市販のＲＯＭライタを用い
て書き込まれるものである。この時点ではＲＯＭの内容
の読込、外部からの内容へのアクセスは可能である。
又、内容が正しく書き込まれているか否かがベリファイ
機能又は、チェック機能を用いてチェックされ、その
後、特定のコマンド、データを固定アドレスに書き込む
ことによってＲＯＭ内容を読出し不可能なモードにして
おくものである。
【００１５】以下、図２のメモリマップについて説明す
る。即ち、図に示すように内蔵ＲＯＭ２は前述した如く
ＲＯＭライタによってプログラムが書き込まれた後に外
部バスから内容のアクセスができないように構成されて
おり、その内容としては１チップＣＰＵ１の初期化（具
体的にはＩ／Ｏマップ、各ポートのビットコントロール
方法、タイマーのカウント値等のデータ）、固定デー
タ、チェックルーチン（内蔵ＲＯＭ側の前記固定データ
と外部ＲＯＭ側の固定データとを比較し一致、不一致の
判断を行う為のプログラム）、文字フォント（字体）、
外部ＲＯＭ内に格納しておき第三者に覗かれては困る例
えば変換テーブル等のルーチンが格納されている。
る。即ち、図に示すように内蔵ＲＯＭ２は前述した如く
ＲＯＭライタによってプログラムが書き込まれた後に外
部バスから内容のアクセスができないように構成されて
おり、その内容としては１チップＣＰＵ１の初期化（具
体的にはＩ／Ｏマップ、各ポートのビットコントロール
方法、タイマーのカウント値等のデータ）、固定デー
タ、チェックルーチン（内蔵ＲＯＭ側の前記固定データ
と外部ＲＯＭ側の固定データとを比較し一致、不一致の
判断を行う為のプログラム）、文字フォント（字体）、
外部ＲＯＭ内に格納しておき第三者に覗かれては困る例
えば変換テーブル等のルーチンが格納されている。
【００１６】又、外部ＲＯＭにはメインプログラム、固
定データ（前記内蔵ＲＯＭ側の固定データと比較される
もの）、予備領域（例えば全てＦＦ等の固定データでも
って埋め尽くしておいて内蔵ＲＯＭ側のチェックルーチ
ンで一致、不一致の判断を行う為に用いても良い）、予
備領域の数をカウントした値を格納する場所、外部ＲＯ
Ｍ全領域に対するチェックデジット（例えばＣＲＣやチ
ェックサム）の値等が格納されている。
定データ（前記内蔵ＲＯＭ側の固定データと比較される
もの）、予備領域（例えば全てＦＦ等の固定データでも
って埋め尽くしておいて内蔵ＲＯＭ側のチェックルーチ
ンで一致、不一致の判断を行う為に用いても良い）、予
備領域の数をカウントした値を格納する場所、外部ＲＯ
Ｍ全領域に対するチェックデジット（例えばＣＲＣやチ
ェックサム）の値等が格納されている。
【００１７】次に図３を用いて外部ＲＯＭの各領域に格
納される内容を説明する。即ち、（１）、（３）、
（５）、（７）、（９）の領域には内蔵ＲＯＭ側のチェ
ックルーチンがアクセスして内蔵ＲＯＭ側の固定データ
と比較（一致又は不一致）する固定データが格納され
る。（２）、（４）、（６）、（８）、（１０）の領域
にはメインプログラムが格納される。
納される内容を説明する。即ち、（１）、（３）、
（５）、（７）、（９）の領域には内蔵ＲＯＭ側のチェ
ックルーチンがアクセスして内蔵ＲＯＭ側の固定データ
と比較（一致又は不一致）する固定データが格納され
る。（２）、（４）、（６）、（８）、（１０）の領域
にはメインプログラムが格納される。
【００１８】（１１）の領域にはメインプログラムの余
った予備領域であって、予め決められたＦＦ等のパター
ンによって埋められる。（１２）の領域には（１１）の
予備領域のバイト数を格納する。（例えば２００バイト
とするとＣ８Ｈとなる）（１３）の領域には外部ＲＯＭ
全領域に対するチェックデジットであるＣＲＣ値が格納
される。
った予備領域であって、予め決められたＦＦ等のパター
ンによって埋められる。（１２）の領域には（１１）の
予備領域のバイト数を格納する。（例えば２００バイト
とするとＣ８Ｈとなる）（１３）の領域には外部ＲＯＭ
全領域に対するチェックデジットであるＣＲＣ値が格納
される。
【００１９】以下、図４のフロー図を用いて具体的な動
作処理の説明をする。 （１）パワーオンの後、外部ＲＯＭを１バイト又は２バ
イト読み込む（ステップ１） （２）１チップＣＰＵの初期化が終わっているか否か。
（ステップ２） （３）ステップ２がＮＯの場合、初期化パラメータは外
部ＲＯＭか否か。
作処理の説明をする。 （１）パワーオンの後、外部ＲＯＭを１バイト又は２バ
イト読み込む（ステップ１） （２）１チップＣＰＵの初期化が終わっているか否か。
（ステップ２） （３）ステップ２がＮＯの場合、初期化パラメータは外
部ＲＯＭか否か。
【００２０】（ステップ３） （４）ステップ３がＮＯの場合、内蔵ＲＯＭが参照さ
れ、内蔵ＲＯＭが持っている初期化パラメータでもって
１チップＣＰＵの初期化が実行され、（ステップ４）次
いで初期化フラグがセットされて（ステップ５）、１チ
ップＣＰＵの初期化終了状態に戻る。 （５）ステップ３がＹＥＳの場合、外部ＲＯＭが参照さ
れ、パラメータがセットされ、（ステップ６）パラメー
タ数がカウントされる。（ステップ７） 尚、外部ＲＯＭのパラメータは暗号化されているものと
し随時解読しながら初期化するものとする。 （６）パラメータ数のカウント終了か否か。
（ステップ８） （７）ステップ８がＮＯの場合、ステップ１０に移行す
る。 （８）ステップ８がＹＥＳの場合、初期化フラグがセッ
トされて（ステップ９）、１チップＣＰＵの初期化終了
状態に戻る。 （９）ステップ２がＹＥＳの場合、外部ＲＯＭアクセス
終了か否か。
れ、内蔵ＲＯＭが持っている初期化パラメータでもって
１チップＣＰＵの初期化が実行され、（ステップ４）次
いで初期化フラグがセットされて（ステップ５）、１チ
ップＣＰＵの初期化終了状態に戻る。 （５）ステップ３がＹＥＳの場合、外部ＲＯＭが参照さ
れ、パラメータがセットされ、（ステップ６）パラメー
タ数がカウントされる。（ステップ７） 尚、外部ＲＯＭのパラメータは暗号化されているものと
し随時解読しながら初期化するものとする。 （６）パラメータ数のカウント終了か否か。
（ステップ８） （７）ステップ８がＮＯの場合、ステップ１０に移行す
る。 （８）ステップ８がＹＥＳの場合、初期化フラグがセッ
トされて（ステップ９）、１チップＣＰＵの初期化終了
状態に戻る。 （９）ステップ２がＹＥＳの場合、外部ＲＯＭアクセス
終了か否か。
【００２１】（ステップ１０） （１０）ステップ１０がＮＯの場合、チェックサム、Ｃ
ＲＣ値を計算する。尚、他の誤り検出符号を用いた方法
を用いても良い。 （ステップ１１） （１１）固定データをチェックするか否か。
（ステップ１２） （１２）ステップ１２がＮＯの場合、ステップ１５の前
段へ入る。 （１３）ステップ１２がＹＥＳの場合、データが正しい
か否か。
ＲＣ値を計算する。尚、他の誤り検出符号を用いた方法
を用いても良い。 （ステップ１１） （１１）固定データをチェックするか否か。
（ステップ１２） （１２）ステップ１２がＮＯの場合、ステップ１５の前
段へ入る。 （１３）ステップ１２がＹＥＳの場合、データが正しい
か否か。
【００２２】（ステップ１３） （１４）ステップ１３がＮＯの場合、データ異常ＮＧ１
＝１をセットしステップ１５の前段へ入る。尚、外部Ｒ
ＯＭの予め知り得るアドレスの固定データが正しいか否
かをチェックした結果であり、ＮＧ１＝０が正常、ＮＧ
１＝１が異常。 （ス
テップ１４） （１５）ステップ１３がＹＥＳの場合、ＦＦ値チェック
するか否か。
＝１をセットしステップ１５の前段へ入る。尚、外部Ｒ
ＯＭの予め知り得るアドレスの固定データが正しいか否
かをチェックした結果であり、ＮＧ１＝０が正常、ＮＧ
１＝１が異常。 （ス
テップ１４） （１５）ステップ１３がＹＥＳの場合、ＦＦ値チェック
するか否か。
【００２３】（ステップ１５） （１６）ステップ１５がＮＯの場合、ステップ２０前段
へ入る。 （１７）ステップ１５がＹＥＳの場合、ＦＦか否か。
（ステップ１６） （１８）ステップ１６がＮＯの場合、ＦＦ以外である
（異常）のでＮＧ２＝１セットし、ステップ２０前段へ
入る。尚、外部ＲＯＭの予備領域（例えばＦＦが格納さ
れている）の固定データが正しいか否かチェックした結
果であり、ＮＧ２＝０が正常、ＮＧ２＝１が異常とな
る。
へ入る。 （１７）ステップ１５がＹＥＳの場合、ＦＦか否か。
（ステップ１６） （１８）ステップ１６がＮＯの場合、ＦＦ以外である
（異常）のでＮＧ２＝１セットし、ステップ２０前段へ
入る。尚、外部ＲＯＭの予備領域（例えばＦＦが格納さ
れている）の固定データが正しいか否かチェックした結
果であり、ＮＧ２＝０が正常、ＮＧ２＝１が異常とな
る。
【００２４】（ステップ１７） （１９）ステップ１６がＹＥＳの場合、ＦＦの数（バイ
ト数）ＯＫか否か。（ステップ１８） （２０）ステップ１８がＮＯの場合、ＦＦの数（バイト
数）が異なり異常と判断され、ＮＧ３＝１セットし、ス
テップ２０前段へ入る。尚、外部ＲＯＭの予備領域（例
えばＦＦ値の総数（バイト数）が格納されている）の固
定データが正しいか否かチェックした結果であり、ＮＧ
３＝０が正常、ＮＧ３＝１が異常を示す。
（ステップ１９） （２１）ステップ１８がＹＥＳの場合、外部ＲＯＭのア
ドレスを＋１、又は＋２して、（ステップ２０）その後
ステップ１の前段に戻る。 （２２）ステップ１０がＹＥＳの場合、チェックサム値
又はＣＲＣ値（他の誤り検出符号を用いても良い。はＯ
Ｋか否か。 （ステップ２１） （２３）ステップ２１がＮＯの場合、エラー状態の表示
を行う。
ト数）ＯＫか否か。（ステップ１８） （２０）ステップ１８がＮＯの場合、ＦＦの数（バイト
数）が異なり異常と判断され、ＮＧ３＝１セットし、ス
テップ２０前段へ入る。尚、外部ＲＯＭの予備領域（例
えばＦＦ値の総数（バイト数）が格納されている）の固
定データが正しいか否かチェックした結果であり、ＮＧ
３＝０が正常、ＮＧ３＝１が異常を示す。
（ステップ１９） （２１）ステップ１８がＹＥＳの場合、外部ＲＯＭのア
ドレスを＋１、又は＋２して、（ステップ２０）その後
ステップ１の前段に戻る。 （２２）ステップ１０がＹＥＳの場合、チェックサム値
又はＣＲＣ値（他の誤り検出符号を用いても良い。はＯ
Ｋか否か。 （ステップ２１） （２３）ステップ２１がＮＯの場合、エラー状態の表示
を行う。
【００２５】（ステップ２２） （２４）ステップ２１がＹＥＳの場合、ＮＧ１＝０か
（ＯＫか）否か。尚、外部ＲＯＭの予め知り得るアドレ
スの固定データが正しいか否かをチェックした結果であ
り、ＮＧ１＝０が正常、ＮＧ１＝１が異常となる。
（ステップ
２３） （２５）ステップ２３がＮＯの場合、エラー状態の表示
を行う。
（ＯＫか）否か。尚、外部ＲＯＭの予め知り得るアドレ
スの固定データが正しいか否かをチェックした結果であ
り、ＮＧ１＝０が正常、ＮＧ１＝１が異常となる。
（ステップ
２３） （２５）ステップ２３がＮＯの場合、エラー状態の表示
を行う。
【００２６】（ステップ２２） （２６）ステップ２３がＹＥＳの場合、ＮＧ２＝０か
（ＯＫか）否か。尚、外部ＲＯＭの予備領域（例えばＦ
Ｆが格納されている）の固定データが正しいか否かチェ
ックした結果であり、ＮＧ２＝０が正常、ＮＧ２＝１が
異常となる。 （ステップ
２４） （２７）ステップ２４がＮＯの場合、エラー状態の表示
を行う。
（ＯＫか）否か。尚、外部ＲＯＭの予備領域（例えばＦ
Ｆが格納されている）の固定データが正しいか否かチェ
ックした結果であり、ＮＧ２＝０が正常、ＮＧ２＝１が
異常となる。 （ステップ
２４） （２７）ステップ２４がＮＯの場合、エラー状態の表示
を行う。
【００２７】（ステップ２２） （２８）ステップ２４がＹＥＳの場合、ＮＧ３＝０か
（ＯＫか）否か。尚、外部ＲＯＭの予備領域（例えばＦ
Ｆ値の総数（バイト数）が格納されている）の固定デー
タが正しいか否かチェックした結果であり、ＮＧ３＝０
が正常、ＮＧ３＝１が異常を示す。 （ステップ
２５） （２９）ステップ２５がＮＯの場合、エラー状態の表示
を行う。
（ＯＫか）否か。尚、外部ＲＯＭの予備領域（例えばＦ
Ｆ値の総数（バイト数）が格納されている）の固定デー
タが正しいか否かチェックした結果であり、ＮＧ３＝０
が正常、ＮＧ３＝１が異常を示す。 （ステップ
２５） （２９）ステップ２５がＮＯの場合、エラー状態の表示
を行う。
【００２８】（ステップ２２） 尚、前記した（２３）、（２５）、（２７）も同様にエ
ラー状態の表示の後ＣＰＵＩ／Ｏのリセットがなされ
（ステップ２７）、その後ＣＰＵはホールド状態とな
る。 （ステップ２８） 尚、ステップ２１、２３、２４、２５の各々のチェック
の結果がＮＧ（異常）であるなら、ＣＰＵはＣＰＵ自身
のＩ／Ｏ（例えば、パラレルＩ／Ｏの各ビットを初期
化）をリセットし、ＣＰＵのパワーオン直後の状態にす
る。例えばモータードライブ回路をリセットし、モータ
が回りっぱなしの状態にならないようにして回路の安全
性を保つ。そして、以後ＣＰＵはＣＰＵ自身をホールド
状態にする。これ以後このマイクロコンピュータシステ
ムは動作停止となる。 （３０）ステップ２５がＹＥＳの場合、即ち、ステップ
２１、２３、２４、２５の全てのチェックの結果が正常
である場合には、外部ＲＯＭのメインプログラムへジャ
ンプする。 （ステップ２６） 尚、内蔵ＲＯＭのプログラムの実行中に前記ステップ１
２、１３、１５、１６、１８の何れかのステップに異常
があっても外部ＲＯＭの最終アドレスまで実行（ロー
ド）は続けられる。なぜならば、異常で直ちにアクセス
を停止させてしまうとそのアドレスがチェック対象であ
ると判断されてしまう為ステップ１０で最後のアドレス
まで実行させるように構成するものである。
ラー状態の表示の後ＣＰＵＩ／Ｏのリセットがなされ
（ステップ２７）、その後ＣＰＵはホールド状態とな
る。 （ステップ２８） 尚、ステップ２１、２３、２４、２５の各々のチェック
の結果がＮＧ（異常）であるなら、ＣＰＵはＣＰＵ自身
のＩ／Ｏ（例えば、パラレルＩ／Ｏの各ビットを初期
化）をリセットし、ＣＰＵのパワーオン直後の状態にす
る。例えばモータードライブ回路をリセットし、モータ
が回りっぱなしの状態にならないようにして回路の安全
性を保つ。そして、以後ＣＰＵはＣＰＵ自身をホールド
状態にする。これ以後このマイクロコンピュータシステ
ムは動作停止となる。 （３０）ステップ２５がＹＥＳの場合、即ち、ステップ
２１、２３、２４、２５の全てのチェックの結果が正常
である場合には、外部ＲＯＭのメインプログラムへジャ
ンプする。 （ステップ２６） 尚、内蔵ＲＯＭのプログラムの実行中に前記ステップ１
２、１３、１５、１６、１８の何れかのステップに異常
があっても外部ＲＯＭの最終アドレスまで実行（ロー
ド）は続けられる。なぜならば、異常で直ちにアクセス
を停止させてしまうとそのアドレスがチェック対象であ
ると判断されてしまう為ステップ１０で最後のアドレス
まで実行させるように構成するものである。
【００２９】このように、内蔵ＲＯＭのプログラムの実
行中に前記ステップ１２、１３、１５、１６、１８の全
てのチェック即ち、１チップＣＰＵ側が認識している外
部ＲＯＭの固定データ領域の固定データが予め設定され
た固定データ（ステップ１３）、（外部ＲＯＭが有する
全ての領域に対するエラー検出符号のチェック操作（ス
テップ１１）、固定アドレスの固定データ（ステップ１
３）、予備領域に格納するＦＦ値の固定データ（ステッ
プ１６）、予備領域のバイト数のカウント数データ（ス
テップ１８））であるか否かのチェックを順次行い、外
部ＲＯＭの全領域を読んだ後、ステップ１４、ステップ
１７、ステップ１９での結果であるＮＧ１、ＮＧ２、Ｎ
Ｇ３の１つでも不一致であるならば１チップＣＰＵはホ
ールド状態となり、プログラム全体の動作が停止する。
行中に前記ステップ１２、１３、１５、１６、１８の全
てのチェック即ち、１チップＣＰＵ側が認識している外
部ＲＯＭの固定データ領域の固定データが予め設定され
た固定データ（ステップ１３）、（外部ＲＯＭが有する
全ての領域に対するエラー検出符号のチェック操作（ス
テップ１１）、固定アドレスの固定データ（ステップ１
３）、予備領域に格納するＦＦ値の固定データ（ステッ
プ１６）、予備領域のバイト数のカウント数データ（ス
テップ１８））であるか否かのチェックを順次行い、外
部ＲＯＭの全領域を読んだ後、ステップ１４、ステップ
１７、ステップ１９での結果であるＮＧ１、ＮＧ２、Ｎ
Ｇ３の１つでも不一致であるならば１チップＣＰＵはホ
ールド状態となり、プログラム全体の動作が停止する。
【００３０】外部ＲＯＭには、１チップＣＰＵ内蔵のＲ
ＯＭから引続いて処理を受け継いで、システム全体を制
御するプログラムが書かれているので、外部ＲＯＭを逆
アセンブルすれば大まかなプログラムの流れを第三者に
も掴めるが、この第三者が外部ＲＯＭのプログラムにパ
ッチを当てて、他の追加プログラムを書き加えたとして
も予め設定した内蔵ＲＯＭと外部ＲＯＭとの固定データ
の不一致が判明する為に１チップＣＰＵはホールド状態
即ちプログラム動作の停止となる。
ＯＭから引続いて処理を受け継いで、システム全体を制
御するプログラムが書かれているので、外部ＲＯＭを逆
アセンブルすれば大まかなプログラムの流れを第三者に
も掴めるが、この第三者が外部ＲＯＭのプログラムにパ
ッチを当てて、他の追加プログラムを書き加えたとして
も予め設定した内蔵ＲＯＭと外部ＲＯＭとの固定データ
の不一致が判明する為に１チップＣＰＵはホールド状態
即ちプログラム動作の停止となる。
【００３１】その結果、秘密データの秘匿化、セキュリ
ティの確保が達成できる等総合的なデータやシステム管
理が行なえる。又、第三者が外部ＲＯＭを解析して、１
チップＣＰＵから引き継ぐアドレス（ステップ２６）を
見つけた場合、考えられることは、先ず１チップＣＰＵ
を外し、ＩＣＥ（インサーキットエミュレータ）や同一
メーカーの１チップＣＰＵをＲＯＭ無しモードで用いる
ことである。この場合にあっても、１チップＣＰＵの初
期化方法（例えば、Ｉ／Ｏマップ、各ポートのビットコ
ントロール方法、タイマーのカウント値等ステップ３
…）を知ることができない為にシステムの動作が不定と
なり正常に作動することはない。
ティの確保が達成できる等総合的なデータやシステム管
理が行なえる。又、第三者が外部ＲＯＭを解析して、１
チップＣＰＵから引き継ぐアドレス（ステップ２６）を
見つけた場合、考えられることは、先ず１チップＣＰＵ
を外し、ＩＣＥ（インサーキットエミュレータ）や同一
メーカーの１チップＣＰＵをＲＯＭ無しモードで用いる
ことである。この場合にあっても、１チップＣＰＵの初
期化方法（例えば、Ｉ／Ｏマップ、各ポートのビットコ
ントロール方法、タイマーのカウント値等ステップ３
…）を知ることができない為にシステムの動作が不定と
なり正常に作動することはない。
【００３２】又、外部ＲＯＭに格納し、第三者に覗かれ
ては不都合があるデータや変換テーブル等の重要な処理
ルーチン等は１チップＣＰＵ内に格納するように設計す
ることによって、外部ＲＯＭのプログラムがある処理を
実行するとき必ず１チップＣＰＵ内にアクセスしなけれ
ばならないように設計しておけば外部ＲＯＭのプログラ
ム内容が第三者によって覗かれても何ら支障は起きな
い。
ては不都合があるデータや変換テーブル等の重要な処理
ルーチン等は１チップＣＰＵ内に格納するように設計す
ることによって、外部ＲＯＭのプログラムがある処理を
実行するとき必ず１チップＣＰＵ内にアクセスしなけれ
ばならないように設計しておけば外部ＲＯＭのプログラ
ム内容が第三者によって覗かれても何ら支障は起きな
い。
【００３３】即ち、プロテクト機能のない外部ＲＯＭに
おいてもデータ内容のチェック管理を１チップＣＰＵ側
のチェック手段を用いて行うように構成しているので、
万一、チェックに掛かった場合即ち内容の変造等の可能
性が有る場合にはプログラム自体がストップしてしまう
のでデータの安全性は保たれるものである。
おいてもデータ内容のチェック管理を１チップＣＰＵ側
のチェック手段を用いて行うように構成しているので、
万一、チェックに掛かった場合即ち内容の変造等の可能
性が有る場合にはプログラム自体がストップしてしまう
のでデータの安全性は保たれるものである。
【００３４】
【効果】本発明に係る外部ＲＯＭのセキュリティシステ
ムは、１チップＣＰＵの内蔵ＲＯＭに設けられたチェッ
ク手段によって外部ＲＯＭの固定データ領域に格納され
る固定データをチェックするように構成しているので、
プログラムの実行中に、１チップＣＰＵ側が認識してい
る外部ＲＯＭの固定データ領域の固定データが予め設定
された固定データであるか否かをチェック手段によって
チェック操作、即ち固定アドレスの固定データ、予備領
域に格納する固定データ、予備領域のバイト数のカウン
ト数データ及び外部ＲＯＭが有する全ての領域に対する
エラー検出符号のチェック操作を行い、この内１つでも
不一致であるならば１チップＣＰＵはホールド状態とな
り、プログラム全体の動作が停止する。
ムは、１チップＣＰＵの内蔵ＲＯＭに設けられたチェッ
ク手段によって外部ＲＯＭの固定データ領域に格納され
る固定データをチェックするように構成しているので、
プログラムの実行中に、１チップＣＰＵ側が認識してい
る外部ＲＯＭの固定データ領域の固定データが予め設定
された固定データであるか否かをチェック手段によって
チェック操作、即ち固定アドレスの固定データ、予備領
域に格納する固定データ、予備領域のバイト数のカウン
ト数データ及び外部ＲＯＭが有する全ての領域に対する
エラー検出符号のチェック操作を行い、この内１つでも
不一致であるならば１チップＣＰＵはホールド状態とな
り、プログラム全体の動作が停止する。
【００３５】このようにデータを書換えたり、変造され
たり或いは内容を覗こうとする可能性のある外部ＲＯＭ
に対してはプログラムの実行中であっても常に１チップ
ＣＰＵ側のチェック手段によってチェックがなされ、
（具体的には外部ＲＯＭ側のプログラムがある処理を実
行する際には必ず１チップＣＰＵ側にアクセスし、各固
定データの一致が確認されなければ実行に移れないよう
にしておくものである）その結果、秘密データの秘匿
化、セキュリティの確保が達成できる等総合的なデータ
やシステム管理が行なえる。
たり或いは内容を覗こうとする可能性のある外部ＲＯＭ
に対してはプログラムの実行中であっても常に１チップ
ＣＰＵ側のチェック手段によってチェックがなされ、
（具体的には外部ＲＯＭ側のプログラムがある処理を実
行する際には必ず１チップＣＰＵ側にアクセスし、各固
定データの一致が確認されなければ実行に移れないよう
にしておくものである）その結果、秘密データの秘匿
化、セキュリティの確保が達成できる等総合的なデータ
やシステム管理が行なえる。
【００３６】即ち、プロテクト機能のない外部ＲＯＭに
おいてもデータ内容のチェック管理を１チップＣＰＵ側
のチェック手段を用いて行うように構成しているので、
万一、固定データの比較によって不一致が判明した場
合、即ち内容の変造等の可能性が有る場合にはプログラ
ム自体がストップしてしまうのでデータの安全性は保た
れる等種々の特長を有する。
おいてもデータ内容のチェック管理を１チップＣＰＵ側
のチェック手段を用いて行うように構成しているので、
万一、固定データの比較によって不一致が判明した場
合、即ち内容の変造等の可能性が有る場合にはプログラ
ム自体がストップしてしまうのでデータの安全性は保た
れる等種々の特長を有する。
【図１】本発明に係る外部ＲＯＭのセキュリティシステ
ムの概略構成図である。
ムの概略構成図である。
【図２】本発明に係る外部ＲＯＭのセキュリティシステ
ムのメモリマップの構成図である。
ムのメモリマップの構成図である。
【図３】本発明に係る外部ＲＯＭのセキュリティシステ
ムに用いられる外部ＲＯＭの各領域に格納される内容を
説明した説明図である。
ムに用いられる外部ＲＯＭの各領域に格納される内容を
説明した説明図である。
【図４】本発明に係る外部ＲＯＭのセキュリティシステ
ムにおける処理の流れを示すフロー図である。
ムにおける処理の流れを示すフロー図である。
１ １チップＣＰＵ ２ 内蔵ＲＯＭ ３ チェック手段 ４ 外部ＲＯＭ ５ プログラムメモリ ６ データメモリ
Claims (5)
- 【請求項１】 １チップＣＰＵに内蔵され外部から読出
し出来ないように構成した内蔵ＲＯＭと、前記１チップ
ＣＰＵに接続され予め設定された固定データ領域を有す
る外部ＲＯＭとを具備すると共に前記内蔵ＲＯＭには前
記外部ＲＯＭの固定データ領域のチェック手段を設けた
ことを特徴とする外部ＲＯＭのセキュリティシステム。 - 【請求項２】 前記外部ＲＯＭの固定データ領域に、予
め設定された内蔵ＲＯＭのデータとの比較を行う為の固
定アドレスの固定データを格納したことを特徴とする請
求項１記載の外部ＲＯＭのセキュリティシステム。 - 【請求項３】 前記外部ＲＯＭの固定データ領域に、当
該外部ＲＯＭが有する予備領域に格納する固定データを
格納したことを特徴とする請求項１乃至２記載の外部Ｒ
ＯＭのセキュリティシステム。 - 【請求項４】 前記外部ＲＯＭの固定データ領域に、当
該外部ＲＯＭが有する予備領域のバイト数のカウント数
データを格納したことを特徴とする請求項１乃至３記載
の外部ＲＯＭのセキュリティシステム。 - 【請求項５】 前記外部ＲＯＭの固定データ領域に、当
該外部ＲＯＭが有する全ての領域に対するエラー検出符
号を格納したことを特徴とする請求項１乃至４記載の外
部ＲＯＭのセキュリティシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4063964A JPH05265866A (ja) | 1992-03-19 | 1992-03-19 | 外部ｒｏｍのセキュリティシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4063964A JPH05265866A (ja) | 1992-03-19 | 1992-03-19 | 外部ｒｏｍのセキュリティシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265866A true JPH05265866A (ja) | 1993-10-15 |
Family
ID=13244497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4063964A Pending JPH05265866A (ja) | 1992-03-19 | 1992-03-19 | 外部ｒｏｍのセキュリティシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265866A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002023349A1 (fr) * | 2000-09-18 | 2002-03-21 | Kabushiki Kaisha Toshiba | Support electronique portable |
| WO2004003838A1 (en) | 2002-06-28 | 2004-01-08 | Koninklijke Philips Electronics N.V. | Data carrier with detection means for detecting a change made of information stored with storing means |
| JP2006505841A (ja) * | 2002-11-07 | 2006-02-16 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 制御装置内のマイクロコントローラのメモリ領域を確実に検査する方法および保護されたマイクロコントローラを有する制御装置 |
| JP2008112443A (ja) * | 1996-09-05 | 2008-05-15 | Ericsson Inc | 電子メモリ改竄防止システム |
| JP2009059303A (ja) * | 2007-09-03 | 2009-03-19 | Kyoraku Sangyo Kk | アクセス制御装置、アクセス制御方法およびアクセス制御プログラム |
-
1992
- 1992-03-19 JP JP4063964A patent/JPH05265866A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112443A (ja) * | 1996-09-05 | 2008-05-15 | Ericsson Inc | 電子メモリ改竄防止システム |
| JP2011238246A (ja) * | 1996-09-05 | 2011-11-24 | Ericsson Inc | 電子メモリ改竄防止システム |
| WO2002023349A1 (fr) * | 2000-09-18 | 2002-03-21 | Kabushiki Kaisha Toshiba | Support electronique portable |
| US6490667B1 (en) | 2000-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Portable electronic medium |
| WO2004003838A1 (en) | 2002-06-28 | 2004-01-08 | Koninklijke Philips Electronics N.V. | Data carrier with detection means for detecting a change made of information stored with storing means |
| US7539588B2 (en) * | 2002-06-28 | 2009-05-26 | Nxp B.V. | Data carrier with detection means for detecting a change made of information stored with storing means |
| JP2006505841A (ja) * | 2002-11-07 | 2006-02-16 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 制御装置内のマイクロコントローラのメモリ領域を確実に検査する方法および保護されたマイクロコントローラを有する制御装置 |
| JP2009059303A (ja) * | 2007-09-03 | 2009-03-19 | Kyoraku Sangyo Kk | アクセス制御装置、アクセス制御方法およびアクセス制御プログラム |
| JP4562759B2 (ja) * | 2007-09-03 | 2010-10-13 | 京楽産業．株式会社 | アクセス制御装置、アクセス制御方法およびアクセス制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523271A (en) | Software protection method and apparatus | |
| US5224160A (en) | Process for securing and for checking the integrity of the secured programs | |
| US6453417B1 (en) | Microcontroller with secure signature extraction | |
| US8225101B2 (en) | Cross validation of data using multiple subsystems | |
| KR100929870B1 (ko) | 컴퓨터 시스템의 바이오스 보안 유지방법 | |
| EP1296214B1 (de) | Verfahren zur Aktivierung einer in einem Gehäuse angeordneten Steuereinheit, die gegen ein Ausspähen von Daten geschützt ist | |
| US20020099950A1 (en) | Method of maintaining integrity of an instruction or data set | |
| US6934887B1 (en) | Method for protecting a program flow | |
| US5894550A (en) | Method of implementing a secure program in a microprocessor card, and a microprocessor card including a secure program | |
| US20060101310A1 (en) | Device, system and method for verifying integrity of software programs | |
| WO2006024903A1 (en) | Application code integrity check during virtual machine runtime | |
| US20130091394A1 (en) | Data processing apparatus and validity verification method | |
| CN107688756B (zh) | 硬盘控制方法、设备及可读存储介质 | |
| US5561767A (en) | Safety critical processor and processing method for a data processing system | |
| JPH05265866A (ja) | 外部ｒｏｍのセキュリティシステム | |
| US5818755A (en) | Storage apparatus having a nonvolatile storage device capable of retaining data after an incomplete write operation and method of accessing same | |
| JP4489915B2 (ja) | 暗証コード照合機能をもった携帯型情報処理装置 | |
| JPH04219823A (ja) | Ｒｏｍデータの保護方法及び装置 | |
| CN116756730A (zh) | SoC芯片多级流程控制的可信启动方法及硬件可信根 | |
| US7171563B2 (en) | Method and system for ensuring security of code in a system on a chip | |
| EP3454216B1 (en) | Method for protecting unauthorized data access from a memory | |
| JPH086865A (ja) | データ処理装置 | |
| EP3929783A1 (en) | Devices and methods to secure a system on a chip | |
| WO2005029272A2 (en) | Method and device for data protection and security in a gaming machine | |
| US7058980B1 (en) | Device and method for protecting memory data against illicit access |