JPH05259747A - Low distortion factor amplifier circuit - Google Patents

Low distortion factor amplifier circuit

Info

Publication number
JPH05259747A
JPH05259747A JP4089464A JP8946492A JPH05259747A JP H05259747 A JPH05259747 A JP H05259747A JP 4089464 A JP4089464 A JP 4089464A JP 8946492 A JP8946492 A JP 8946492A JP H05259747 A JPH05259747 A JP H05259747A
Authority
JP
Japan
Prior art keywords
current
transistor
emitter
collector
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4089464A
Other languages
Japanese (ja)
Inventor
Yasushi Nishimura
康 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP4089464A priority Critical patent/JPH05259747A/en
Publication of JPH05259747A publication Critical patent/JPH05259747A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce distortion by using a negative feedback type current mirror circuit with high accuracy as a current supply means. CONSTITUTION:Let a current amplification factor of each of transistors(TRs) Q11, Q12, Q13 of a current mirror circuit 10 be hfe, a base current of the TRs Q11, Q12 is equal to each other as iB. Each emitter current of the TRs Q11, Q12 is expressed as (1+ or -hfe).iB. Moreover, a reference side current i2 is nearly (1+hfe).iB. A follower side current i1 is a collector current of the TR Q13 and almost equal to (1+hfe).iB. Thus, the relation of i1=i2 is realized. On the other hand, the reference side of the current mirror circuit 20 is connected to the collector of the TR Q1. The follower side is connected to an output terminal OUT and an output voltage V0 is extracted. Through the constitution above, the relation of i3=i1=i2 is obtained and an amplified output without nonlinear distortion is obtained at the output voltage V0.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【0001】[0001]

【0002】[0002]

【産業上の利用分野】本発明は、低歪率増幅回路に関
し、特に負帰還を施すことなく信号歪を除去した低歪率
増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low distortion rate amplifier circuit, and more particularly to a low distortion rate amplifier circuit in which signal distortion is removed without applying negative feedback.

【0003】[0003]

【0002】[0002]

【0004】[0004]

【従来の技術】従来、増幅素子であるトランジスタの非
直線歪を除去するために、負帰還を施さない方式の低歪
率増幅回路として、図4に示すものが知られている。
2. Description of the Related Art Conventionally, in order to remove the non-linear distortion of a transistor which is an amplifying element, a low distortion factor amplifying circuit of the type which does not perform negative feedback is known as shown in FIG.

【0005】同図において、Q1 はPNP型のトランジ
スタで、ベースに入力端子INが接続されて入力電圧V
i が入力され、コレクタは図示しない負電源に接続さ
れ、エミッタはNPN型のトランジスタQ2 のベースに
接続されると共に、カスコード接続されたPNP型のト
ランジスタQ3 のコレクタ・エミッタ間を介してPNP
型のトランジスタQ52のコレクタに接続されている。
In the figure, Q1 is a PNP type transistor, whose input terminal IN is connected to its base
i is input, the collector is connected to a negative power supply (not shown), the emitter is connected to the base of an NPN transistor Q2, and the PNP is connected between the collector and emitter of a cascode-connected PNP transistor Q3.
Type transistor Q52 is connected to the collector.

【0006】[0006]

【0003】トランジスタQ2 のエミッタは抵抗RE を
介して接地され、コレクタはPNP型のトランジスタQ
51のコレクタに接続されている。このトランジスタQ51
とPNP型のトランジスタQ53および前記トランジスタ
Q52はベース同志およびエミッタ同志がそれぞれ共通接
続され、また、トランジスタQ51のベースとコレクタが
接続されることにより、トランジスタQ51を基準側、ト
ランジスタQ52,Q53を従属側とするカレントミラー回
路50を構成している。
The emitter of the transistor Q2 is grounded through a resistor RE, and the collector is a PNP type transistor Q.
Connected to 51 collectors. This transistor Q51
The base and the emitter of the PNP type transistor Q53 and the transistor Q52 are commonly connected to each other, and the base and collector of the transistor Q51 are connected to each other, so that the transistor Q51 is the reference side and the transistors Q52 and Q53 are the dependent sides. To constitute the current mirror circuit 50.

【0007】そして、共通エミッタには正電源+VCCが
供給されている。トランジスタQ53のコレクタは、カス
コード接続されたPNP型のトランジスタQ4 のエミッ
タ・コレクタ間を介して出力端子OUTに接続され、さ
らに負荷抵抗RL を介して接地されている。負荷抵抗R
L に発生した出力電圧V0 は出力端子OUTより取り出
される。
The positive power supply + VCC is supplied to the common emitter. The collector of the transistor Q53 is connected to the output terminal OUT via the emitter and collector of the cascode-connected PNP transistor Q4, and is also grounded via the load resistor RL. Load resistance R
The output voltage V0 generated at L is taken out from the output terminal OUT.

【0008】[0008]

【0004】今、この構成において、トランジスタQ1
,Q2 ,Q3 ,Q4 のベース電流は十分小さいものと
して無視して考え、トランジスタQ1 のエミッタ電流を
i1 、トランジスタQ2 のコレクタ電流をi2 、トラン
ジスタQ4 のコレクタ電流をi0 とすれば、カレントミ
ラー回路50の働きにより、 i0 =i1 =i2 ……(1) の関係となる。
Now, in this configuration, the transistor Q1
, Q2, Q3, and Q4 are considered to be sufficiently small and ignored, and the emitter current of the transistor Q1 is i1, the collector current of the transistor Q2 is i2, and the collector current of the transistor Q4 is i0. By the action of, the relationship of i0 = i1 = i2 (1) is established.

【0009】ここで、トランジスタQ1 ,Q2 のベース
・エミッタ間電圧をそれぞれVBE1,VBE2 とすれば、 i2 =(Vi +VBE1 −VBE2 )/RE ……(2) の関係となる。また、一般にトランジスタにおけるベー
ス・エミッタ間電圧VBEとエミッタ電流IE との関係
は、 VBE=(kT/q)ln(IE /IS) ……(3) で表わされ、エミッタ電流IE に対して非直線となって
いる。ここに、kはボルツマン定数、Tは接合部の絶対
温度、qは電子の電荷、IS は逆方向飽和電流である。
Assuming that the base-emitter voltages of the transistors Q1 and Q2 are VBE1 and VBE2, respectively, i2 = (Vi + VBE1-VBE2) / RE (2). In general, the relation between the base-emitter voltage VBE and the emitter current IE in a transistor is expressed by VBE = (kT / q) ln (IE / IS) (3), which is non-relative to the emitter current IE. It is a straight line. Here, k is the Boltzmann constant, T is the absolute temperature of the junction, q is the electron charge, and IS is the reverse saturation current.

【0010】[0010]

【0005】したがって、式(2)におけるVBE1 −V
BE2 は、 VBE1 −VBE2 =(kT/q)ln(i1 /i2 ) ……(4) となる。なお、両トランジスタQ1 ,Q2 の温度条件は
同一と仮定している。ここで、i1 =i2 となるよう
にしているから式(4)の値はゼロとなり、トランジス
タQ2 にはベース・エミッタ間電圧VBEに起因する非直
線歪を含まない電流i2 が得られる。この電流i2 は、 i2 =Vi /RE ……(5) となる。
Therefore, VBE1-V in equation (2)
BE2 becomes VBE1-VBE2 = (kT / q) ln (i1 / i2) (4). The temperature conditions of both transistors Q1 and Q2 are assumed to be the same. Here, since i1 = i2 is set, the value of the equation (4) becomes zero, and a current i2 that does not include the non-linear distortion due to the base-emitter voltage VBE is obtained in the transistor Q2. This current i2 becomes i2 = Vi / RE (5).

【0011】[0011]

【0006】さらに、これに等しい電流i0 が負荷抵抗
RL に流れるから、出力電圧V0 は、 V0 =i0 ・RL =i2 ・RL =(RL /RE )・Vi ……(6) となる。
Further, since a current i0 equal to this value flows through the load resistance RL, the output voltage V0 becomes V0 = i0.RL = i2.RL = (RL / RE) .Vi (6).

【0012】よって、図4の回路は、電圧増幅率がRL
/RE の電圧増幅器として動作する。なお、カレントミ
ラー回路50における電流i0 ,i1 ,i2 間の電流比
を1とせず、トランジスタQ51,Q52,Q53の各エミッ
タと正電源+VCC間にそれぞれ抵抗を挿入することによ
り所定比とすることもできるが、この場合は(4)式の
値はゼロにはならないが一定値となるため、同様に非直
線歪を含まない出力を得ることができる。
Therefore, in the circuit of FIG. 4, the voltage amplification factor is RL.
/ RE operates as a voltage amplifier. The current ratio between the currents i0, i1 and i2 in the current mirror circuit 50 may not be set to 1, but may be set to a predetermined ratio by inserting resistors between the emitters of the transistors Q51, Q52 and Q53 and the positive power supply + VCC. However, in this case, the value of the equation (4) does not become zero but becomes a constant value, so that an output that does not include nonlinear distortion can be obtained in the same manner.

【0013】[0013]

【0007】次に、トランジスタQ3 ,Q4 の働きにつ
いて述べる。
Next, the functions of the transistors Q3 and Q4 will be described.

【0014】トランジスタQ3 ,Q4 は前記の通りベー
ス電流を無視すればコレクタ電流とエミッタ電流が等し
い電流伝達器として作用するものであり、かつ、それぞ
れのエミッタの電位は、バイアス電圧VBBにベース・エ
ミッタ間電圧を加えたものであるから、これをほぼ一定
の値に保つ働きをする。
As described above, the transistors Q3 and Q4 act as current transmitters in which the collector current and the emitter current are equal, ignoring the base current, and the potentials of the respective emitters are such that the bias voltage VBB is equal to the base-emitter potential. Since it is applied with a voltage, it works to keep it at a nearly constant value.

【0015】トランジスタQ3 ,Q4 がない場合には、
トランジスタQ52,Q53のコレクタ・エミッタ間電圧は
それぞれ入力電圧Vi および出力電圧V0 に応じて変動
するため、アーリー効果によってコレクタ電流が変動
し、非直線歪が発生するが、このトランジスタQ3 ,Q
4 により、トランジスタQ52,Q53のコレクタ・エミッ
タ間電圧はほぼ一定の値に保たれ、アーリー効果による
非直線歪の発生が防止される。
If the transistors Q3 and Q4 are not provided,
Since the collector-emitter voltages of the transistors Q52 and Q53 change according to the input voltage Vi and the output voltage V0, respectively, the collector current fluctuates due to the Early effect and non-linear distortion occurs.
By 4, the collector-emitter voltage of the transistors Q52 and Q53 is maintained at a substantially constant value, and the occurrence of nonlinear distortion due to the Early effect is prevented.

【0016】[0016]

【0008】[0008]

【0017】[0017]

【発明が解決しようとする課題】従来の低歪率増幅回路
は、上述のように、複数の従属側の電流を取り出す方式
のカレントミラー回路を必要とするため、カレントミラ
ー回路としては、図4の50で示したものとなり、後述
の本発明で使用し得る帰還型の高精度なカレントミラー
回路は使用できなかった。このため、電流値の精度が低
いことによる歪の発生が問題となっていた。
As described above, the conventional low distortion amplifier circuit requires a current mirror circuit of a system for extracting a plurality of currents on the subordinate side. Therefore, the current mirror circuit shown in FIG. 50, the feedback-type high-precision current mirror circuit that can be used in the present invention described later cannot be used. Therefore, the occurrence of distortion due to the low accuracy of the current value has been a problem.

【0018】[0018]

【0009】これについて詳述すると、図4において、
カレントミラー回路50を構成するトランジスタQ51,
Q52,Q53の特性が揃っており、電流増幅率をhfeとす
る。また、ベース同志およびエミッタ同志は共通接続さ
れていて各ベース・エミッタ間電圧が等しいから、各ベ
ース電流はすべて等しくなり、これをiB とする。する
と、各エミッタ電流はすべて、(1+hfe)・iB と
なり、等しくなるが、コレクタ側の出力電流について
は、 Q51の出力電流、すなわち、i2 =(3+hfe)・iB Q52の出力電流、すなわち、i1 =hfe・iB Q53の出力電流、すなわち、i0 =hfe・iB となり、等しくならない。
To explain this in detail, referring to FIG.
A transistor Q51 forming the current mirror circuit 50,
The characteristics of Q52 and Q53 are uniform, and the current amplification factor is hfe. Also, since the bases and the emitters are commonly connected and the base-emitter voltages are equal, the base currents are all equal, and this is iB. Then, all the emitter currents are (1 + hfe) · iB and are equal, but regarding the output current on the collector side, the output current of Q51, that is, i2 = (3 + hfe) · iB Q52, that is, i1 = hfe · iB Q53 output current, that is, i0 = hfe · iB, and they are not equal.

【0019】[0019]

【0010】したがって、電流i1 ,i2 を等しくする
ことにより、トランジスタQ1 ,Q2 間のベース・エミ
ッタ間電圧の差をなくして非直線歪をキャンセルすると
いう効果が不十分となる欠点があった。。
Therefore, by making the currents i1 and i2 equal, the effect of canceling the non-linear distortion by eliminating the difference in the base-emitter voltage between the transistors Q1 and Q2 has a drawback. .

【0020】さらに、カレントミラー回路の従属側トラ
ンジスタのアーリー効果による非直線歪の発生を防止す
るため、カスコード接続されたトランジスタを必要とし
た。
Further, in order to prevent nonlinear distortion due to the Early effect of the subordinate transistor of the current mirror circuit, a cascode-connected transistor is required.

【0021】本発明は、電流供給手段として電流精度が
高く、またアーリー効果の影響の少ないカレントミラー
回路を使用し得るようにし、従来のものの欠点を解消し
た低歪率増幅回路を提供することを目的とする。
According to the present invention, a current distortion circuit having a high current accuracy and a small effect of the Early effect can be used as a current supplying means, and a low distortion amplification circuit which eliminates the drawbacks of the conventional one is provided. To aim.

【0022】[0022]

【0011】[0011]

【0023】[0023]

【課題を解決するための手段】上記目的を達成するた
め、本発明の低歪率増幅回路においては、ベースに入力
が印加される第1トランジスタと、前記第1トランジス
タのエミッタがベースに接続され前記第1トランジスタ
と逆導電型の第2トランジスタと、前記第1トランジス
タのエミッタ側と前記第2トランジスタのコレクタに所
定比の電流をそれぞれ供給する電流供給手段と、前記第
1トランジスタのコレクタに接続され該第1トランジス
タのコレクタ電流に応じた出力電流または出力電圧を取
り出す出力手段とを備えたことを特徴とする。
In order to achieve the above object, in a low distortion amplification circuit of the present invention, a first transistor to which an input is applied to the base and an emitter of the first transistor are connected to the base. A second transistor having a conductivity type opposite to that of the first transistor, current supply means for supplying a current having a predetermined ratio to the emitter side of the first transistor and the collector of the second transistor, and the collector of the first transistor. And an output means for taking out an output current or an output voltage according to the collector current of the first transistor.

【0024】[0024]

【0012】[0012]

【0025】[0025]

【作用】本発明の低歪率増幅回路においては、入力電流
が第1トランジスタおよび第2トランジスタによって増
幅され、第2トランジスタの電流値は、第2トランジス
タのエミッタ抵抗とエミッタの電位によって定まる。第
1トランジスタのエミッタ電流はカレントミラー回路に
より第2トランジスタの電流と等しくされているため、
第2トランジスタのエミッタの電位は、両トランジスタ
のベース・エミッタ間電圧が正確にキャンセルされて入
力電圧と正確に等しくなる。よって、第2トランジスタ
のエミッタ電流は、非直線歪の原因となるベース・エミ
ッタ間電圧の影響を受けない非直線歪のない電流とな
る。第1トランジスタのコレクタ電流もこれに等しいか
ら、このコレクタからそれにより発生する電圧または電
流が出力として取り出される。
In the low distortion amplification circuit of the present invention, the input current is amplified by the first transistor and the second transistor, and the current value of the second transistor is determined by the emitter resistance of the second transistor and the potential of the emitter. Since the emitter current of the first transistor is made equal to the current of the second transistor by the current mirror circuit,
The potential of the emitter of the second transistor becomes exactly equal to the input voltage because the base-emitter voltage of both transistors is accurately canceled. Therefore, the emitter current of the second transistor is a current that is not affected by the base-emitter voltage that causes the non-linear distortion and is not the non-linear distortion. Since the collector current of the first transistor is also equal to this, the voltage or current generated thereby from this collector is taken out as output.

【0026】[0026]

【0013】[0013]

【0027】[0027]

【実施例】図2は、本発明の低歪率増幅回路の原理を説
明する図である。同図において、第1のトランジスタQ
1 はPNP型のトランジスタで、ベースに入力端子IN
が接続されて入力電圧Vi が入力される。コレクタは負
荷抵抗RL を介して接地され、これに発生する電圧が出
力電圧V0 として取り出される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 is a diagram for explaining the principle of the low distortion amplification circuit of the present invention. In the figure, the first transistor Q
1 is a PNP type transistor, and the input terminal IN is at the base
Are connected and the input voltage Vi is input. The collector is grounded via the load resistance RL, and the voltage generated at this is taken out as the output voltage V0.

【0028】トランジスタQ1 のエミッタは、NPN型
の第2のトランジスタQ2 のベースに接続されている。
トランジスタQ2 のエミッタは抵抗RE を介して接地さ
れ、トランジスタQ2 のコレクタには電流源31が接続
され、トランジスタQ1 のエミッタには電流源32が接
続されている。ここで、電流源31,32は電流源31
を基準側、電流源32を基準側と電流値が等しい従属側
とする電流供給手段としてのカレントミラー回路30を
構成している。
The emitter of the transistor Q1 is connected to the base of the second NPN transistor Q2.
The emitter of the transistor Q2 is grounded through the resistor RE, the collector of the transistor Q2 is connected to the current source 31, and the emitter of the transistor Q1 is connected to the current source 32. Here, the current sources 31 and 32 are the current sources 31
Is a reference side, and the current source 32 is a subordinate side whose current value is equal to that of the reference side.

【0029】[0029]

【0014】この構成において、トランジスタQ1 ,Q
2 のベース電流は十分小さいものとして無視し、また、
それぞれのベース・エミッタ間電圧をVBE1 ,VBE2 と
すれば、トランジスタQ2 のエミッタの電位VE2は、 VE2=Vi +VBE1 −VBE2 ……(7) である。トランジスタQ2 のエミッタ電流i2 は、i2
=VE2/RE となる。そして、i1 =i2 なる電流
がトランジスタQ1 のエミッタに供給される。したがっ
て、式(7)におけるVBE1 −VBE2 は、前述の式
(4)と同様にゼロとなるから、 i1 =i2 =VE2/RE =Vi /RE ……(8) となる。また、負荷抵抗RL に流れる電流はi1 に等し
いから、出力電圧V0 は、 V0 =i1 ・RL =(RL /RE )・Vi ……(9) となり、非直線歪のない出力電圧が得られる。
In this configuration, the transistors Q1 and Q
Ignore the base current of 2 as sufficiently small, and
If the base-emitter voltages are VBE1 and VBE2, the potential VE2 of the emitter of the transistor Q2 is VE2 = Vi + VBE1-VBE2 (7). The emitter current i2 of the transistor Q2 is i2
= VE2 / RE. Then, the current i1 = i2 is supplied to the emitter of the transistor Q1. Therefore, VBE1-VBE2 in the equation (7) becomes zero as in the above-mentioned equation (4), so that i1 = i2 = VE2 / RE = Vi / RE (8). Since the current flowing through the load resistor RL is equal to i1, the output voltage V0 is V0 = i1.RL = (RL / RE) .Vi (9), and an output voltage free of non-linear distortion can be obtained.

【0030】[0030]

【0015】図1は、上記原理に基づいた本発明の実施
例を示す回路図である。なお、図2と同じ符号を付した
ものは同一の構成、作用をなすものであり、説明を省略
する。
FIG. 1 is a circuit diagram showing an embodiment of the present invention based on the above principle. It is to be noted that the components denoted by the same reference numerals as those in FIG. 2 have the same configurations and functions, and the description thereof will be omitted.

【0031】図1において、10は、カレントミラー回
路であり、図2におけるカレントミラー回路30の具体
的な回路となっている。トランジスタQ11,Q12,Q13
は、周知の帰還型カレントミラー回路を構成し、トラン
ジスタQ11側が基準側、トランジスタQ12,Q13側が従
属側となる。
In FIG. 1, 10 is a current mirror circuit, which is a specific circuit of the current mirror circuit 30 in FIG. Transistors Q11, Q12, Q13
Constitutes a well-known feedback type current mirror circuit, in which the transistor Q11 side is the reference side and the transistors Q12, Q13 side is the subordinate side.

【0032】この帰還型カレントミラー回路は従来例の
図4で示した基本的なカレントミラー回路より電流値の
精度が高いという特徴があり、これについて図1の10
の部分を例に詳述する。
This feedback type current mirror circuit is characterized in that the accuracy of the current value is higher than that of the basic current mirror circuit shown in FIG. 4 of the conventional example.
The part will be described in detail as an example.

【0033】[0033]

【0016】各トランジスタQ11,Q12,Q13の特性が
揃っており、電流増幅率をhfeとすると、トランジスタ
Q11,Q12のベース同志およびエミッタ同志は共通接続
されていて各ベース・エミッタ間電圧は等しいから、ベ
ース電流も同一となり、これをiB とする。すると、ト
ランジスタQ11,Q12の各エミッタ電流は等しく、(1
+hfe)・iB となる。
Since the transistors Q11, Q12, Q13 have the same characteristics and the current amplification factor is hfe, the bases and the emitters of the transistors Q11, Q12 are connected in common and the base-emitter voltages are equal. , The base current is also the same, and this is iB. Then, the emitter currents of the transistors Q11 and Q12 are equal and (1
+ Hfe) ・ iB.

【0034】トランジスタQ13のエミッタ電流は、トラ
ンジスタQ12のコレクタ電流にトランジスタQ11とQ12
のベース電流iB を加えたものであるから、(2+hf
e)・iB である。トランジスタQ13のベース電流iB
13 は、このhfe分の1であるから、iB13 =(2+hf
e)・iB /hfe であるが、hfeは2より十分大きい
とすれば、iB13 堯iB と近似できる。
The emitter current of the transistor Q13 is equal to the collector current of the transistor Q12 and the transistors Q11 and Q12.
Of the base current iB of (2 + hf
e) · iB. Base current iB of transistor Q13
13 is one part of this hfe, so iB13 = (2 + hf
e) · iB / hfe, but if hfe is sufficiently larger than 2, it can be approximated as iB13 堯 iB.

【0035】[0035]

【0017】また、基準側の電流i2 は、トランジスタ
Q11のコレクタ電流にiB13 を加えたものであるから、
ほぼ、(1+hfe)・iB となる。
Since the reference current i2 is the collector current of the transistor Q11 plus iB13,
It is almost (1 + hfe) · iB.

【0036】従属側の電流i1 はトランジスタQ13のコ
レクタ電流であるから、それのエミッタ電流からiB13
を減じたものであり、ほぼ、(1+hfe)・iB とな
る。したがって、i1 =i2 の関係が、高精度に実現
されることとなる。
Since the current i1 on the dependent side is the collector current of the transistor Q13, its emitter current becomes iB13.
Is subtracted, and is approximately (1 + hfe) · iB. Therefore, the relationship of i1 = i2 can be realized with high accuracy.

【0037】さらに、この帰還型カレントミラー回路
は、基準側のトランジスタ(Q11)のコレクタ・エミッ
タ間電圧が約1.2V、従属側のトランジスタ(Q12)
のコレクタ・エミッタ間電圧が約0.6Vと固定される
から、アーリー効果の影響自体も小さいという利点があ
る。
Further, in this feedback type current mirror circuit, the collector-emitter voltage of the reference side transistor (Q11) is about 1.2 V, and the dependent side transistor (Q12).
Since the collector-emitter voltage of is fixed at about 0.6 V, there is an advantage that the influence of the Early effect itself is small.

【0038】[0038]

【0018】一方、トランジスタQ1 のコレクタ側には
図2における負荷抵抗RL に代えて負電源−VEEに接続
されたもう一つのカレントミラー回路20の基準側が接
続され、このカレントミラー回路20の従属側が、負荷
抵抗RL を介して接地されると共に出力端子OUTに接
続されており、負荷抵抗RL に発生する出力電圧V0が
取り出される。
On the other hand, the collector side of the transistor Q1 is connected to the reference side of another current mirror circuit 20 connected to the negative power source -VEE instead of the load resistance RL in FIG. 2, and the subordinate side of this current mirror circuit 20 is connected. , Is connected to the output terminal OUT while being grounded via the load resistance RL, and the output voltage V0 generated at the load resistance RL is taken out.

【0039】ここで、カレントミラー回路20は、前記
カレントミラー回路10と同様に帰還型のカレントミラ
ー回路であり、トランジスタQ21,Q22,Q23がそれぞ
れカレントミラー回路10のトランジスタQ11,Q12,
Q13にそれぞれ相当する。但し、電源の極性が逆のた
め、トランジスタの導電型はそれぞれ相補になってい
る。
The current mirror circuit 20, like the current mirror circuit 10, is a feedback type current mirror circuit, and the transistors Q21, Q22, Q23 are transistors Q11, Q12, Q12 of the current mirror circuit 10, respectively.
Each corresponds to Q13. However, since the polarities of the power supplies are opposite, the conductivity types of the transistors are complementary.

【0040】[0040]

【0019】以上の構成により、トランジスタQ1 ,Q
2 のベース電流を無視すればi3 =i1 =i2 とな
り、出力電圧V0 は、 V0 =−i3 ・RL =−(RL /RE )・Vi ……(10) となって、非直線歪のない増幅出力が得られる。
With the above configuration, the transistors Q1 and Q
Ignoring the base current of 2, i3 = i1 = i2, and the output voltage V0 is V0 = -i3.RL =-(RL / RE) .Vi (10), and amplification without non-linear distortion Output is obtained.

【0041】なお、前記図1および図2に示した回路
は、図から明らかなように、入力電圧の範囲が正、正確
にはベース・エミッタ間電圧以上の電圧において増幅機
能を有するものである。したがって、入力電圧が交流の
場合には、負の半サイクルにおいてカットオフとならな
いよう所定のバイアス電圧を入力電圧に加算すればよ
い。
As is clear from the figures, the circuits shown in FIGS. 1 and 2 have an amplifying function when the range of the input voltage is positive, more precisely, at a voltage higher than the base-emitter voltage. .. Therefore, when the input voltage is AC, a predetermined bias voltage may be added to the input voltage so that the cutoff is not performed in the negative half cycle.

【0042】[0042]

【0020】図3は本発明の低歪率増幅回路の他の実施
例を示すものであり、このためのバイアス電圧をVB と
して与えるようにした上、正負側で相補的に構成し、プ
ッシュプル出力を得るようにしたものである。なお、図
中、同符号のものに´を付したものがそれぞれ対応して
いる。
FIG. 3 shows another embodiment of the low distortion rate amplifier circuit of the present invention. A bias voltage for this purpose is given as VB, and a positive / negative side is configured to be complementary and push-pull. It is designed to get the output. In addition, in the figure, those having the same reference numerals and having a suffix "" correspond to each other.

【0043】ここで、 i1 =i2 =i3 =(Vi +VB )/RE ……(11) i1 ´=i2 ´=i3 ´=(−Vi +VB ´)/RE ´ ……(12) が成り立つ。また、負荷抵抗RL に流れる電流i0 は、
VB =VB ´,RE =RE ´としておけば、 i0 =i3 ´−i3 =−2・Vi /RE ……(13) となる。よって、出力電圧V0 は、 V0 =i0 ・RL =−2・(RL /RE )・Vi ……(14) となり、図1のものに比べ、電圧増幅率が2倍の非直線
歪の発生しない増幅回路となる。
Here, i1 = i2 = i3 = (Vi + VB) / RE (11) i1 '= i2' = i3 '= (-Vi + VB') / RE '... (12). The current i0 flowing through the load resistance RL is
If VB = VB 'and RE = RE', then i0 = i3'-i3 = -2.Vi / RE (13). Therefore, the output voltage V0 is V0 = i0.RL = -2. (RL / RE) .Vi (14), and the voltage amplification factor is twice as large as that in FIG. It becomes an amplifier circuit.

【0044】[0044]

【0021】なお、以上の実施例においては、第1トラ
ンジスタQ1 のコレクタから増幅出力を取り出す方法と
して、直接、負荷抵抗から電圧を取り出す方法と、カレ
ントミラー回路により、一旦電流として取り出す方法に
ついて述べたが、例えばバッファ回路等、他の回路によ
り出力を取り出し得ることは勿論である。
In the above embodiments, as the method for extracting the amplified output from the collector of the first transistor Q1, the method for directly extracting the voltage from the load resistor and the method for temporarily extracting the current as a current by the current mirror circuit have been described. However, it goes without saying that the output can be taken out by another circuit such as a buffer circuit.

【0045】[0045]

【0022】[0022]

【0046】[0046]

【発明の効果】本発明の低歪率増幅回路は上述のように
構成したので、電流供給手段として精度の高い帰還型の
カレントミラー回路が使用でき、トランジスタのベース
・エミッタ間電圧に起因する非直線歪のキャンセルが十
分となり、歪を小さくできる。また、歪の他の発生要因
であるアーリー効果の影響が低減される。
Since the low distortion amplification circuit of the present invention is constructed as described above, a highly accurate feedback type current mirror circuit can be used as a current supply means, and a non-current caused by a base-emitter voltage of a transistor can be eliminated. Cancellation of linear distortion is sufficient, and distortion can be reduced. In addition, the influence of the Early effect, which is another cause of distortion, is reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の動作原理を説明する回路図である。FIG. 2 is a circuit diagram illustrating the operating principle of the present invention.

【図3】本発明の他の実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the present invention.

【図4】従来の実施例を示す回路図である。FIG. 4 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

10,20,30,30´ カレントミラー回路 40,40´,50 カレントミラー回路 31,31´,32,32´ 電流源 41,41´,42,42´ 電流源 IN 入力端子 OUT 出力端子 RE ,RE ´ 抵抗 RL 負荷抵抗 VB ,VB ´,VBB バイアス電圧 Vi 入力電圧 V0 出力電圧 10, 20, 30, 30 'Current mirror circuit 40, 40', 50 Current mirror circuit 31, 31 ', 32, 32' Current source 41, 41 ', 42, 42' Current source IN input terminal OUT output terminal RE, RE 'resistance RL load resistance VB, VB', VBB bias voltage Vi input voltage V0 output voltage

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ベースに入力が印加される第1トランジ
スタと、前記第1トランジスタのエミッタがベースに接
続され前記第1トランジスタと逆導電型の第2トランジ
スタと、前記第1トランジスタのエミッタ側と前記第2
トランジスタのコレクタに所定比の電流をそれぞれ供給
する電流供給手段と、前記第1トランジスタのコレクタ
に接続され該第1トランジスタのコレクタ電流に応じた
出力電流または出力電圧を取り出す出力手段とを備えた
ことを特徴とする低歪率増幅回路。
1. A first transistor to which an input is applied to a base, a second transistor having a conductivity type opposite to that of the first transistor, an emitter of the first transistor being connected to the base, and an emitter side of the first transistor. The second
Current supply means for respectively supplying a current of a predetermined ratio to the collector of the transistor, and output means connected to the collector of the first transistor for extracting an output current or output voltage according to the collector current of the first transistor are provided. A low distortion amplification circuit characterized by.
JP4089464A 1992-03-13 1992-03-13 Low distortion factor amplifier circuit Pending JPH05259747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4089464A JPH05259747A (en) 1992-03-13 1992-03-13 Low distortion factor amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4089464A JPH05259747A (en) 1992-03-13 1992-03-13 Low distortion factor amplifier circuit

Publications (1)

Publication Number Publication Date
JPH05259747A true JPH05259747A (en) 1993-10-08

Family

ID=13971435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4089464A Pending JPH05259747A (en) 1992-03-13 1992-03-13 Low distortion factor amplifier circuit

Country Status (1)

Country Link
JP (1) JPH05259747A (en)

Similar Documents

Publication Publication Date Title
JP4523168B2 (en) Linearization amplifier core
EP0144647B1 (en) Differential amplifier
US4475077A (en) Current control circuit
US4442400A (en) Voltage-to-current converting circuit
JP3118393B2 (en) Differential amplifier circuit
JPH0626290B2 (en) Differential amplifier
JPH11122059A (en) Differential amplifier
US5184086A (en) Differential amplifier
US6194886B1 (en) Early voltage and beta compensation circuit for a current mirror
JP3095838B2 (en) Amplifier circuit
GB2039184A (en) Wide-bandwidth low-distortion amplifier
GB2217541A (en) Amplifiers
JPH05259747A (en) Low distortion factor amplifier circuit
CA1301862C (en) Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents
JP2644191B2 (en) Buffer amplifier
KR100307834B1 (en) Voltage-current converter
US5467045A (en) Integrator including an offset eliminating circuit and capable of operating with low voltage
GB2240442A (en) Threshold voltage generating circuit for integrated circuit
US4356455A (en) Amplifier
JP3400354B2 (en) Current source circuit
JP3591253B2 (en) Temperature compensation circuit and reference voltage generation circuit using the same
JPH0535613Y2 (en)
JPH03284004A (en) Emitter-follower circuit
JPH04129306A (en) Amplifier circuit
JPH06188651A (en) Differential amplifier circuit