JPH05259294A - Formation of wiring - Google Patents

Formation of wiring

Info

Publication number
JPH05259294A
JPH05259294A JP4087898A JP8789892A JPH05259294A JP H05259294 A JPH05259294 A JP H05259294A JP 4087898 A JP4087898 A JP 4087898A JP 8789892 A JP8789892 A JP 8789892A JP H05259294 A JPH05259294 A JP H05259294A
Authority
JP
Japan
Prior art keywords
resist layer
hole
mask
wiring
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4087898A
Other languages
Japanese (ja)
Inventor
Takashi Tawara
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP4087898A priority Critical patent/JPH05259294A/en
Publication of JPH05259294A publication Critical patent/JPH05259294A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To produce a connection hole having a superior step coverage in a method for forming a wiring of an integrated circuit or the like. CONSTITUTION:After a dielectric film 12 has been formed to cover the surface of a substance 10 to be connected made of a semiconductor substrate or a wiring layer, a resist layer 30 having a hole 30a is formed on the dielectric film 12. A recess corresponding to the hole 30a is formed on the dielectric film 12 by anisotropic dry etching with the use of the resist layer 30 as a mask. Then this is also subjected to isotropic dry etching with the use of the resist layer 30 as a mask. This causes the recess to be deformed into a pot-shaped recess 32b with its opening progressively increased in size toward the outside. Thereafter, an internal hole 32c is formed by anisotropic etching with the use of the resist layer 30 as a mask, whereby a connection hole 32 made up of the recess 32b and the internal hole 32c is obtained. After the resist layer 30 has been removed, a wiring layer that extends from the inside to the outside of the connection hole 32 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、LSI等の集積回路
の製造に用いられる配線形成法に関し、特に絶縁膜に選
択エッチングにより接続孔を形成する際に異方性エッチ
ング、等方性エッチング及び異方性エッチングの3ステ
ップエッチングを行なうことによりステップカバレッジ
の良好な接続孔が得られるようにしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method used for manufacturing an integrated circuit such as an LSI, and more particularly to anisotropic etching, isotropic etching and the like when forming a contact hole in an insulating film by selective etching. By performing anisotropic three-step etching, a connection hole with good step coverage can be obtained.

【0002】[0002]

【従来の技術】従来、LSI等の配線形成法としては、
図7に示すようにして接続孔を形成するものが知られて
いる。すなわち、半導体基板又は配線層からなる被接続
体10の表面を覆ってシリコンオキサイド等の絶縁膜1
2を形成した後、レジスト層をマスクとする等方性エッ
チングにより凹部14aを絶縁膜12に形成し、この後
同じレジスト層をマスクとする異方性エッチングにより
内孔14bを形成する。そして、レジスト層を除去した
後、凹部14a及び内孔14bからなる接続孔14の内
部及び絶縁膜12の上面に配線材を被着してパターニン
グすることにより接続孔14の内部から外部に至る配線
層を形成する。
2. Description of the Related Art Conventionally, as a wiring forming method for an LSI or the like,
It is known that a connection hole is formed as shown in FIG. That is, the insulating film 1 of silicon oxide or the like is formed so as to cover the surface of the connected body 10 formed of the semiconductor substrate or the wiring layer.
After forming 2, the concave portion 14a is formed in the insulating film 12 by isotropic etching using the resist layer as a mask, and then the inner hole 14b is formed by anisotropic etching using the same resist layer as the mask. Then, after removing the resist layer, a wiring material is applied to the inside of the connection hole 14 formed of the concave portion 14a and the inner hole 14b and the upper surface of the insulating film 12 to perform patterning, thereby wiring from the inside of the connection hole 14 to the outside. Form the layers.

【0003】図7に示した接続孔形成法では、接続孔1
4の開口端部Aに鋭いエッジが形成されるため、配線材
のステップカバレッジが良好でなく、接続孔14の内部
から外部に至る配線層に断線が生じやすいという問題点
があった。
In the connection hole forming method shown in FIG. 7, the connection hole 1
Since a sharp edge is formed at the opening end portion A of No. 4, there is a problem that the step coverage of the wiring material is not good and the wiring layer from the inside of the connection hole 14 to the outside is easily broken.

【0004】このような問題点を解決するための第1の
方法としては、接続孔を形成した後等方性エッチングに
より開口端部Aの鋭いエッジを除去する方法が知られて
いる(例えば特開昭64−84722号公報、特開平2
−116129号公報参照)。
As a first method for solving such a problem, there is known a method of removing a sharp edge of the opening end A by isotropic etching after forming a connection hole (for example, a special method). Japanese Unexamined Patent Publication No. 64-84222, Japanese Patent Laid-Open No.
-116129 gazette).

【0005】また、上記のような問題点を解決するため
の第2の方法としては、図8に示すようにシリコン基板
10A上にシリコンオキサイド膜12A、シリコンナイ
トライド膜12B及びアモルファスシリコン膜12Cの
3層膜13を形成した後、3層膜13に対して図7で述
べたと同様にして等方性エッチング及び異方性エッチン
グにより接続孔14を形成する方法が知られている(例
えば特開平1−280317号公報参照)。
As a second method for solving the above problems, as shown in FIG. 8, a silicon oxide film 12A, a silicon nitride film 12B and an amorphous silicon film 12C are formed on a silicon substrate 10A. A method is known in which after forming the three-layer film 13, the connection hole 14 is formed in the three-layer film 13 by isotropic etching and anisotropic etching in the same manner as described with reference to FIG. No. 1-280317).

【0006】3層膜13の等方性エッチング処理では、
接続孔14の開口端に相当する部分が徐々に開口サイズ
を増大するように加工される。このため、接続孔14の
形成後配線層16を形成すると、接続孔14の開口端部
がなめらかであるため、配線層16の断線を防止するこ
とができる。
In the isotropic etching process of the three-layer film 13,
A portion corresponding to the opening end of the connection hole 14 is processed so as to gradually increase the opening size. For this reason, when the wiring layer 16 is formed after the formation of the connection hole 14, the opening end of the connection hole 14 is smooth, so that the wiring layer 16 can be prevented from being broken.

【0007】[0007]

【発明が解決しようとする課題】上記した第1の方法に
よると、2回目の等方性エッチングの際に接続孔のサイ
ズが過大になったり、接続孔内で配線層の表面層が除去
されたりする不都合があった。例えば、図7に示すよう
に被接続体10が配線層であり、その上にWSi2 ,M
oSi2 ,TiW等の表面層10aが形成されている場
合、2回目の等方性エッチングをCF4 ,NF3 等のフ
ッ素系ガスを用いて行なうと、接続孔14内で表面層1
0aがエッチ除去されることが多い。表面層10aがな
くなると、上方配線層との間に良好なオーミック接触を
形成するのが困難となる。
According to the above-mentioned first method, the size of the contact hole becomes too large during the second isotropic etching, and the surface layer of the wiring layer is removed in the contact hole. There was an inconvenience. For example, as shown in FIG. 7, the connected body 10 is a wiring layer, and WSi 2 , M is formed on the wiring layer.
When the surface layer 10a of oSi 2 , TiW or the like is formed, if the second isotropic etching is performed using a fluorine-based gas such as CF 4 , NF 3 or the like, the surface layer 1 is formed in the connection hole 14.
0a is often etched away. Without the surface layer 10a, it becomes difficult to form a good ohmic contact with the upper wiring layer.

【0008】また、上記した第2の方法によると、配線
層16がAl又はAl合金からなる場合、アモルファス
シリコン層12Cから供給される過剰シリコンが配線層
16中に析出してシリコンノジュールSNを形成する。
このシリコンノジュールSNは、絶縁膜18の接続孔2
0を塞ぎ、上方の配線層22との低抵抗接続を阻害する
ことがある。シリコンノジュールSNの生成は、配線層
16の下層にWSi2,MoSi2 等の高融点金属シリ
サイドをバリアメタル層として配置した場合に一層顕著
である。第2の方法には、3層膜13を形成するので、
工程的に複雑化するという問題点もある。
Further, according to the above-mentioned second method, when the wiring layer 16 is made of Al or an Al alloy, excess silicon supplied from the amorphous silicon layer 12C is deposited in the wiring layer 16 to form the silicon nodules SN. To do.
This silicon nodule SN is connected to the connection hole 2 of the insulating film 18.
0 may be blocked and a low resistance connection with the upper wiring layer 22 may be obstructed. The generation of the silicon nodules SN is more remarkable when a refractory metal silicide such as WSi 2 or MoSi 2 is arranged as a barrier metal layer under the wiring layer 16. Since the three-layer film 13 is formed in the second method,
There is also a problem that the process becomes complicated.

【0009】この発明の目的は、ステップカバレッジの
良好な接続孔を簡単に得ることができる新規な配線形成
法を提供することにある。
An object of the present invention is to provide a novel wiring forming method capable of easily obtaining a connection hole having good step coverage.

【0010】[0010]

【課題を解決するための手段】この発明による配線形成
法は、(a)被接続体の表面を覆って絶縁膜を形成する
工程と、(b)前記絶縁膜の一部を露呈する孔を有する
レジスト層を前記絶縁膜の上に形成する工程と、(c)
前記レジスト層をマスクとする異方性エッチングにより
前記レジスト層の孔に対応した凹部を前記絶縁膜に形成
する工程と、(d)前記異方性エッチングの後前記レジ
スト層をマスクとする等方性エッチングを行なうことに
より前記凹部を外方に向けて開口サイズが徐々に増大す
る鍋状の凹部に変形させる工程と、(e)前記等方性エ
ッチングの後前記レジスト層をマスクとする異方性エッ
チングを行なうことにより前記鍋状の凹部に連続し且つ
前記被接続体の一部に達する内孔を形成する工程と、
(f)前記レジスト層を除去した後、前記鍋状の凹部及
び前記内孔からなる接続孔を介して前記被接続体から前
記絶縁膜の上に至る配線層を形成する工程とを含むもの
である。
The wiring forming method according to the present invention comprises: (a) a step of forming an insulating film to cover the surface of a body to be connected; and (b) a hole exposing a part of the insulating film. Forming a resist layer having the same on the insulating film; and (c)
Forming a recess in the insulating film corresponding to a hole in the resist layer by anisotropic etching using the resist layer as a mask; and (d) isotropic using the resist layer as a mask after the anisotropic etching. And (e) anisotropically using the resist layer as a mask after the isotropic etching, by performing anisotropic etching to transform the recessed portion into a pot-shaped recessed portion whose opening size gradually increases toward the outside. Forming an inner hole that is continuous with the pot-shaped recess and reaches a part of the connected body by performing a reactive etching,
(F) After removing the resist layer, a step of forming a wiring layer extending from the connected body to the insulating film via a connection hole formed of the pot-shaped recess and the inner hole is included.

【0011】[0011]

【作用】この発明の方法によれば、異方性エッチングの
後等方性エッチングを行なうことにより外方に向けて徐
々に開口サイズが増大する鍋状の凹部を形成するように
したので、接続孔の形成後に配線材を被着すると、接続
孔の開口端部がなめらかな形状であるため、ステップカ
バレッジが良好となり、断線を防止できる。
According to the method of the present invention, the isotropic etching is performed after the anisotropic etching to form the pot-shaped concave portion whose opening size gradually increases toward the outside. When the wiring material is applied after the hole is formed, the opening end of the connection hole has a smooth shape, so that the step coverage is improved and the disconnection can be prevented.

【0012】[0012]

【実施例】図1〜6は、この発明の一実施例による配線
形成法を示すもので、各々の図に対応する工程(1)〜
(6)を順次に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 6 show a wiring forming method according to an embodiment of the present invention. Steps (1) to
(6) will be sequentially described.

【0013】(1)シリコン等の半導体基板又はAl合
金等の配線層からなる被接続体10を覆ってシリコンオ
キサイド等の絶縁膜12を形成した後、周知の回転塗布
法等により絶縁膜12上にレジスト層30を形成する。
そして、ホトリソグラフィ処理により所望の接続孔に対
応する孔30aをレジスト層30に形成する。
(1) After forming an insulating film 12 of silicon oxide or the like on a semiconductor substrate of silicon or the like or a wiring layer 10 of a wiring layer of Al alloy or the like, an insulating film 12 of silicon oxide or the like is formed on the insulating film 12 by a well-known spin coating method or the like. Then, a resist layer 30 is formed.
Then, a hole 30a corresponding to a desired connection hole is formed in the resist layer 30 by photolithography.

【0014】(2)次に、レジスト層30をマスクとす
る異方性ドライエッチングにより孔30aに対応した凹
部32aを絶縁膜12に形成する。異方性ドライエッチ
ング処理は、例えば反応性イオンエッチング(RIE)
装置を用いて行なうことができ、処理ガスとしては、C
HF3 /He/O2 又はCF4 /CHF3 /Ar等を用
いることができる。
(2) Next, a recess 32a corresponding to the hole 30a is formed in the insulating film 12 by anisotropic dry etching using the resist layer 30 as a mask. The anisotropic dry etching process is, for example, reactive ion etching (RIE).
Can be performed by using an apparatus, and as a processing gas, C
HF 3 / He / O 2 or CF 4 / CHF 3 / Ar can be used.

【0015】(3)次に、レジスト層30をマスクとす
る等方性エッチングにより凹部32aを外方に向けて開
口サイズが徐々に増大する鍋状の凹部32bに変形させ
る。等方性エッチング処理は、ケミカルドライエッチン
グ(CDE)装置又は平行平板型プラズマエッチング装
置を用いて行なうことができ、処理ガスとしては、CF
4 /O2 ,NF3 又はSF6 等を用いることができる。
平行平板型プラズマエッチング装置を用いて等方性エッ
チングを行なう場合、側壁保護膜が生じないようなガス
を用いて比較的高い圧力でエッチングを行なうのが好ま
しい。
(3) Next, the resist layer 30 is used as a mask to perform isotropic etching to transform the concave portion 32a outward so as to be transformed into a pot-shaped concave portion 32b whose opening size gradually increases. The isotropic etching process can be performed using a chemical dry etching (CDE) device or a parallel plate type plasma etching device, and the processing gas is CF.
4 / O 2 , NF 3 or SF 6 can be used.
When the isotropic etching is performed using the parallel plate type plasma etching apparatus, it is preferable to perform the etching at a relatively high pressure using a gas that does not form the sidewall protection film.

【0016】一例として、CHF3 /He/O2 を処理
ガスとするRIE装置を用いて深さが約400[nm]
の凹部32aを形成した後、CF4 /O2 を処理ガスと
するCDE装置を用いて約200[nm]程度の等方性
エッチングを行なったところ、開口端部が丸味をもった
好ましい鍋状の凹部32bが得られた。これに対し、凹
部32aを形成することなく、CF4 /O2 を処理ガス
とするCDE装置を用いて200[nm]程度の等方性
エッチングを行なったところ、図3に1点鎖線Bで示す
ように開口端部にエッジを有する比較的浅い凹部が得ら
れるだけであった。
As an example, a depth of about 400 [nm] is obtained by using an RIE device using CHF 3 / He / O 2 as a processing gas.
After forming the concave portion 32a, isotropic etching of about 200 [nm] was performed using a CDE device using CF 4 / O 2 as a processing gas, and a preferable pot-like shape with rounded open end was formed. As a result, the concave portion 32b was obtained. On the other hand, isotropic etching of about 200 [nm] was performed using a CDE apparatus using CF 4 / O 2 as a processing gas without forming the recess 32a. Only a relatively shallow recess with an edge at the open end as shown was obtained.

【0017】(4)次に、レジスト層30をマスクとす
る異方性エッチングを図2の場合と同様にして行なうこ
とにより凹部32bに連続し且つ被接続体10に達する
内孔32cを形成し、凹部32b及び内孔32cからな
る接続孔32を得る。
(4) Next, anisotropic etching using the resist layer 30 as a mask is performed in the same manner as in FIG. 2 to form an inner hole 32c which is continuous with the recess 32b and reaches the connected body 10. The connection hole 32 including the recess 32b and the inner hole 32c is obtained.

【0018】(5)次に、アッシング処理等によりレジ
スト層30を除去し、必要に応じて洗浄処理を行なう。
(5) Next, the resist layer 30 is removed by an ashing process or the like, and a cleaning process is performed if necessary.

【0019】(6)この後、接続孔32の内部及び絶縁
膜12の上にAl合金等の配線材をスパッタ法等により
被着する。このとき、接続孔32の開口端部がなめらか
に丸味を帯びているため、配線材のステップカバレッジ
が極めて良好となり、断線を防止することができる。次
に、配線材の被着層を選択エッチング処理でパターニン
グすることにより接続孔32を介して被接続体10から
絶縁膜12の上に至る配線層34を形成する。
(6) Thereafter, a wiring material such as an Al alloy is deposited on the inside of the connection hole 32 and on the insulating film 12 by a sputtering method or the like. At this time, since the opening end of the connection hole 32 has a smooth and rounded shape, the step coverage of the wiring material becomes extremely good and disconnection can be prevented. Next, the deposition layer of the wiring material is patterned by the selective etching process to form the wiring layer 34 extending from the connection target 10 to the insulating film 12 through the connection hole 32.

【0020】上記した異方性、等方性及び異方性の3ス
テップエッチングは、必ずしも別々のエッチング装置で
行なう必要はなく、同一装置にてガス成分や圧力等のエ
ッチング条件を変更して行なうようにしてもよい。
The above-mentioned anisotropic, isotropic and anisotropic three-step etching does not necessarily have to be performed by different etching apparatuses, and the same apparatus can be used by changing etching conditions such as gas components and pressure. You may do it.

【0021】[0021]

【発明の効果】以上のように、この発明によれば、異方
性エッチング、等方性エッチング及び異方性エッチング
の3ステップエッチングによりステップカバレッジの良
好な接続孔が得られるので、接続孔の内部から外部に至
る配線層に生ずる断線や接続不良を防止しうる効果が得
られるものである。
As described above, according to the present invention, since a connection hole with good step coverage can be obtained by three-step etching including anisotropic etching, isotropic etching and anisotropic etching, It is possible to obtain the effect of preventing disconnection and connection failure that occur in the wiring layers from the inside to the outside.

【0022】その上、(イ)3ステップ目が異方性エッ
チングであるため、接続孔のサイズが過大になったり、
接続孔内で配線表面層が不所望に除去されたりすること
がないこと、(ロ)絶縁膜が単層構成でよいため、工程
が簡単であること等の利点もある。
In addition, (a) since the third step is anisotropic etching, the size of the connection hole becomes too large,
There are advantages that the wiring surface layer is not undesirably removed in the connection hole, and that the (b) insulating film has a single-layer structure, so that the process is simple.

【図面の簡単な説明】[Brief description of drawings]

【図1】〜[Figure 1]

【図6】 この発明の一実施例による配線形成法を示す
基板断面図である。
FIG. 6 is a substrate cross-sectional view showing a wiring forming method according to an embodiment of the present invention.

【図7】 従来の接続孔形成法を説明するための基板断
面図である。
FIG. 7 is a substrate cross-sectional view for explaining a conventional connection hole forming method.

【図8】 従来の配線形成法を説明するための基板断面
図である。
FIG. 8 is a sectional view of a substrate for explaining a conventional wiring forming method.

【符号の説明】[Explanation of symbols]

10:被接続体、12:絶縁膜、30:レジスト層、3
2:接続孔、34:配線層。
10: Connected object, 12: Insulating film, 30: Resist layer, 3
2: Connection hole, 34: Wiring layer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】(a)被接続体の表面を覆って絶縁膜を形
成する工程と、 (b)前記絶縁膜の一部を露呈する孔を有するレジスト
層を前記絶縁膜の上に形成する工程と、 (c)前記レジスト層をマスクとする異方性エッチング
により前記レジスト層の孔に対応した凹部を前記絶縁膜
に形成する工程と、 (d)前記異方性エッチングの後前記レジスト層をマス
クとする等方性エッチングを行なうことにより前記凹部
を外方に向けて開口サイズが徐々に増大する鍋状の凹部
に変形させる工程と、 (e)前記等方性エッチングの後前記レジスト層をマス
クとする異方性エッチングを行なうことにより前記鍋状
の凹部に連続し且つ前記被接続体の一部に達する内孔を
形成する工程と、 (f)前記レジスト層を除去した後、前記鍋状の凹部及
び前記内孔からなる接続孔を介して前記被接続体から前
記絶縁膜の上に至る配線層を形成する工程とを含む配線
形成法。
1. A process of forming an insulating film covering a surface of an object to be connected, and a resist layer having a hole exposing a part of the insulating film is formed on the insulating film. And (c) forming a recess in the insulating film corresponding to a hole in the resist layer by anisotropic etching using the resist layer as a mask, and (d) the resist layer after the anisotropic etching. Performing isotropic etching with the mask as a mask to transform the concave portion into a pot-shaped concave portion whose opening size gradually increases toward the outside, and (e) the resist layer after the isotropic etching. Forming an inner hole which is continuous with the pot-shaped recess and reaches a part of the connected body by performing anisotropic etching using the mask as a mask, and (f) after removing the resist layer, Pan-shaped recess and inside Wiring formation method comprising forming a wiring layer extending on the insulating film connecting hole from the object to be connected via a consisting.
JP4087898A 1992-03-11 1992-03-11 Formation of wiring Pending JPH05259294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4087898A JPH05259294A (en) 1992-03-11 1992-03-11 Formation of wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4087898A JPH05259294A (en) 1992-03-11 1992-03-11 Formation of wiring

Publications (1)

Publication Number Publication Date
JPH05259294A true JPH05259294A (en) 1993-10-08

Family

ID=13927718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4087898A Pending JPH05259294A (en) 1992-03-11 1992-03-11 Formation of wiring

Country Status (1)

Country Link
JP (1) JPH05259294A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822557A (en) * 1986-02-28 1989-04-18 Hitachi, Ltd. Emergency reactor core cooling structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822557A (en) * 1986-02-28 1989-04-18 Hitachi, Ltd. Emergency reactor core cooling structure

Similar Documents

Publication Publication Date Title
JP3553535B2 (en) Capacitive element and method of manufacturing the same
US5677237A (en) Process for removing seams in tungsten plugs
JP4417439B2 (en) Semiconductor device structure and method using etching stop layer
JPH09181180A (en) Semiconductor integrated circuit and its manufacture
US6008114A (en) Method of forming dual damascene structure
US6268287B1 (en) Polymerless metal hard mask etching
US5866947A (en) Post tungsten etch bank anneal, to improve aluminum step coverage
JPH09205145A (en) Integrated circuit and its manufacture
JPH03138934A (en) Etching of window having different depth
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
JP2003526944A (en) Method for manufacturing semiconductor device
US5915198A (en) Contact process using taper contact etching and polycide step
JP3312604B2 (en) Method for manufacturing semiconductor device
JP2001093888A (en) Method for manufacturing semiconductor device
JPH05259294A (en) Formation of wiring
JP3135052B2 (en) Semiconductor device and manufacturing method thereof
JPH07240466A (en) Fabrication of semiconductor device
JPH0897383A (en) Manufacture of semiconductor device
JP2001148423A (en) Method for manufacturing semiconductor device
JPH05226333A (en) Manufacture of semiconductor device
KR100236079B1 (en) Method for forming metal wiring of semiconductor device
JPH07297280A (en) Manufacture of semiconductor device
JP4162944B2 (en) Manufacturing method of semiconductor device
JP2000208620A (en) Production of semiconductor device
JPH03248429A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110117

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120117

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20130117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130117

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20140117