JPH0525517U - Initial setting circuit - Google Patents
Initial setting circuitInfo
- Publication number
- JPH0525517U JPH0525517U JP7444391U JP7444391U JPH0525517U JP H0525517 U JPH0525517 U JP H0525517U JP 7444391 U JP7444391 U JP 7444391U JP 7444391 U JP7444391 U JP 7444391U JP H0525517 U JPH0525517 U JP H0525517U
- Authority
- JP
- Japan
- Prior art keywords
- initial setting
- switch
- resistor
- information
- setting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 電力の消費を軽減させる。
【構成】 スイッチ1に設定された情報を読み込む場
合、デコードロジック回路9によりトランジスタ8を導
通させ、トランジスタ8を介して電源からプルアップ抵
抗6に電流を流す。
(57) [Summary] [Purpose] To reduce power consumption. [Structure] When the information set in the switch 1 is read, the decode logic circuit 9 makes the transistor 8 conductive, and a current flows from the power supply to the pull-up resistor 6 via the transistor 8.
Description
【0001】[0001]
本考案は初期設定回路に関するものである。 The present invention relates to an initial setting circuit.
【0002】[0002]
図2は初期設定回路の従来例を示す。 FIG. 2 shows a conventional example of the initialization circuit.
【0003】 スイッチ1は一方の接点がグランドに接続され、他方の接点がプルアップ抵抗 6を介して電池に接続され、スイッチ1には予め情報が設定されている。すなわ ち、情報に応じてスイッチ1がONまたはOFFされ、ゲート7の入力端子がハ イレベルまたはローレベルになっている。この状態で、電源がONされると、マ イクロプロセッサ2によりアドレスバス3とコントロールバス4に情報が出され 、アドレスバス3とコントロールバス4に出された情報に基づき、デコードロジ ック回路10によりゲート7がON状態にされ、スイッチ1に設定された情報が データバス5を介してマイクロプロセッサ2により読み込まれるようになってい た。One contact of the switch 1 is connected to the ground and the other contact is connected to the battery via the pull-up resistor 6, and information is set in the switch 1 in advance. That is, the switch 1 is turned on or off according to the information, and the input terminal of the gate 7 is at high level or low level. When the power is turned on in this state, the microprocessor 2 outputs information to the address bus 3 and the control bus 4, and the decode logic circuit 10 uses the information output to the address bus 3 and the control bus 4 based on the information. The gate 7 was turned on, and the information set in the switch 1 was read by the microprocessor 2 via the data bus 5.
【0004】[0004]
しかしながら、上記従来例では、初期設定用のスイッチ1のプルアップ抵抗6 に常に電流を流すようにしたので、無駄な電力が消費されるという問題点があっ た。 However, in the above-mentioned conventional example, since the current is always passed through the pull-up resistor 6 of the initial setting switch 1, there is a problem that useless power is consumed.
【0005】 本考案の目的は、上記のような問題点を解決し、無駄な電力の消費を軽減する ことができる初期設定回路を提供することにある。An object of the present invention is to solve the above problems and provide an initial setting circuit capable of reducing wasteful power consumption.
【0006】[0006]
このような目的を達成するため、本考案は、一方の接点をグランドに接続し、 他方の接点をプルアップ抵抗およびスイッチング手段を介して電源に接続した初 期設定をするためのスイッチ群と、該スイッチ群に設定された情報を読み込む場 合、前記スイッチング手段を導通させる制御手段とを備えたことを特徴とする。 In order to achieve such an object, the present invention has a switch group for initial setting in which one contact is connected to the ground and the other contact is connected to a power source through a pull-up resistor and a switching means. When the information set in the switch group is read, a control means for electrically connecting the switching means is provided.
【0007】[0007]
本考案では、スイッチ群に設定された情報を読み込む場合、制御手段によりス イッチング手段を導通させ、スイッチング手段を介して電源からプルアップ抵抗 に電流を流す。 According to the present invention, when the information set in the switch group is read, the switching means is made conductive by the control means, and a current is caused to flow from the power supply to the pull-up resistor via the switching means.
【0008】[0008]
以下、本考案の実施例を図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0009】 図1は本考案の一実施例を示す。FIG. 1 shows an embodiment of the present invention.
【0010】 図において、1〜7は図2と同一部分を示す。9はデコードロジック回路で、 マイクロプロセッサ2によりアドレスバス3とコントロールバス4に出された情 報に基づきゲート7とPNPトランジスタ8を同時にON/OFF制御するもの である。トランジスタ8はベースに入力されるデコードロジック回路9からの信 号に基づき、電源から抵抗6への電力を給電または遮断するものである。In the figure, 1 to 7 show the same parts as in FIG. Reference numeral 9 is a decode logic circuit, which controls ON / OFF of the gate 7 and the PNP transistor 8 at the same time based on the information output to the address bus 3 and the control bus 4 by the microprocessor 2. The transistor 8 supplies or cuts off the electric power from the power supply to the resistor 6 based on the signal from the decode logic circuit 9 input to the base.
【0011】 次に、動作を説明する。Next, the operation will be described.
【0012】 情報に応じてスイッチ1の接点が閉成または解放され、情報が設定されている 。The contacts of the switch 1 are closed or released according to the information, and the information is set.
【0013】 この状態で、電源がONされると、マイクロプロセッサ2によりアドレスバス 3とコントロールバス4に情報が出され、アドレスバス3とコントロールバス4 に出された情報に基づき、デコードロジック回路10によりゲート7およびトラ ンジスタ8がON状態にされる。従って、抵抗6に電池から電力が給電され、接 点が閉成されているスイッチ1のレベルはローレベルになり、接点が解放されて いるスイッチ1のレベルはハイレベルになり、スイッチ1に設定されている情報 に応じて、ゲート1の端子のレベルがハイレベルまたはローレベルになり、スイ ッチ1に設定された情報がデータバス5を介してマイクロプロセッサ2により読 み込まれる。When the power is turned on in this state, the microprocessor 2 outputs information to the address bus 3 and the control bus 4, and based on the information output to the address bus 3 and the control bus 4, the decode logic circuit 10 This turns on the gate 7 and the transistor 8. Therefore, the power is supplied from the battery to the resistor 6, the level of the switch 1 whose contact point is closed becomes low level, and the level of the switch 1 whose contact point is released becomes high level and is set to the switch 1. The level of the terminal of the gate 1 becomes a high level or a low level according to the information that has been set, and the information set in the switch 1 is read by the microprocessor 2 via the data bus 5.
【0014】[0014]
以上説明したように、本考案によれば、スイッチ群に設定された情報を読み込 む場合、スイッチング手段を導通させ、スイッチング手段を介して電源からプル アップ抵抗に電流を流すように構成したので、電力消費が軽減されるという効果 がある。 As described above, according to the present invention, when the information set in the switch group is read, the switching means is made conductive, and the current is supplied from the power supply to the pull-up resistor via the switching means. It has the effect of reducing power consumption.
【図1】本考案の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】初期設定回路の従来例を示すブロック図であ
る。FIG. 2 is a block diagram showing a conventional example of an initialization circuit.
1 スイッチ 2 マイクロプロセッサ 6 プルアップ抵抗 7 ゲート 8 トランジスタ 9 デコードロジック回路 1 Switch 2 Microprocessor 6 Pull-up Resistor 7 Gate 8 Transistor 9 Decode Logic Circuit
Claims (1)
接点をプルアップ抵抗およびスイッチング手段を介して
電源に接続した初期設定をするためのスイッチ群と、該
スイッチ群に設定された情報を読み込む場合、前記スイ
ッチング手段を導通させる制御手段とを備えたことを特
徴とする初期設定回路。1. A switch group for initial setting in which one contact is connected to a ground and the other contact is connected to a power source through a pull-up resistor and a switching means, and information set in the switch group. An initial setting circuit, comprising: a control unit that conducts the switching unit when reading.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7444391U JPH0525517U (en) | 1991-09-17 | 1991-09-17 | Initial setting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7444391U JPH0525517U (en) | 1991-09-17 | 1991-09-17 | Initial setting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0525517U true JPH0525517U (en) | 1993-04-02 |
Family
ID=13547384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7444391U Pending JPH0525517U (en) | 1991-09-17 | 1991-09-17 | Initial setting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0525517U (en) |
-
1991
- 1991-09-17 JP JP7444391U patent/JPH0525517U/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07109864B2 (en) | Static RAM | |
JPH0525517U (en) | Initial setting circuit | |
JPH06244699A (en) | Power source throw-in device | |
JPH1049257A (en) | Information processor | |
JP2508085B2 (en) | IC card | |
JPS5474643A (en) | Information processing system | |
CN215682288U (en) | Two-wire circuit architecture integrating switch and communication | |
KR920003770A (en) | Power supply control circuit and electronic equipment using the same | |
JPS62145598A (en) | Memory device | |
JPS6213149Y2 (en) | ||
JPS583782U (en) | Leakage current absorption circuit | |
JPS6055826A (en) | Automatic power source switch circuit | |
JPS5938676B2 (en) | Memory battery backup circuit | |
JPS6129485A (en) | Memory circuit | |
JPH0130750Y2 (en) | ||
JPH0114735B2 (en) | ||
JPS5980810U (en) | Transistor stabilized DC power supply | |
JPS59181960U (en) | Combustion control device | |
JPS6023370B2 (en) | power circuit | |
JPS6126327U (en) | power circuit | |
JPS61244224A (en) | Power source circuit | |
JPS60114531U (en) | Power supply that prevents under-input voltage | |
JPS6342098A (en) | Programmable semiconductor integrated circuit | |
JPH0574136A (en) | Memory card | |
JPH0523233U (en) | Power control device |