JPH05252078A - Discrimination feedback type adaptive equalizer and communication equipment having the equalizer - Google Patents

Discrimination feedback type adaptive equalizer and communication equipment having the equalizer

Info

Publication number
JPH05252078A
JPH05252078A JP4581792A JP4581792A JPH05252078A JP H05252078 A JPH05252078 A JP H05252078A JP 4581792 A JP4581792 A JP 4581792A JP 4581792 A JP4581792 A JP 4581792A JP H05252078 A JPH05252078 A JP H05252078A
Authority
JP
Japan
Prior art keywords
signal
switch
tap
training
tap coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4581792A
Other languages
Japanese (ja)
Inventor
Hideo Yakou
秀夫 谷古宇
Masao Iida
政雄 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4581792A priority Critical patent/JPH05252078A/en
Publication of JPH05252078A publication Critical patent/JPH05252078A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To reduce number of symbols required for a training operation by decreasing a converging time of a tap coefficient at the training operation. CONSTITUTION:k-Sets of taps 10 connected in series at an interval of a fractional number are arranged to 1st-m-th branches and taps 20 connected in series at an interval of one symbol are disposed to 1st-(mXn)th branches respectively in cascade. The 1st-m-th branches and the 1st-(mXn)th branches are respectively connected to an input signal terminal 100 and a training signal input terminal 102 via a switch S1 and a switch S4. Each of the branches 1-m(1-(mXn)) is connected respectively to a multiplier 30 via a switch S2 (S3). The tap coefficient is adjusted at a speed of 1/(T/(n*m)) of an over-rate in the training by using the switches S1-S4 so as to apply changeover processing to the 1st-m-th branches and the 1st-(mXn)th branches.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は判定帰還型適応等化器、
特に例えば伝送路の遅延特性が変動するディジタル通信
方式の通信システムに有利に適用される判定帰還型適応
等化器に関する。
BACKGROUND OF THE INVENTION The present invention relates to a decision feedback type adaptive equalizer,
In particular, the present invention relates to a decision feedback type adaptive equalizer which is advantageously applied to a digital communication system in which the delay characteristic of a transmission line varies.

【0002】[0002]

【従来の技術】通信システムでは、例えば相手局と自局
との間の伝送路の状態により信号の歪み、例えば振幅
歪、位相歪などが発生する。相手局から送られてきた信
号にこのような歪みがある場合、そのまま信号の再生を
行うと送信信号を正確に再生出来ない。このため、たと
えば特開平1−194622に開示されている従来技術
では、端末装置に波形等化を行う自動等化器を配設し、
データ伝送に先立って回線状態に応じた信号等化を行な
うためのトレーニング動作を行っている。
2. Description of the Related Art In a communication system, signal distortion, such as amplitude distortion and phase distortion, is generated depending on the state of the transmission path between the other station and the local station. When the signal transmitted from the partner station has such distortion, if the signal is reproduced as it is, the transmission signal cannot be reproduced accurately. Therefore, for example, in the conventional technique disclosed in Japanese Patent Laid-Open No. 1-194622, an automatic equalizer for waveform equalization is provided in the terminal device,
Prior to data transmission, a training operation is performed to perform signal equalization according to the line status.

【0003】一方、移動通信システムの場合には、振幅
歪および位相歪の他に伝送路の遅延特性が変動する。こ
のため、このような遅延特性が変動する伝送路に対して
は、既知の参照信号(以後この信号を相手局から送られ
てくる参照信号と区別するためトレーニング信号と称
す)によりトレーニング動作を行って各タップ係数を収
束させ、データ時には帰還した信号を参照信号とするこ
とによりタップ係数の調整を行っている。
On the other hand, in the case of a mobile communication system, the delay characteristic of the transmission line varies in addition to the amplitude distortion and the phase distortion. For this reason, a training operation is performed on such a transmission line whose delay characteristics fluctuate with a known reference signal (hereinafter, this signal is referred to as a training signal to distinguish it from the reference signal sent from the partner station). Each tap coefficient is converged by using the feedback signal as a reference signal at the time of data to adjust the tap coefficient.

【0004】図3はこのように遅延特性が変動する伝送
路に適用される従来技術の判定帰還型等化器の機能ブロ
ック図である。同図において、入力信号端子100は、
A/D変換器(図示せず)に接続され、相手局から送ら
れてきた参照信号またはデータをデジタル信号として入
力する。入力信号端子100には、直列接続された分数
間隔のタップ10−1〜10−kが接続されている。入
力信号端子100から入力された信号は、各タップ10
−1〜10−kにより、所定の時間遅延された後、乗算
器30−11〜30−1kに送られる。
FIG. 3 is a functional block diagram of a prior art decision feedback equalizer applied to a transmission line whose delay characteristics thus fluctuate. In the figure, the input signal terminal 100 is
It is connected to an A / D converter (not shown) and inputs the reference signal or data sent from the partner station as a digital signal. To the input signal terminal 100, serially connected fractionally spaced taps 10-1 to 10-k are connected. The signal input from the input signal terminal 100 is applied to each tap 10
The signals are delayed by a predetermined time by -1 to 10-k and then sent to the multipliers 30-11 to 30-1k.

【0005】トレーニング信号入力端子102は、トレ
ーニング動作時におけるトレーニング信号を入力する入
力端子であり、スイッチS5を介してタップ係数算出器
60に接続されるとともに、スイッチS6を介して直列
接続されたシンボル間隔のタップ20−1〜20−lに
接続されている。
The training signal input terminal 102 is an input terminal for inputting a training signal during a training operation, and is connected to the tap coefficient calculator 60 via the switch S5 and the symbols connected in series via the switch S6. It is connected to the taps 20-1 to 20-1 of the interval.

【0006】スイッチS5は、トレーニング時には端子
104側と接続してトレーニング信号をタップ係数算出
器60に送り、データ時には端子106側と接続して判
定器50の出力をタップ係数算出器60に送る。また、
スイッチS6は、トレーニング時には端子110側と接
続してトレーニング信号をタップ20に送り、データ時
には端子108側と接続して判定器50の出力を各タッ
プ20に送る。スイッチS6を介して入力された信号
は、各タップ20により所定の時間遅延された後、乗算
器30−21〜30−2lに送られる。なお、スイッチ
S5およびS6は制御回路(図示せず)によりスイッチ
ング制御される。
The switch S5 is connected to the terminal 104 side to send a training signal to the tap coefficient calculator 60 at the time of training, and is connected to the terminal 106 side to send the output of the determiner 50 to the tap coefficient calculator 60 at the time of data. Also,
The switch S6 is connected to the terminal 110 side to send a training signal to the tap 20 during training, and is connected to the terminal 108 side to send the output of the determiner 50 to each tap 20 at the time of data. The signal input through the switch S6 is delayed by each tap 20 for a predetermined time and then sent to the multipliers 30-21 to 30-2l. The switches S5 and S6 are switching-controlled by a control circuit (not shown).

【0007】乗算器30−10〜30−1kおよび30
−21〜30−2lは、タップ係数算出器60により算
出されたタップ係数を入力し、この値を入力した信号に
乗算して加算器40に出力する。加算器40は、これら
乗算器30および40からの出力を加算し、その結果を
判定器50およびタップ係数算出器60に送る。
Multipliers 30-10 to 30-1k and 30
-21 to 30-21 input the tap coefficient calculated by the tap coefficient calculator 60, multiply the input signal by this value, and output the multiplied signal to the adder 40. The adder 40 adds the outputs from the multipliers 30 and 40 and sends the result to the determiner 50 and the tap coefficient calculator 60.

【0008】判定器50は、複素平面上に無い信号、す
なわちノイズを検出し、これを取り除いて出力する。ま
た、タップ係数算出器60は、加算器40より入力した
信号とスイッチS5を介して入力した信号によりタップ
係数を算出し、各乗算器30および40にこの算出値を
出力する。なお、トレーニング終了後、相手局からのデ
ータが送られてくると、端子108は復号回路(図示せ
ず)に接続され、波形等化が行われた信号が装置内部に
送られる。
The determiner 50 detects a signal that is not on the complex plane, that is, noise, removes it, and outputs it. The tap coefficient calculator 60 calculates the tap coefficient from the signal input from the adder 40 and the signal input via the switch S5, and outputs the calculated value to each of the multipliers 30 and 40. After the training is completed, when the data from the partner station is sent, the terminal 108 is connected to a decoding circuit (not shown), and the waveform-equalized signal is sent inside the device.

【0009】次に図3を用いて従来技術の動作を説明す
る。トレーニング動作時には、タップ10はT/n毎
(T:シンボル周期、n:正整数)にサンプルされた信
号を入力信号端子100を介して入力するとともに、タ
ップ20はスイッチS6を介してトレーニング信号を入
力する。各タップ10および20で保持された信号は、
乗算器30によりタップ係数が乗算されて加算器40に
出力される。タップ係数算出器60は、加算器40の出
力とスイッチS5を介してトレーニング信号を入力し、
これら信号によりタップ係数を調整する。
Next, the operation of the prior art will be described with reference to FIG. During the training operation, the tap 10 inputs a signal sampled at every T / n (T: symbol period, n: positive integer) through the input signal terminal 100, and the tap 20 receives the training signal through the switch S6. input. The signal held at each tap 10 and 20 is
The multiplier 30 multiplies the tap coefficient and outputs the result to the adder 40. The tap coefficient calculator 60 inputs the training signal via the output of the adder 40 and the switch S5,
The tap coefficient is adjusted by these signals.

【0010】次に、各タップ10および20で保持され
ている信号がT間隔分だけシフトされる。この時、タッ
プ10−kおよび20−lに保持されている信号は捨て
られる。シフト入力の無いタップ10には新たな信号
が、また後方側のタップ20−1にはトレーニング信号
がそれぞれ入力される。以上の動作がトレーニングシン
ボル数分繰り返される。
Next, the signal held in each tap 10 and 20 is shifted by the T interval. At this time, the signals held in taps 10-k and 20-l are discarded. A new signal is input to the tap 10 having no shift input, and a training signal is input to the rear tap 20-1. The above operation is repeated for the number of training symbols.

【0011】トレーニング動作が終了すると、図示しな
い制御回路によりスイッチS5およびS6が切り替えら
れ、タップ20およびタップ係数算出器60は判定器5
0の出力を帰還入力する。すなわち、データ時にはトレ
ーニング動作時と異なり、判定器50の出力と加算器4
0の出力により、タップ係数算出器60でタップ係数の
調整が行われる。
When the training operation is completed, the switches S5 and S6 are switched by a control circuit (not shown), and the tap 20 and the tap coefficient calculator 60 are determined by the determiner 5.
The output of 0 is fed back. That is, unlike the case of the training operation, the output of the determiner 50 and the adder 4 at the time of data are
With the output of 0, the tap coefficient calculator 60 adjusts the tap coefficient.

【0012】なお、判定帰還型等化器の動作について
は、たとえばShahid U.H Qureshi著,“Adaptive Equali
zation ”,PROCEEDING OF THE IEEE,第73巻. 第9号(1
985年9月)第1356〜1359頁に詳述されている。
The operation of the decision feedback equalizer is described in, for example, Shahid UH Qureshi, "Adaptive Equali".
zation ”, PROCEEDING OF THE IEEE, Volume 73. Issue 9 (1
(September 985) 1356-1359.

【0013】[0013]

【発明が解決しようとする課題】たとえば移動通信で
は、トレーニング動作に長い時間が使用されると実質的
なデータのやりとりの時間がその分少なくなるため、タ
ップ係数の収束が短時間に高精度で行われることが特に
望ましい。しかしながら従来技術では、トレーニング動
作時もシンボルレート1/Tの速さでタップ係数の調整
を行っているため、タップ係数の収束速度がシンボルレ
ートに依存される。したがって、等化誤差を小さくする
ためにはトレーニング動作に多くのシンボル数を必要と
するとともに、シンボル数分収束時間が長くなるという
問題があった。
In mobile communication, for example, if a long time is used for the training operation, the time for exchanging data is substantially reduced, so that the tap coefficient can be converged in a short time with high accuracy. It is particularly desirable to be done. However, in the related art, since the tap coefficient is adjusted at the speed of the symbol rate 1 / T even during the training operation, the convergence rate of the tap coefficient depends on the symbol rate. Therefore, in order to reduce the equalization error, a large number of symbols are required for the training operation, and there is a problem that the convergence time is extended by the number of symbols.

【0014】本発明はこのような従来技術の欠点を解消
し、オーバーレートの速さでタップ係数の調整を行うよ
うにすることで、タップ係数の収束時間を短縮し、トレ
ーニング動作に必要なシンボル数を減らすことが可能な
判定帰還型適応等化器およびこれを有する通信装置を提
供することを目的とする。
The present invention eliminates the drawbacks of the prior art and adjusts the tap coefficient at the rate of overrate, thereby shortening the tap coefficient convergence time and reducing the symbol required for the training operation. An object of the present invention is to provide a decision feedback adaptive equalizer capable of reducing the number and a communication device having the same.

【0015】[0015]

【課題を解決するための手段および作用】本発明は上述
の課題を解決するために、データ伝送に先立ってトレー
ニング動作を行うことにより伝送路における波形歪の等
化を行う判定帰還型適応等化器は、複数の第1のタップ
を直列接続したブランチが複数縱続配設された第1のタ
ップ群と、複数の第2のタップを直列接続したブランチ
が複数縱続配設された第2のタップ群と、波形歪の等化
を行うためのタップ係数を算出するタップ係数算出手段
と、タップ係数算出手段で算出されたタップ係数を、入
力した信号に乗算する複数の乗算手段と、複数の乗算手
段で乗算された値を入力し、これらを加算してタップ係
数算出手段に送る加算手段とを有する。
In order to solve the above-mentioned problems, the present invention adopts a decision feedback type adaptive equalization for equalizing waveform distortion in a transmission line by performing a training operation prior to data transmission. The container includes a first tap group in which a plurality of branches in which a plurality of first taps are connected in series are arranged in a cascade, and a second group in which a plurality of branches in which a plurality of second taps are connected in series are arranged in a row. Of taps, tap coefficient calculating means for calculating a tap coefficient for equalizing waveform distortion, a plurality of multiplying means for multiplying the input signal by the tap coefficient calculated by the tap coefficient calculating means, Inputting the values multiplied by the multiplying means, adding them, and sending them to the tap coefficient calculating means.

【0016】本発明によればまた、データ伝送に先立っ
てトレーニング動作を行うことにより伝送路における波
形歪の等化を行う上記記載の判定帰還型適応等化器を有
する通信装置は、伝送路を介して送られてきた信号を受
信し、この信号より同期検波を行う同期検波回路と、同
期検波回路より出力された信号よりトレーニング動作に
おける参照信号の位置を検出する同期回路と、同期検波
回路より出力された信号よりサンプリングクロックを生
成するタイミング発生回路と、トレーニング動作時にお
けるトレーニング信号が記憶されている参照信号メモリ
と、同期回路より参照信号の位置を、タイミング発生回
路よりサンプリングクロックを入力し、これらより判定
帰還型適応等化器における第1のスイッチおよび第2の
スイッチの制御を行う等化制御回路とを有する。
Further, according to the present invention, a communication apparatus having a decision feedback adaptive equalizer as described above for equalizing waveform distortion in a transmission line by performing a training operation prior to data transmission, The synchronous detection circuit that receives the signal sent via this and performs synchronous detection from this signal, the synchronous circuit that detects the position of the reference signal in the training operation from the signal output from the synchronous detection circuit, and the synchronous detection circuit A timing generation circuit that generates a sampling clock from the output signal, a reference signal memory that stores the training signal during the training operation, the position of the reference signal from the synchronization circuit, and the sampling clock from the timing generation circuit, From these, the control of the first switch and the second switch in the decision feedback adaptive equalizer Cormorants and a equalization control circuit.

【0017】本発明によれば、トレーニング動作時に、
第1のタップ群の各ブランチが第1のスイッチを介して
参照信号を入力し、第2のタップ群の各ブランチが第2
のスイッチを介して予め記憶されているトレーニング信
号を入力する。そして、第1のスイッチおよび第2のス
イッチの切り替え処理を所定の速度で行うことにより、
オーバーレートの速度でトレーニング動作時におけるタ
ップ係数の調整処理を行う。
According to the present invention, during the training operation,
Each branch of the first tap group inputs the reference signal via the first switch, and each branch of the second tap group receives the second signal.
The training signal stored in advance is input via the switch. Then, by performing the switching process of the first switch and the second switch at a predetermined speed,
The adjustment process of the tap coefficient during the training operation is performed at the overrate speed.

【0018】[0018]

【実施例】次に添付図面を参照して本発明による判定帰
還型適応等化器の実施例を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a decision feedback adaptive equalizer according to the present invention will be described in detail with reference to the accompanying drawings.

【0019】図2は本発明による判定帰還型適応等化器
を有する通信装置の実施例を示す機能ブロック図であ
る。同図には、相手局から受信した信号を復号するまで
の通信装置の機能ブロック図が示されている。
FIG. 2 is a functional block diagram showing an embodiment of a communication apparatus having a decision feedback type adaptive equalizer according to the present invention. In the figure, a functional block diagram of the communication device until decoding the signal received from the partner station is shown.

【0020】同期検波回路1は相手局からの受信信号よ
り信号の同相成分及び直交成分を取り出す回路である。
同期検波回路1は、同期回路2、タイミング発生回路3
およびA/D変換器6に接続され、これらに検波後の信
号を送る。
The synchronous detection circuit 1 is a circuit for extracting the in-phase component and the quadrature component of the signal from the received signal from the partner station.
The synchronous detection circuit 1 includes a synchronous circuit 2 and a timing generation circuit 3.
And A / D converter 6, and sends a signal after detection to them.

【0021】同期回路2は、同期検波回路1より出力さ
れた信号より参照信号の位置を検出し、これを等化制御
回路4に送る。また、タイミング発生回路3は、同期検
波回路1より出力された信号から受信信号のサンプリン
グクロックを生成し、このクロックを等化制御回路4お
よびA/D変換器6に出力する。
The synchronization circuit 2 detects the position of the reference signal from the signal output from the synchronous detection circuit 1 and sends it to the equalization control circuit 4. The timing generation circuit 3 also generates a sampling clock of the received signal from the signal output from the synchronous detection circuit 1 and outputs this clock to the equalization control circuit 4 and the A / D converter 6.

【0022】等化制御回路4は、同期回路2より入力さ
れる参照信号の位置を通知する信号と、タイミング発生
回路3より入力されるサンプリングのタイミングを知ら
せる信号とにより、等化回路7および参照信号メモリ5
の制御を行う。
The equalization control circuit 4 uses the signal for notifying the position of the reference signal input from the synchronizing circuit 2 and the signal for notifying the sampling timing input from the timing generating circuit 3 and the equalizing circuit 7 and the reference. Signal memory 5
Control.

【0023】A/D変換器6は、同期検波回路1からの
信号をタイミング発生回路3のサンプリングクロックに
よりサンプリングし、ディジタル信号を等化回路7に出
力する。参照信号メモリ5はトレーニング動作時におけ
るトレーニング信号が予め記憶されているメモリであ
り、トレーニング動作時にトレーニング信号を等化回路
7に送る。
The A / D converter 6 samples the signal from the synchronous detection circuit 1 by the sampling clock of the timing generation circuit 3 and outputs a digital signal to the equalization circuit 7. The reference signal memory 5 is a memory in which a training signal during the training operation is stored in advance, and sends the training signal to the equalization circuit 7 during the training operation.

【0024】等化回路7は、A/D変換器6から入力し
たディジタル信号の波形等化を行い、復号回路8に出力
する判定帰還型適応等化器である。等化器7はまた、等
化制御回路4からの制御信号により後述するスイッチS
1〜S6の制御が行われるとともに、トレーニング動作
時には参照信号メモリ5よりトレーニング信号を入力す
る。復号回路8は、等化回路7より波形等化された信号
を入力し、この信号を復号する回路である。
The equalization circuit 7 is a decision feedback type adaptive equalizer that equalizes the waveform of the digital signal input from the A / D converter 6 and outputs it to the decoding circuit 8. The equalizer 7 also uses a control signal from the equalization control circuit 4 to switch S, which will be described later.
The control of 1 to S6 is performed, and the training signal is input from the reference signal memory 5 during the training operation. The decoding circuit 8 is a circuit which receives the signal equalized in waveform from the equalization circuit 7 and decodes the signal.

【0025】図1は、等化回路7の内部を示す機能ブロ
ック図であり、同図を用いて本発明による判定帰還型適
応等化器の実施例を説明する。なお、同図において図3
に示した従来技術と同じ構成要素は同一の符号により示
してある。本実施例では、同図でも明らかなように直列
接続されたk個(k:正の整数)の分数間隔のタップ1
0が第1から第mのブランチに、直列接続されたl個
(l:正の整数)のシンボル間隔のタップ20が第1か
ら第(m×n)のブランチに縦続配設されている。
FIG. 1 is a functional block diagram showing the inside of the equalization circuit 7. An embodiment of a decision feedback type adaptive equalizer according to the present invention will be described with reference to FIG. In addition, in FIG.
The same components as those of the prior art shown in FIG. In this embodiment, as is apparent from the figure, taps 1 (k: positive integer) with a fractional interval are connected in series.
0 is connected to the first to m-th branches, and l (l: positive integer) taps 20 having symbol intervals are serially connected to the first to (m × n) branches.

【0026】すなわち、分数間隔のタップ10−11〜
10−1kは第1のブランチに、タップ10−21〜1
0−2kは第2のブランチに、,...,タップ10−
m1〜10−mkは第mのブランチにそれぞれ直列接続
されている。これら第1〜第mのブランチは、T/(m
×n)毎にスイッチングするスイッチS1を介して入力
信号端子100に接続される。各ブランチ1〜mはま
た、スイッチS2−0〜S2−kにより乗算器30−1
0〜30−1kに接続される。
That is, the taps 10-11 to 10-11 each having a fractional interval.
10-1k is on the first branch, taps 10-21 to 1
0-2k is on the second branch ,. . . , Tap 10-
m1 to 10-mk are connected in series to the m-th branch. These first to m-th branches are T / (m
It is connected to the input signal terminal 100 through the switch S1 which switches every xn). Each of the branches 1 to m is also connected to the multiplier 30-1 by the switches S2-0 to S2-k.
0-30-1k is connected.

【0027】同様に、シンボル間隔のタップ20−11
〜20−1lは第1のブランチに、タップ20−21〜
2lは第2のブランチに,...,タップ20−(m×
n)1〜20−(m×n)lは第(m×n)のブランチ
にそれぞれ直列接続されている。これら第1〜第(m×
n)のブランチは、T/(m×n)毎にスイッチングす
るスイッチS4を介してトレーニング信号入力端子10
2に接続される。各ブランチ1〜(m×n)はまた、ス
イッチS3−1〜S3−lにより乗算器30−21〜3
0−2lに接続される。
Similarly, taps 20-11 with symbol intervals are provided.
~ 20-1l is in the first branch, taps 20-21 ~
2l to the second branch ,. . . , Tap 20- (mx
n) 1 to 20- (m × n) l are connected in series to the (m × n) th branch, respectively. These first to the first (mx
The branch n) has a training signal input terminal 10 via a switch S4 that switches every T / (m × n).
Connected to 2. Each of the branches 1 to (m × n) is also connected to the multipliers 30-21 to 30-21 by the switches S3-1 to S3-1.
0-2l.

【0028】これらスイッチS1〜S4は、等化制御回
路4(図2)の制御によりトレーニング時に同期して動
作するスイッチであり、たとえばスイッチS1が第1ブ
ランチに接続されているときにはスイッチS2〜S4も
第1ブランチに接続される。これにより本実施例では、
トレーニング動作時にオーバーレートの1/(T/(n
*m))の速度でタップ係数の調整が行われる。
These switches S1 to S4 are switches that operate in synchronization with each other during training under the control of the equalization control circuit 4 (FIG. 2). For example, when the switch S1 is connected to the first branch, the switches S2 to S4. Is also connected to the first branch. Therefore, in this embodiment,
1 / (T / (n
The tap coefficient is adjusted at the speed of * m)).

【0029】次に本実施例の動作を説明する。初めにト
レーニング時(オーバーレート)の動作を説明する。こ
の場合にはスイッチS5は端子104側に、またスイッ
チS6は端子110側に接続される。 (1)初期設定として各タップ10,20にT/(n*
m)毎(m:正の整数)にサンプルされた信号が入力さ
れ、タップ係数算出器50が初期化される。 (2)スイッチS1の切り替え処理により、第1〜第m
のブランチの何れかが入力信号端子100、S4の切り
換え処理により、第1〜第(m×n)のブランチの何れ
かがトレーニング信号入力端子102に接続され、それ
ぞれのタップ間隔に合うように切り替えられた信号が入
力される。 (3)T/(n*m)毎にスイッチS1〜S4で指定さ
れたブランチの各タップの信号が乗算器30−10〜3
0−1k,30−21〜30−2lで乗算された後、加
算器40により加算される。 (4)加算器40の加算結果がタップ係数算出器60に
出力されると、タップ係数算出器60は、この結果とト
レーニング信号入力端子102より入力した予め記憶さ
れているトレーニング信号とによりタップ係数の算出を
行う。そして、算出したタップ係数を乗算器30−10
〜30−1k,30−21〜30−2lに出力する。 (5)スイッチS1〜S4により接続されている現在の
ブランチの各タップの信号が次のタップへシフトされ
る。この時、タップ10とタップ20の最後のタップの
信号は廃棄される。すなわち第1ブランチであればタッ
プ10−1k,20−1lの信号が廃棄される。 (6)シフト入力されない前方側のタップにはスイッチ
S1を介して参照信号である入力信号が、後方側のタッ
プにはスイッチS4を介してトレーニング信号が入力さ
れる。すなわち、第1のブランチであればタップ10−
11に入力信号がタップ20−11に参照信号がそれぞ
れ入力される。 (7)スイッチS1〜S4が次のブランチに切り替わ
る。 (8)上記(2)〜(7)に示した処理を繰り返し行
い、トレーニング動作時におけるタップ係数の収束を行
う。
Next, the operation of this embodiment will be described. First, the operation during training (overrate) will be described. In this case, the switch S5 is connected to the terminal 104 side and the switch S6 is connected to the terminal 110 side. (1) As an initial setting, T / (n * is set for each tap 10 and 20.
The signal sampled every m) (m: positive integer) is input, and the tap coefficient calculator 50 is initialized. (2) The first to the mth operations are performed by the switching process of the switch S1
Any one of the first to (m × n) branches is connected to the training signal input terminal 102 by the switching processing of the input signal terminal 100 and S4, and is switched so as to match each tap interval. The input signal is input. (3) The signals of the taps of the branches designated by the switches S1 to S4 for each T / (n * m) are multiplied by the multipliers 30-10 to 30-3.
After being multiplied by 0-1k, 30-21 to 30-21, the adder 40 adds them. (4) When the addition result of the adder 40 is output to the tap coefficient calculator 60, the tap coefficient calculator 60 uses the result and the previously stored training signal input from the training signal input terminal 102 to calculate the tap coefficient. Is calculated. Then, the calculated tap coefficient is multiplied by the multiplier 30-10.
To 30-1k and 30-21 to 30-21. (5) The signal of each tap of the current branch connected by the switches S1 to S4 is shifted to the next tap. At this time, the signals of the last taps of taps 10 and 20 are discarded. That is, in the case of the first branch, the signals of the taps 10-1k and 20-11 are discarded. (6) An input signal, which is a reference signal, is input to the front tap that is not shift-inputted via the switch S1, and a training signal is input to the rear tap via the switch S4. That is, if it is the first branch, tap 10-
An input signal is input to 11 and a reference signal is input to taps 20-11. (7) The switches S1 to S4 are switched to the next branch. (8) The processes shown in (2) to (7) above are repeated to converge the tap coefficients during the training operation.

【0030】トレーニング動作が終了すると、タップ係
数の調整はオーバーレートからシンボルレートに移行す
る。このため、スイッチS1およびS4はトレーニング
信号が判定値と同じ値のブランチに固定される。また、
スイッチS5は端子106に、スイッチS6は端子10
8に接続され、判定器50でノイズを取り除いた信号が
タップ係数算出器60および後方側のタップ20に帰還
されるとともに、端子108より復号回路8(図2)に
出力される。これによりトレーニング動作からデータ入
力動作に移行する。
When the training operation is completed, the adjustment of the tap coefficient shifts from the over rate to the symbol rate. Therefore, the switches S1 and S4 are fixed to the branch whose training signal has the same value as the determination value. Also,
The switch S5 is at the terminal 106, and the switch S6 is at the terminal 10.
The signal which is connected to No. 8 and has the noise removed by the determiner 50 is fed back to the tap coefficient calculator 60 and the tap 20 on the rear side, and is output from the terminal 108 to the decoding circuit 8 (FIG. 2). This shifts from the training operation to the data input operation.

【0031】次にデータ時(シンボルレート)での動作
を説明する。 (1)T毎に各タップ10、20にある信号は乗算器3
0−10〜30−1k,30−21〜30−2lで乗算
された後、加算器40で加算される。 (2)タップ係数算出器60は、加算器40により加算
された結果と、この加算結果を入力してノイズを取り除
いた信号とを入力し、タップ係数の算出を行う。算出さ
れたタップ係数は各乗算器30−10〜30−1k,3
0−21〜30−2lに送られる。 (3)各タップ10および20で保持されている信号が
T間隔分シフトされる。この時、タップ10とタップ2
0の最後のタップで保持されている信号は廃棄される。 (4)シフト入力の無いタップ10へはスイッチS1よ
り入力信号が、シフト入力の後方側のタップ20へはス
イッチS6を介して判定器50の出力が入力される。 (5)データを入力している間、(1)〜(4)の動作
が繰り返し行われ、アダプテーション動作がシンボルレ
ートの速さで行われる。
Next, the operation at the time of data (symbol rate) will be described. (1) The signal at each tap 10 and 20 for each T is multiplied by the multiplier 3
After being multiplied by 0-10 to 30-1k and 30-21 to 30-21, they are added by the adder 40. (2) The tap coefficient calculator 60 inputs the result added by the adder 40 and the signal from which the addition result has been removed to remove noise, and calculates the tap coefficient. The calculated tap coefficient is applied to each of the multipliers 30-10 to 30-1k, 3
0-21 to 30-2l. (3) The signals held in the taps 10 and 20 are shifted by the T interval. At this time, tap 10 and tap 2
The signal held at the last tap of 0 is discarded. (4) The input signal from the switch S1 is input to the tap 10 having no shift input, and the output of the determiner 50 is input to the tap 20 on the rear side of the shift input via the switch S6. (5) While data is being input, the operations (1) to (4) are repeatedly performed, and the adaptation operation is performed at the symbol rate.

【0032】このように本実施例では、トレーニング動
作時にオーバーレートの速さで、データ時にはシンボル
レートの速さでタップ係数の調整を行いながら波形等化
を行うことが出来る。このため、図4に示すように従来
技術よりも少ないトレーニングシンボル数で収束させる
ことが可能となり、収束時間を短くすることが出来る。
したがって、本実施例で示した判定帰還型適応等化器
は、有線の通信システムでも有効であるが、ディジタル
通信方式における移動無線通信等のように遅延特性が変
動する伝送路での干渉波形の等化に特に有効である。
As described above, in this embodiment, waveform equalization can be performed while adjusting the tap coefficient at the overrate speed during the training operation and at the symbol rate during the data operation. Therefore, as shown in FIG. 4, it is possible to converge with a smaller number of training symbols than in the conventional technique, and the convergence time can be shortened.
Therefore, the decision feedback adaptive equalizer shown in the present embodiment is effective in a wired communication system, but the interference waveform of the interference waveform in the transmission line in which the delay characteristic varies such as mobile radio communication in the digital communication system. Especially effective for equalization.

【0033】また、本実施例ではデータ時にはシンボル
レートの速さでアダプテーション動作を行うことで、伝
送路の変動に応じたタップ係数の調整をデータを受信し
ているときにも行うことが出来る。
Further, in the present embodiment, the adaptation operation is performed at the symbol rate at the time of data, so that the tap coefficient can be adjusted according to the fluctuation of the transmission line even when the data is being received.

【0034】なお、タップ調整は、たとえばLMSアル
ゴリズムやRLSアルゴリズム等のアルゴリズムを用い
て行われる。
The tap adjustment is performed using an algorithm such as the LMS algorithm or the RLS algorithm.

【0035】[0035]

【発明の効果】このように本発明の判定帰還型適応等化
器によれば、複数のタップを直列接続したブランチを複
数縱続配設し、これらブランチをトレーニング動作時に
所定の間隔で切替えることにより、オーバーレートの速
度でタップ係数の調整を行うことが出来る。このため、
トレーニング時におけるタップ係数の収束時間の短縮が
可能となり、トレーニング動作におけるシンボル数を減
らすことが出来る。
As described above, according to the decision feedback type adaptive equalizer of the present invention, a plurality of branches in which a plurality of taps are connected in series are arranged in series, and these branches are switched at a predetermined interval during a training operation. Thus, the tap coefficient can be adjusted at an overrate speed. For this reason,
It is possible to shorten the tap coefficient convergence time during training and reduce the number of symbols in the training operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による判定帰還型適応等化器の実施例を
示す機能ブロック図、
FIG. 1 is a functional block diagram showing an embodiment of a decision feedback type adaptive equalizer according to the present invention,

【図2】図1の実施例を適用した通信装置の機能ブロッ
ク図、
2 is a functional block diagram of a communication device to which the embodiment of FIG. 1 is applied;

【図3】従来技術における判定帰還型適応等化器を示す
機能ブロック図、
FIG. 3 is a functional block diagram showing a decision feedback adaptive equalizer in the prior art;

【図4】従来技術と本実施例との収束特性の比較例を示
した説明図である。
FIG. 4 is an explanatory diagram showing a comparative example of the convergence characteristics of the related art and the present embodiment.

【符号の説明】[Explanation of symbols]

1 同期検波回路 2 同期回路 3 タイミング発生回路 4 等化制御回路 5 参照信号メモリ 6 A/D変換器 7 判定帰還型適応等化器 8 復号回路 10−11〜10−1k,10−21〜10−2
k,...,10−m1〜10−mk
分数間隔のタップ 20−11〜20−1l,20−21〜20−2
l,...,20−(m×n)1〜20−(m×n)l
シンボル間隔のタップ 30−10〜30−1k,30−21〜30−2l乗算
器 40 加算器 50 判定器 60 タップ係数算出器
1 Synchronous detection circuit 2 Synchronous circuit 3 Timing generation circuit 4 Equalization control circuit 5 Reference signal memory 6 A / D converter 7 Decision feedback type adaptive equalizer 8 Decoding circuit 10-11 to 10-1k, 10-21 to 10 -2
k ,. . . , 10-m1 to 10-mk
Fractionally spaced taps 20-11 to 20-11, 20-21 to 20-2
l ,. . . , 20- (m × n) 1 to 20- (m × n) l
Symbol interval taps 30-10 to 30-1k, 30-21 to 30-2l multiplier 40 adder 50 determiner 60 tap coefficient calculator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 データ伝送に先立ってトレーニング動作
を行うことにより伝送路における波形歪の等化を行う判
定帰還型適応等化器において、 複数の第1のタップを直列接続したブランチが複数縱続
配設された第1のタップ群と、 複数の第2のタップを直列接続したブランチが複数縱続
配設された第2のタップ群と、 前記波形歪の等化を行うためのタップ係数を算出するタ
ップ係数算出手段と、 前記タップ係数算出手段で算出されたタップ係数を、入
力した信号に乗算する複数の乗算手段と、 前記複数の乗算手段で乗算された値を入力し、これらを
加算して前記タップ係数算出手段に送る加算手段とを有
し、 前記トレーニング動作時に、前記第1のタップ群の各ブ
ランチが第1のスイッチを介して前記トレーニング動作
における参照信号を入力し、前記第2のタップ群の各ブ
ランチが第2のスイッチを介して予め記憶されているト
レーニング信号を入力し、前記第1のスイッチおよび第
2のスイッチの切り替え処理を所定の速度で行うことに
より、オーバーレートの速度でタップ係数の調整を行う
ことを特徴とする判定帰還型適応等化器。
1. A decision feedback type adaptive equalizer for equalizing waveform distortion in a transmission line by performing a training operation prior to data transmission, wherein a plurality of branches in which a plurality of first taps are connected in series are connected. A first tap group provided, a second tap group in which a plurality of branches in which a plurality of second taps are connected in series are arranged in series, and a tap coefficient for equalizing the waveform distortion are A tap coefficient calculating means for calculating, a plurality of multiplying means for multiplying the input signal by the tap coefficient calculated by the tap coefficient calculating means, and a value multiplied by the plurality of multiplying means are input and added. And adding means for sending to the tap coefficient calculation means, each branch of the first tap group outputs a reference signal in the training operation via a first switch during the training operation. Each branch of the second tap group inputs a training signal stored in advance via a second switch, and performs switching processing of the first switch and the second switch at a predetermined speed. As a result, the decision feedback type adaptive equalizer is characterized in that the tap coefficient is adjusted at an overrate speed.
【請求項2】 データ伝送に先立ってトレーニング動作
を行うことにより伝送路における波形歪の等化を行う請
求項1に記載の判定帰還型適応等化器を有する通信装置
において、 前記伝送路を介して送られてきた信号を受信し、この信
号より同期検波を行う同期検波回路と、 前記同期検波回路より出力された信号より前記トレーニ
ング動作における参照信号の位置を検出する同期回路
と、 前記同期検波回路より出力された信号よりサンプリング
クロックを生成するタイミング発生回路と、 前記トレーニング動作時におけるトレーニング信号が記
憶されている参照信号メモリと、 前記同期回路より前記参照信号の位置を、前記タイミン
グ発生回路より前記サンプリングクロックを入力し、こ
れらより前記判定帰還型適応等化器における第1のスイ
ッチおよび第2のスイッチの制御を行う等化制御回路と
を有することを特徴とする通信装置。
2. A communication apparatus having a decision feedback type adaptive equalizer according to claim 1, wherein the waveform distortion is equalized in the transmission line by performing a training operation prior to data transmission. A synchronous detection circuit that receives a signal sent from the synchronous detection circuit and performs a synchronous detection from this signal; a synchronous circuit that detects the position of the reference signal in the training operation from the signal output from the synchronous detection circuit; A timing generation circuit that generates a sampling clock from the signal output from the circuit, a reference signal memory that stores a training signal during the training operation, a position of the reference signal from the synchronization circuit, and a timing generation circuit from the timing generation circuit. The sampling clock is input and the first clock in the decision feedback adaptive equalizer is input from them. Communication device; and a equalization control circuit for controlling the switch and the second switch.
JP4581792A 1992-03-03 1992-03-03 Discrimination feedback type adaptive equalizer and communication equipment having the equalizer Pending JPH05252078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4581792A JPH05252078A (en) 1992-03-03 1992-03-03 Discrimination feedback type adaptive equalizer and communication equipment having the equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4581792A JPH05252078A (en) 1992-03-03 1992-03-03 Discrimination feedback type adaptive equalizer and communication equipment having the equalizer

Publications (1)

Publication Number Publication Date
JPH05252078A true JPH05252078A (en) 1993-09-28

Family

ID=12729804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4581792A Pending JPH05252078A (en) 1992-03-03 1992-03-03 Discrimination feedback type adaptive equalizer and communication equipment having the equalizer

Country Status (1)

Country Link
JP (1) JPH05252078A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522702B1 (en) 1998-04-22 2003-02-18 Nec Corporation Radio data communication terminal
JP2009027418A (en) * 2007-07-19 2009-02-05 Nagano Japan Radio Co Equalization apparatus
JP2009027509A (en) * 2007-07-20 2009-02-05 Japan Radio Co Ltd Received signal equalizer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522702B1 (en) 1998-04-22 2003-02-18 Nec Corporation Radio data communication terminal
JP2009027418A (en) * 2007-07-19 2009-02-05 Nagano Japan Radio Co Equalization apparatus
JP2009027509A (en) * 2007-07-20 2009-02-05 Japan Radio Co Ltd Received signal equalizer

Similar Documents

Publication Publication Date Title
US5402445A (en) Decision feedback equalizer
EP0426026B1 (en) Equalizer
US5175747A (en) Equalizer
US5369668A (en) Fast response matched filter receiver with decision feedback equalizer
US20050190832A1 (en) Decision feedback equalizer with dynamic feedback control
JPH1198066A (en) Demodulator and demodulating method
JPH0936782A (en) Circuit and method for equalizing continuous signal
US4695969A (en) Equalizer with improved performance
EP0527190B1 (en) A method of equalization in a receiver of signals having passed a transmission channel
JP3625205B2 (en) Adaptive equalizer and receiver
JPH05252078A (en) Discrimination feedback type adaptive equalizer and communication equipment having the equalizer
JPS60206232A (en) Automatic equalization system
JP3458098B2 (en) Waveform equalization control device and waveform equalization control method
US5121415A (en) Adjusting filter coefficients
JP2001177451A (en) Data receiver
JP2518690B2 (en) Transversal filter control circuit
JP3866049B2 (en) Time-space equalization apparatus and equalization method
JP2000091965A (en) Equalizer and equalizing method
JPH01212931A (en) Data signal equalization and signal equalizing circuit arrangement
JP2000049666A (en) Equalizer and equalizing method
JP3626351B2 (en) Receiver and sampling method
JPH03145827A (en) Equalizer
JP3418967B2 (en) Adaptive equalizer
JP3108812B2 (en) Automatic gain control circuit and training method
JPH03132104A (en) Equalizer