JPH0525075Y2 - - Google Patents

Info

Publication number
JPH0525075Y2
JPH0525075Y2 JP12214884U JP12214884U JPH0525075Y2 JP H0525075 Y2 JPH0525075 Y2 JP H0525075Y2 JP 12214884 U JP12214884 U JP 12214884U JP 12214884 U JP12214884 U JP 12214884U JP H0525075 Y2 JPH0525075 Y2 JP H0525075Y2
Authority
JP
Japan
Prior art keywords
control signal
voltage
circuit
tracking
tracking volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12214884U
Other languages
Japanese (ja)
Other versions
JPS6137151U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12214884U priority Critical patent/JPS6137151U/en
Publication of JPS6137151U publication Critical patent/JPS6137151U/en
Application granted granted Critical
Publication of JPH0525075Y2 publication Critical patent/JPH0525075Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はビデオテープレコーダ(VTR)にお
ける再生コントロール信号を遅延するトラツキン
グ回路に関する。
[Detailed Description of the Invention] (a) Industrial Application Field The present invention relates to a tracking circuit that delays a playback control signal in a video tape recorder (VTR).

(ロ) 従来の技術 VTRにおいては再生時には記録されたビデオ
トラツクに再生ヘツドを忠実にトラツキングさせ
るためのトラツキングサーボがかけられる。この
目的から再生コントロール信号がトラツキングの
為の遅延回路に供給される。この様なサーボ回路
の1例については「ホームVTR入門」(コロナ社
発行)のPP136〜141に示されている。
(b) Prior Art During playback in a VTR, a tracking servo is applied to make the playback head faithfully track the recorded video track. For this purpose, a reproduction control signal is supplied to a delay circuit for tracking. An example of such a servo circuit is shown in pages 136 to 141 of "Introduction to Home VTR" (published by Corona Publishing).

VTRのサーボ回路を上記文献に記載された構
成とは少し異なるが第3図の構成を基に説明す
る。第1図において1はヘツドサーボ回路、2は
キヤプスタンサーボ回路である。ヘツドモータ3
はヘツドFG信号のヘツド4からのFG信号を周波
数−電圧変換回路5により電圧に変換し、加算回
路6を介してヘツドモータ3に供給することによ
り速度制御される。
The servo circuit of the VTR will be explained based on the configuration shown in FIG. 3, although the configuration is slightly different from that described in the above-mentioned document. In FIG. 1, 1 is a head servo circuit, and 2 is a capstan servo circuit. Head motor 3
The speed of the head FG signal is controlled by converting the FG signal from the head 4 into a voltage by a frequency-voltage conversion circuit 5 and supplying it to the head motor 3 via an adder circuit 6.

ヘツドモータ3の位相は、記録時には記録する
映像信号の垂直同期信号1/2分周出力と、再生時
には基準発振器の30Hz出力と同期する様に制御さ
れる。すなわち、切換スイツチ7によつて選択さ
れた信号と、ヘツドの回転位相を示すヘツドPG
信号のFF8による1/2分周出力とが位相比較回路
9で、位相比較され、位相誤差信号が加算回路6
に印加されている。そして記録時には切換スイツ
チ10がR側を選択しており、コントロールヘツ
ドにより垂直同期信号に関連したコントロール信
号が記録される。キヤプスタンモータ11はキヤ
プスタンFG信号ヘツド12出力を周波数−電圧
変換回路13、加算回路14を介してキヤプスタ
ンモータ11に印加されて速度制御が行なわれ
る。記録時には、キヤプスタンモータの回転を正
確にする為に、キヤプスタンFG信号の分周回路
15出力が切換スイツチ16により選択されて、
垂直同期信号の1/2分周出力と位相比較回路17
で位相比較されることにより為される。
The phase of the head motor 3 is controlled so as to be synchronized with the 1/2 frequency divided output of the vertical synchronizing signal of the video signal to be recorded during recording, and with the 30 Hz output of the reference oscillator during reproduction. That is, the signal selected by the changeover switch 7 and the head PG indicating the rotational phase of the head.
The phase comparison circuit 9 compares the phase of the signal with the 1/2 frequency output from the FF8, and the phase error signal is sent to the addition circuit 6.
is applied to. During recording, the selector switch 10 selects the R side, and the control head records a control signal related to the vertical synchronizing signal. The speed of the capstan motor 11 is controlled by applying the output of the capstan FG signal head 12 to the capstan motor 11 via a frequency-voltage conversion circuit 13 and an addition circuit 14. During recording, in order to ensure accurate rotation of the capstan motor, the output of the capstan FG signal frequency divider circuit 15 is selected by the changeover switch 16.
Vertical synchronization signal 1/2 frequency division output and phase comparison circuit 17
This is done by comparing the phases at

再生時には切換スイツチ7,10,16がP側
を選択する。そこでキヤプスタンモータ11の回
転位相は、再生コントロール信号をモノマルチ1
8,19にて略一周期遅延した信号と基準発振器
出力とが位相比較されることにより位相制御され
る。ヘツドモータ3も同じ基準発振器出力に基づ
き位相制御されているので、基準発振器出力をな
かだちとして、キヤプスタンモータとの位相が所
定の関係に制御される。モノマルチ18,19は
夫々の時定数回路20,21を備えていて、第1
モノマルチ18の時定数はVTR外部より操作可
能に配置されたトラツキングボリユームVRによ
り調整ができる。同じく第2モノマルチ19の時
定数回路21は半固定抵抗R1により調整が可能
であるが、この半固定抵抗R1はサーボ回路の調
整時に、トラツキングボリユームVRをセンター
クリツク点に固定して、モノマルチ18,19に
よる遅延時間が所定の値となる様に調整され、後
は固定される。
During reproduction, the changeover switches 7, 10, and 16 select the P side. Therefore, the rotational phase of the capstan motor 11 is determined by changing the playback control signal to monomultiple 1.
At steps 8 and 19, the phase of the signal delayed by approximately one period is compared with the reference oscillator output to perform phase control. Since the head motor 3 is also phase controlled based on the same reference oscillator output, the phase with the capstan motor is controlled to have a predetermined relationship using the reference oscillator output as a mate. The monomultis 18 and 19 are equipped with respective time constant circuits 20 and 21, and the first
The time constant of the monomulti 18 can be adjusted using a tracking volume VR that is operable from outside the VTR. Similarly, the time constant circuit 21 of the second monomulti 19 can be adjusted by a semi-fixed resistor R1 , but this semi-fixed resistor R1 fixes the tracking volume VR at the center click point when adjusting the servo circuit. , the delay time caused by the monomultis 18 and 19 is adjusted to a predetermined value, and thereafter is fixed.

時定数回路20,21を構成するトラツキング
ボリユームVR、コンデンサC1,C2、半固定抵抗
R1には抵抗値、容量値の誤差があり、この調整
作業は不可欠であつた。
Tracking volume VR, capacitors C 1 , C 2 , and semi-fixed resistors that constitute time constant circuits 20 and 21
R1 had errors in its resistance and capacitance values, so this adjustment was essential.

(ハ) 考案が解決しようとする問題点 以上述べた如く、従来一般に使用されている構
成ではトラツキング回路の遅延時間を調整する作
業が必要であり、めんどうであつた。本考案はこ
の点に鑑み為されたものであり、遅延時間の調整
が不要なトラツキング回路を提供するものであ
る。
(c) Problems to be Solved by the Invention As mentioned above, in the configuration generally used in the past, it was necessary to adjust the delay time of the tracking circuit, which was troublesome. The present invention has been devised in view of this point, and provides a tracking circuit that does not require adjustment of delay time.

(ニ) 問題点を解決するための手段 本考案では再生コントロール信号の遅延回路と
して外部よりの制御信号にて遅延時間が制御され
る遅延回路が用いられる。外部より操作可能なト
ラツキングボリユームの出力電圧は記憶手段に印
加されている。トラツキングボリユームに関連し
てスイツチが設けられており、このスイツチが操
作された時、トラツキングボリユームの出力電圧
が記憶手段に記憶される。トラツキングボリユー
ム出力電圧と記憶手段出力とは両者の差に関連し
た電圧を作成する制御信号作成手段に供給され、
この出力で遅延回路の遅延時間を制御する。
(d) Means for Solving the Problems In the present invention, a delay circuit whose delay time is controlled by an external control signal is used as a delay circuit for the reproduction control signal. An output voltage from an externally operable tracking volume is applied to the storage means. A switch is provided in association with the tracking volume, and when this switch is operated, the output voltage of the tracking volume is stored in the storage means. The tracking volume output voltage and the storage means output are supplied to a control signal generating means for generating a voltage related to the difference between the two;
This output controls the delay time of the delay circuit.

(ホ) 作用 トラツキングボリユームの所定の位置でスイツ
チが操作され、出力電圧が記憶される。トラツキ
ングボリユームが操作されなければ、制御信号作
成回路のこの入力は等しく、差はゼロであり、遅
延回路の遅延時間は所定のものとなる。互換再生
の時にはトラツキングボリユームを操作する必要
があるが、トラツキングボリユームの出力電圧と
記憶された電圧との差に基づき制御信号が作成さ
れ、遅延時間が変更される。従つてトラツキング
ボリユームの抵抗値の誤差、電源電圧の誤差によ
り遅延時間が変化することなく、調整が不要であ
る。
(e) Operation A switch is operated at a predetermined position of the tracking volume, and the output voltage is memorized. If the tracking volume is not manipulated, the inputs of the control signal generation circuit are equal, the difference is zero, and the delay time of the delay circuit is a predetermined value. During compatible playback, it is necessary to operate the tracking volume, and a control signal is created based on the difference between the output voltage of the tracking volume and the stored voltage, and the delay time is changed. Therefore, the delay time does not change due to an error in the resistance value of the tracking volume or an error in the power supply voltage, and no adjustment is necessary.

(ヘ) 実施例 以下図面に従い本考案の実施例について説明す
る。第1図は実施例の回路ブロツク図である。
(f) Examples Examples of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit block diagram of an embodiment.

図において、30は再生コントロール信号の入
力端子、31は遅延された再生コントロール信号
の出力端子、33は外部の制御信号により遅延時
間が制御される遅延回路である。この遅延回路
は、例えばCCD等の遅延素子のクロツク信号を
制御信号電圧により周波数が変化する電圧制御発
振器を備える構成が考えられる。
In the figure, 30 is an input terminal for a reproduction control signal, 31 is an output terminal for a delayed reproduction control signal, and 33 is a delay circuit whose delay time is controlled by an external control signal. This delay circuit may be configured to include a voltage controlled oscillator whose frequency changes depending on a control signal voltage of a clock signal of a delay element such as a CCD.

34は一端に電源電圧+Bが印加され、他端が
例えば接地されたトラツキングボリユームであ
り、可動接点34aから出力電圧35が取り出さ
れる。トラツキングボリユーム34の出力電圧3
5は記憶手段36と制御信号作成手段37に印加
される。記憶手段は入力端子36aの電圧を端子
36bへのトリガ入力に従つて記憶し、出力36
cに導出するものである。例えば入力端子36a
の電圧をA/D変換して、トリガ入力のタイミン
グでRAMに記憶し、RAMの出力をA/D変換
したものを記憶した出力として利用する構成が考
えられる。
Reference numeral 34 is a tracking volume to which a power supply voltage +B is applied to one end and the other end is grounded, for example, and an output voltage 35 is taken out from a movable contact 34a. Tracking volume 34 output voltage 3
5 is applied to the storage means 36 and the control signal generation means 37. The storage means stores the voltage at the input terminal 36a according to the trigger input to the terminal 36b, and outputs the voltage at the output terminal 36.
c. For example, input terminal 36a
A configuration is conceivable in which the voltage is A/D converted and stored in the RAM at the timing of the trigger input, and the A/D converted output of the RAM is used as the stored output.

記憶手段36のトリガ信号としては、トラツキ
ングボリユーム34に関連したスイツチ38によ
つて作成されるものが考えられる。図の実施例で
はトラツキングボリユーム34をセンタークリツ
ク点Aとした時にスイツチ38がオンとなる構成
となつており、電源電圧が付勢されている時に、
トラツキングボリユームをセンタークリツク点に
動かすことにより、センタークリツク点での出力
電圧が記憶される。
The trigger signal for the storage means 36 can be one generated by a switch 38 associated with the tracking volume 34. In the illustrated embodiment, the switch 38 is turned on when the tracking volume 34 is at the center click point A, and when the power supply voltage is energized, the switch 38 is turned on.
By moving the tracking volume to the center click point, the output voltage at the center click point is stored.

制御信号作成手段37はトラツキングボリユー
ム34の出力電圧35と記憶手段37の記憶電圧
40の差に関連した制御信号電圧41を作成する
ものであり、構成としては両電圧35,40を入
力とする両極性出力を有する差動アンプと、この
差動アンプ出力と基準電圧との加算器を備えたも
が考えられる。そして前記の遅延回路の遅延時間
はこの基準電圧が印加された時に所定の遅延時間
となる様に設定されている。
The control signal generation means 37 generates a control signal voltage 41 related to the difference between the output voltage 35 of the tracking volume 34 and the storage voltage 40 of the storage means 37, and has a configuration in which both voltages 35 and 40 are input. It is conceivable to have a differential amplifier having bipolar outputs and an adder for adding the differential amplifier output and a reference voltage. The delay time of the delay circuit is set so that a predetermined delay time occurs when this reference voltage is applied.

一旦、記憶手段に電圧が記憶されると、その電
圧は常に出力されている。トラツキングボリユー
ム34がセンタークリツク点に位置する時には、
制御信号作成手段37への2つの入力は等しく、
制御信号として基準電圧が印加される。従い、遅
延回路33の遅延時間はトラツキングボリユーム
の抵抗値の誤差にかかわらず所定の値となる。一
方の互換再生の時(他のVTRで記録したテープ
を再生する時)にはトラツキング調整の為に、ト
ラツキングボリユームが操作されるが、記憶され
た電圧40とトラツキングボリユーム34の出力
電圧との差に応じて制御信号が作成され、遅延時
間が長短制御される。
Once a voltage is stored in the storage means, that voltage is always output. When the tracking volume 34 is located at the center click point,
The two inputs to the control signal generating means 37 are equal;
A reference voltage is applied as a control signal. Therefore, the delay time of the delay circuit 33 is a predetermined value regardless of the error in the resistance value of the tracking volume. During compatible playback (when playing back a tape recorded on another VTR), the tracking volume is operated for tracking adjustment, but the stored voltage 40 and the output voltage of the tracking volume 34 A control signal is created according to the difference between the two, and the delay time is controlled to be long or short.

記憶手段36のトリガ方法としては他にも考え
られる。例えば、プツシユーオン又はプルーオン
型式のスイツチを備えているボリユームを用いる
構成や、全く別にスイツチを配する構成である。
センタークリツク点以外で出力電圧を記憶できる
構成では再生コントロール信号の遅延時間の制御
範囲が拡大される。
Other methods of triggering the storage means 36 are possible. For example, a configuration using a volume equipped with a push-on or pull-on type switch, or a configuration in which a completely separate switch is provided.
With a configuration in which the output voltage can be stored at points other than the center click point, the control range of the delay time of the reproduction control signal is expanded.

又、第1図の回路ではVTRの電源投入時の初
期化が問題となる可能性があるが、これに対して
は、トリガ信号として更に電源オンに関連した信
号を印加する構成にすれば良い。例えば第2図の
如く、電源電圧の立上りを微分回路50及び遅延
回路51で遅延して、安定したトラツキングボリ
ユーム34の出力電圧を記憶手段に記憶する。こ
の時、トラツキングボリユーム34はセンターク
リツク点に設定されているとはかぎらない。そこ
で、第1図と同様にスイツチ52を配し、自己録
再の再生状態で画質が低下している時には、あら
ためてセンタークリツク点に設定することができ
る。尚、センタークリツク点でオンとなるスイツ
チは、トラツキングボリユームの可動部分(回転
軸又はスライド部材)に連動する部材がセンター
クリツク点で2つの接点を接触せしめる構成であ
ればどのようなものでも良い。
Also, with the circuit shown in Figure 1, there may be a problem with initialization when the power is turned on for the VTR, but this can be solved by configuring a configuration that also applies a signal related to power-on as a trigger signal. . For example, as shown in FIG. 2, the rise of the power supply voltage is delayed by a differentiating circuit 50 and a delay circuit 51, and the stable output voltage of the tracking volume 34 is stored in the storage means. At this time, the tracking volume 34 is not necessarily set at the center click point. Therefore, a switch 52 is provided in the same way as in FIG. 1, so that when the image quality is degraded in the self-recording/playback mode, the center click point can be set again. The switch that turns on at the center click point may be of any type as long as the member that moves with the movable part of the tracking volume (rotary shaft or sliding member) brings two contact points into contact at the center click point. .

(ト) 考案の効果 以上述べた如く、本考案によればトラツキング
のための遅延回路の遅延時間を調整する必要がな
いので、作業工数が低減され、調整ミスによる不
良も発生しないので実用的である。
(g) Effects of the invention As described above, according to the invention, there is no need to adjust the delay time of the delay circuit for tracking, so the number of work steps is reduced, and defects due to adjustment errors do not occur, making it practical. be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例の回路ブロツク図、第2図は第
2実施例の回路ブロツク図、第3図は従来例の回
路ブロツク図である。 33……遅延回路、34……トラツキングボリ
ユーム、36……記憶手段、37……制御信号作
成手段、38……スイツチ手段。
FIG. 1 is a circuit block diagram of an embodiment, FIG. 2 is a circuit block diagram of a second embodiment, and FIG. 3 is a circuit block diagram of a conventional example. 33... Delay circuit, 34... Tracking volume, 36... Storage means, 37... Control signal generation means, 38... Switch means.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 再生コントロール信号を入力として外部制御信
号により遅延時間が制御される遅延回路と、電源
電圧が接続されたトラツキングボリユームと、前
記トラツキングボリユームの可動接点の出力電圧
が入力とし、トリガ信号に応じて電圧を記憶する
記憶手段とし、前記トリガ信号を作成するスイツ
チ手段と、前記出力電圧と前記記憶手段に記憶さ
れた記憶電圧の差に関連した制御信号を作成し、
前記遅延回路を制御する制御信号作成回路とより
なるトラツキング回路。
A delay circuit whose delay time is controlled by an external control signal receives a reproduction control signal as input, a tracking volume to which a power supply voltage is connected, and an output voltage of a movable contact of the tracking volume as input, and a delay circuit whose delay time is controlled by an external control signal. storage means for storing voltage, switch means for creating the trigger signal, and creating a control signal related to the difference between the output voltage and the storage voltage stored in the storage means;
A tracking circuit comprising a control signal generating circuit for controlling the delay circuit.
JP12214884U 1984-08-09 1984-08-09 tracking circuit Granted JPS6137151U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12214884U JPS6137151U (en) 1984-08-09 1984-08-09 tracking circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12214884U JPS6137151U (en) 1984-08-09 1984-08-09 tracking circuit

Publications (2)

Publication Number Publication Date
JPS6137151U JPS6137151U (en) 1986-03-07
JPH0525075Y2 true JPH0525075Y2 (en) 1993-06-24

Family

ID=30680910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12214884U Granted JPS6137151U (en) 1984-08-09 1984-08-09 tracking circuit

Country Status (1)

Country Link
JP (1) JPS6137151U (en)

Also Published As

Publication number Publication date
JPS6137151U (en) 1986-03-07

Similar Documents

Publication Publication Date Title
JPS6115678B2 (en)
US5012358A (en) Tracking control apparatus for use with magnetic tape having video track and control track
JPH0525075Y2 (en)
JPH0125153B2 (en)
JPH022216B2 (en)
JPS6252990B2 (en)
KR940006392B1 (en) Video recorder
JP2937826B2 (en) Method and apparatus for automatically adjusting head switching of multiplex VTR
JPS585444B2 (en) magnetic recording and reproducing device
JPH0644811B2 (en) Capstan control circuit for magnetic recording / reproducing apparatus
JPS634272Y2 (en)
JP3182770B2 (en) Time code signal recording circuit
JPS624785B2 (en)
JPH0312382B2 (en)
JPH04172982A (en) Motor controller
KR910020659A (en) Automatic tracking system for magnetic recording and playback device
JPS5831665B2 (en) Magnetic tape travel control device
JPS5822276Y2 (en) Head servo device
JPS6342760Y2 (en)
JPH057830Y2 (en)
JPS62226459A (en) Tracking adjusting circuit
JPH0334137B2 (en)
JPS6392183A (en) Recording and reproducing device
JPH01296784A (en) Magnetic recording and reproducing device
JPH05101492A (en) Magnetic recording and reproducing device