JPH0523634U - Digital / analog converter with non-linear conversion of data - Google Patents
Digital / analog converter with non-linear conversion of dataInfo
- Publication number
- JPH0523634U JPH0523634U JP7192291U JP7192291U JPH0523634U JP H0523634 U JPH0523634 U JP H0523634U JP 7192291 U JP7192291 U JP 7192291U JP 7192291 U JP7192291 U JP 7192291U JP H0523634 U JPH0523634 U JP H0523634U
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- data
- line segment
- minimum value
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で高速に高精度の出力アナログ信
号が得られる、非線形変換を伴うデジタル／アナログ変
換装置を実現する。
【構成】 入力データｘと出力アナログ信号ｙとの間に
折線近似曲線を適用する。各線分の出力アナログ信号の
最小値は２の所定乗の組合せ値で、各線分の傾きは２の
所定乗又は２の所定乗分の１である。線分決定回路１は
入力データに対する適用線分を決定する。デコーダ回路
２０は決定線分の最小値アナログ信号ＭＩＮＡに対応し
た最小値データＭＩＮＤを作成し、Ｄ／Ａ変換回路２１
はこれを最小値アナログ信号に変換する。ビットシフト
回路１０、デコーダ回路１１、スイッチ回路１２及びマ
スク回路１３は最小値アナログ信号からの増分アナログ
信号ＤＩＦＡに対応した増分データＤＩＦＤを作成し、
Ｄ／Ａ変換回路１４はこれを増分アナログ信号に変換す
る。加算器２は両アナログ信号を加算して出力アナログ
信号を作成する。
(57) [Abstract] [Purpose] To realize a digital / analog conversion device with non-linear conversion that can obtain an output analog signal with high accuracy at high speed with a simple configuration. [Structure] A polygonal line approximation curve is applied between the input data x and the output analog signal y. The minimum value of the output analog signal of each line segment is a combined value of a predetermined power of 2, and the inclination of each line segment is a predetermined power of 2 or a predetermined power of 2. The line segment determination circuit 1 determines an applicable line segment for input data. The decoder circuit 20 creates minimum value data MIND corresponding to the minimum value analog signal MINA of the decision line segment, and the D / A conversion circuit 21.
Converts this to a minimum value analog signal. The bit shift circuit 10, the decoder circuit 11, the switch circuit 12, and the mask circuit 13 create incremental data DIFD corresponding to the incremental analog signal DIFA from the minimum value analog signal,
The D / A conversion circuit 14 converts this into an incremental analog signal. The adder 2 adds both analog signals to create an output analog signal.
Description
【０００１】[0001]
本考案は、データの非線形変換を伴うデジタル／アナログ変換装置に関し、例 えば、液晶ライトバルブの印加電圧−透過率特性に応じた入力映像データの非線 形補正処理とデジタル／アナログ変換処理とを実行する構成に適用し得るもので ある。 The present invention relates to a digital / analog conversion device that involves non-linear conversion of data. For example, a nonlinear correction process and a digital / analog conversion process of input image data according to an applied voltage-transmittance characteristic of a liquid crystal light valve are performed. It can be applied to the configuration to be executed.
【０００２】[0002]
液晶表示装置においては、映像信号と光の透過率（透光率）とを線形な関係と することにより、映像信号のリニアな階調性が保たれ、映像信号の表示画質を適 切なものにすることができる。しかし、アクティブマトリクス型の液晶パネルに おける液晶ライトバルブは、印加電圧と透過率とが線形な関係にはない。そこで 、液晶ライトバルブの印加電圧−透過率特性に応じて映像信号を予め補正し、補 正前の映像信号と透過率とが線形な関係になるようにすることを要する。なお、 以下では、このような補正を印加電圧−透過率補正と呼ぶこととする。 In a liquid crystal display device, by making the video signal and the light transmittance (light transmittance) have a linear relationship, the linear gradation of the video signal is maintained, and the display quality of the video signal is optimized. can do. However, in the liquid crystal light valve in the active matrix liquid crystal panel, the applied voltage and the transmittance are not in a linear relationship. Therefore, it is necessary to correct the video signal in advance according to the applied voltage-transmittance characteristic of the liquid crystal light valve so that the video signal before correction and the transmittance have a linear relationship. Hereinafter, such correction will be referred to as applied voltage-transmittance correction.
【０００３】 従来、印加電圧−透過率補正回路として、アナログ回路構成の関数発生回路を 用いていたものがあった。しかしながら、液晶ライトバルブの印加電圧−透過率 特性は、１個の関数では表すことが難しい曲線を有するものであって、近似した としても３以上の曲線及び直線の組み合わせを用いて表されるものである。その ため、印加電圧−透過率補正を行なう補正回路（関数発生回路の組合せ）が複雑 になり、また、補正曲線も印加電圧−透過率特性に対して適切なものを得ること が難しい。そこで、同一出願人によって、補正曲線データを格納した変換テーブ ルを用いて印加電圧−透過率補正を行なう方法が既に提案されている（特願平2- 408806号明細書及び図面）。勿論、この場合には、補正後のデータをデジタル／ アナログ変換して液晶ライトバルブに対する印加電圧とすることを要する。Conventionally, there has been a circuit using a function generating circuit having an analog circuit configuration as an applied voltage-transmittance correction circuit. However, the applied voltage-transmittance characteristic of a liquid crystal light valve has a curve that is difficult to describe with a single function, and even if it is approximated, it is expressed using a combination of three or more curves and straight lines. Is. Therefore, the correction circuit (combination of function generation circuits) for correcting the applied voltage-transmittance becomes complicated, and it is difficult to obtain an appropriate correction curve for the applied voltage-transmittance characteristic. Therefore, the same applicant has already proposed a method for correcting the applied voltage-transmittance using a conversion table storing correction curve data (Japanese Patent Application No. 2-408806 and drawings). Of course, in this case, it is necessary to perform digital / analog conversion on the corrected data to obtain a voltage applied to the liquid crystal light valve.
【０００４】 このように用いられるデジタル／アナログ変換回路の精度は、補正後のデータ のビット数で定まる。例えば、補正後のデータのビット数が８ビットであれば８ ビット変換用のデジタル／アナログ変換回路を用い、その変換精度は８ビットで 決まる。従って、変換されたアナログ信号の精度を高めようとすると、補正後の データのビット数（多くの場合補正前のデータのビット数と等しい）を高めるこ とを要する。The accuracy of the digital / analog conversion circuit used in this way is determined by the number of bits of the corrected data. For example, if the number of bits of the corrected data is 8 bits, a digital / analog conversion circuit for 8-bit conversion is used, and the conversion accuracy is determined by 8 bits. Therefore, in order to improve the accuracy of the converted analog signal, it is necessary to increase the number of bits of the corrected data (often equal to the number of bits of the uncorrected data).
【０００５】[0005]
最近の技術発達に伴い、変換されたアナログ信号として高精度のものが求めら れるようになってきた。しかしながら、現在、処理ビット数が多いデジタル／ア ナログ変換回路チップの入手は難しい。そこで、処理ビット数が少ないデジタル ／アナログ変換回路チップの組合せによって処理ビット数が多いデジタル／アナ ログ変換回路チップと等価にすることが考えられる。 With the recent technological development, highly accurate converted analog signals have been demanded. However, currently, it is difficult to obtain a digital / analog conversion circuit chip with a large number of processing bits. Therefore, it is possible to make it equivalent to a digital / analog conversion circuit chip with a large number of processed bits by combining a digital / analog conversion circuit chip with a small number of processed bits.
【０００６】 このようにすると、入手面や精度面での問題は解決できるが、以下のような問 題が残る。In this way, problems in terms of availability and accuracy can be solved, but the following problems remain.
【０００７】 アナログ信号を高精度にしようとすると、上述したように、変換前のデータの ビット数が多く必要であるが、ビット数を多くした場合、変換テーブルに格納す るデータ量が非常に多くなる。また、多くの場合、補正前のデータと補正後のデ ータのビット数は等しく、補正前のデータを読出アドレスとして受ける変換テー ブルのアクセス構成が複雑となる。また、メモリ（変換テーブル）のアクセスを 伴うので、最終的に出力アナログ信号を得るまでの時間も長くなる。To make an analog signal highly accurate, as described above, a large number of bits of data before conversion are required. However, if the number of bits is increased, the amount of data stored in the conversion table becomes very large. Will increase. In many cases, the pre-correction data and the post-correction data have the same number of bits, which complicates the access configuration of the conversion table that receives the pre-correction data as a read address. Further, since the memory (conversion table) is accessed, it takes a long time to finally obtain the output analog signal.
【０００８】 本考案は、以上の点を考慮してなされたものであり、処理ビット数が少ないデ ジタル／アナログ変換回路の組合せによって、非線形変換される前の入力データ のビット数より多いビット数相当の精度を有する出力アナログ信号を得ることが できる、しかも、簡単な構成で高速に出力アナログ信号が得られる、データの非 線形変換を伴うデジタル／アナログ変換装置を提供しようとするものである。The present invention has been made in consideration of the above points, and a combination of digital / analog conversion circuits with a small number of processing bits has a larger number of bits than the number of input data before nonlinear conversion. An object of the present invention is to provide a digital / analog conversion device which is capable of obtaining an output analog signal with a considerable degree of accuracy and which can obtain an output analog signal at a high speed with a simple structure and which involves non-linear conversion of data.
【０００９】[0009]
かかる課題を解決するため、本考案においては、入力データと出力アナログ信 号との関係を表す非線形変換曲線を折線近似し、各線分の出力アナログ信号の最 小値を２の所定乗の組合せにし、かつ、各線分の傾きを２の所定乗又は２の所定 乗分の１に選定しておく。そして、入力データが与えられたときに、適用する線 分を決定する線分決定手段と、決定した線分の最小値アナログ信号に対応した最 小値データを作成する最小値データ作成手段と、作成された最小値データを最小 値アナログ信号に変換する最小値データ用デジタル／アナログ変換手段と、出力 しようとするアナログ信号と最小値アナログ信号との差である増分アナログ信号 に対応した増分データを、入力データ及び決定された線分の情報に基づいて作成 する増分データ作成手段と、作成された増分データを増分アナログ信号に変換す る増分データ用デジタル／アナログ変換手段と、各デジタル／アナログ変換手段 からの最小値アナログ信号及び増分アナログ信号を加算して出力アナログ信号を 得る加算手段とを備えた。 In order to solve such a problem, in the present invention, a nonlinear conversion curve representing the relationship between input data and an output analog signal is approximated by a broken line, and the minimum value of the output analog signal of each line segment is set to a predetermined power of 2. In addition, the slope of each line segment is selected to be a predetermined power of 2 or a predetermined power of 2. Then, when the input data is given, a line segment determining means for determining a line segment to be applied, a minimum value data creating means for creating minimum value data corresponding to the minimum value analog signal of the determined line segment, and The minimum value data digital / analog conversion means for converting the created minimum value data to the minimum value analog signal, and the incremental data corresponding to the incremental analog signal which is the difference between the analog signal to be output and the minimum value analog signal are output. Incremental data creating means for creating based on the input data and the determined line segment information, incremental data digital / analog converting means for converting the created incremental data into an incremental analog signal, and each digital / analog conversion Means for adding the minimum value analog signal and the incremental analog signal from the means to obtain an output analog signal.
【００１０】[0010]
本考案では、入力データと出力アナログ信号との関係を表す非線形変換曲線に 折線近似曲線を適用する。ここで、折線近似曲線は以下のようなものとする。す なわち、各線分の出力アナログ信号の最小値が２の所定乗の組合せ値で、かつ、 各線分の傾きが２の所定乗又は２の所定乗分の１である折線近似曲線を適用する 。 In the present invention, a polygonal approximation curve is applied to the non-linear conversion curve representing the relationship between the input data and the output analog signal. Here, the polygonal line approximation curve is as follows. That is, a polygonal line approximation curve in which the minimum value of the output analog signal of each line segment is a combination value of a predetermined power of 2 and the slope of each line segment is a predetermined power of 2 or a predetermined power of 2 is applied. ..
【００１１】 本考案において、線分決定手段は、入力データが与えられたときに、適用する 線分を決定し、決定した線分の情報を最小値データ作成手段及び増分データ作成 手段に与える。最小値データ作成手段は、決定された線分の最小値アナログ信号 に対応した最小値データを作成し、最小値データ用デジタル／アナログ変換手段 は、この最小値データを最小値アナログ信号に変換して加算手段に与える。他方 、増分データ作成手段は、出力しようとするアナログ信号と最小値アナログ信号 との差である増分アナログ信号に対応した増分データを、入力データ及び決定さ れた線分に基づいて作成し、増分データ用デジタル／アナログ変換手段は、この 増分データを増分アナログ信号に変換して加算手段に与える。そして、加算手段 が、各デジタル／アナログ変換手段からの最小値アナログ信号及び増分アナログ 信号を加算することで出力アナログ信号を作成する。In the present invention, the line segment determining means determines the line segment to be applied when the input data is given, and supplies the determined line segment information to the minimum value data creating means and the incremental data creating means. The minimum value data creating means creates minimum value data corresponding to the determined minimum value analog signal of the line segment, and the minimum value data digital / analog converting means converts the minimum value data to the minimum value analog signal. And give it to the addition means. On the other hand, the incremental data creating means creates incremental data corresponding to the incremental analog signal, which is the difference between the analog signal to be output and the minimum value analog signal, based on the input data and the determined line segment, and The data digital / analog conversion means converts the increment data into an increment analog signal and supplies it to the addition means. Then, the adding means creates an output analog signal by adding the minimum value analog signal and the incremental analog signal from each digital / analog converting means.
【００１２】[0012]
以下、本考案によるデータの非線形変換を伴うデジタル／アナログ変換装置を 、液晶ライトバルブに対する印加電圧の発生部構成に適用した一実施例を、図面 を参照しながら詳述する。 Hereinafter, an embodiment in which a digital / analog conversion device with non-linear conversion of data according to the present invention is applied to a configuration of a voltage applied to a liquid crystal light valve will be described in detail with reference to the drawings.
【００１３】 図２は、液晶ライトバルブの印加電圧−透過率特性曲線及び印加電圧−透過率 補正曲線を示すものである。印加電圧−透過率特性は、図２の曲線Ｃ１に示すよ うにＳ字状曲線を有するものである。従って、映像信号に対する透過率を図２の 直線Ｌ１に示すように線形関係とするためには、映像信号を図２の曲線Ｃ２に示 す逆Ｓ字状の補正曲線に従って予め変換して液晶ライトバルブに与えることを有 する。このような補正曲線Ｃ２に従う補正をデジタル的に行なう場合、補正曲線 Ｃ２を近似して変換する方法があり、この実施例の場合、図３に示す折線近似曲 線Ｃ３を用いることとしている。FIG. 2 shows an applied voltage-transmittance characteristic curve and an applied voltage-transmittance correction curve of the liquid crystal light valve. The applied voltage-transmittance characteristic has an S-shaped curve as shown by the curve C1 in FIG. Therefore, in order to make the transmittance for the video signal linear as shown by the straight line L1 in FIG. 2, the video signal is previously converted according to the inverse S-shaped correction curve shown by the curve C2 in FIG. To give to the valve. When the correction according to the correction curve C2 is performed digitally, there is a method of approximating and converting the correction curve C2. In this embodiment, the polygonal line approximated curve C3 shown in FIG. 3 is used.
【００１４】 なお、図３は、入力映像データｘが８ビットであり、階調制御のダイナミック レンジに余裕を持たせるため、１６〜２４０（１０進表記）の範囲を入力映像デ ータｘがダイナミックレンジとしている。すなわち、この範囲が非線形変換（印 加電圧−透過率補正）の対象範囲としている。また、図３における縦軸は、補正 後の映像データと見ることができるが、ここでは、デジタル／アナログ変換され た出力アナログ信号を意味しているものとする。Note that in FIG. 3, the input video data x is 8 bits, and the input video data x has a range of 16 to 240 (decimal notation) in order to have a margin in the dynamic range of gradation control. It has a dynamic range. That is, this range is the target range of nonlinear conversion (application voltage-transmittance correction). Further, the vertical axis in FIG. 3 can be regarded as corrected image data, but here, it is assumed that it means an output analog signal which is digital / analog converted.
【００１５】 ここで、折線近似曲線Ｃ３は、以下のような観点から選定されている。 (1) 各線分の出力アナログ信号ｙの最小値が、２の所定乗（例えば、１６、３ ２、６４、１２８）の組合せ値であること。 (2) 各線分の傾きが、２の所定乗、又は、２の所定乗分の１であること。例え ば、４、２、１、１／２又は１／４であること。 この実施例の場合、このような観点から選定された折線近似曲線Ｃ３は、８個 の線分ｄ１〜ｄ８からなり、各線分ｄ１、ｄ２、…、ｄ８について、入力映像デ ータｘと出力アナログ信号ｙとの間には以下に示す関係がある。 線分ｄ１： ｙ＝４（ｘ−１６）＋１６ １６≦ｘ＜３２ 線分ｄ２： ｙ＝２（ｘ−３２）＋８０ ３２≦ｘ＜４８ 線分ｄ３： ｙ＝（ｘ−４８）＋１１２ ４８≦ｘ＜８０ 線分ｄ４： ｙ＝（ｘ−８０）／２＋１４４ ８０≦ｘ＜１１２ 線分ｄ５： ｙ＝（ｘ−１１２）／４＋１６０ １１２≦ｘ＜１７６ 線分ｄ６： ｙ＝（ｘ−１７６）／２＋１７６ １７６≦ｘ＜２０８ 線分ｄ７： ｙ＝（ｘ−２０８）＋１９２ ２０８≦ｘ＜２２４ 線分ｄ８： ｙ＝２（ｘ−２２４）＋２０８ ２２４≦ｘ＜２４０● このような入出力関係を有する線分ｄ１〜ｄ８でなる折線近似曲線Ｃ３に従い 、印加電圧−透過率補正及びデジタル／アナログ変換を行なう実施例のデジタル ／アナログ変換装置は、図１に示す構成を有する。Here, the polygonal line approximation curve C3 is selected from the following viewpoints. (1) The minimum value of the output analog signal y of each line segment is a combination value of a predetermined power of 2 (for example, 16, 32, 64, 128). (2) The inclination of each line segment is a predetermined power of 2 or a predetermined power of 2. For example, it should be 4, 2, 1, 1/2 or 1/4. In the case of this embodiment, the polygonal line approximation curve C3 selected from this point of view is composed of eight line segments d1 to d8. For each line segment d1, d2, ..., D8, input image data x and output There is the following relationship with the analog signal y. Line segment d1: y = 4 (x−16) +16 16 ≦ x <32 Line segment d2: y = 2 (x−32) +80 32 ≦ x <48 Line segment d3: y = (x−48) +112 48 ≦ x <80 line segment d4: y = (x-80) / 2 + 144 80 ≦ x <112 line segment d5: y = (x-112) / 4 + 160 112 ≦ x <176 line segment d6: y = (x-176) / 2 + 176 176 ≦ x <208 Line segment d7: y = (x−208) +192 208 ≦ x <224 Line segment d8: y = 2 (x−224) +208 224 ≦ x <240 ● The digital / analog converter of the embodiment which performs applied voltage-transmittance correction and digital / analog conversion according to the polygonal line approximated curve C3 composed of the line segments d1 to d8 has the configuration shown in FIG.
【００１６】 このデジタル／アナログ変換装置の構成の説明の前に、このような構成に至っ た概念を説明する。入力映像データｘの値により適用する線分の識別を行なう。 適用する線分の出力アナログ信号ｙの最小値を作成する第１のデジタル／アナロ グ変換部を設ける。また、適用する線分の出力アナログ信号ｙの最小値から、実 際の出力アナログ信号ｙの値がどれだけ異なるかを示す増分アナログ信号を作成 する第２のデジタル／アナログ変換部を設ける。そして、第１及び第２のデジタ ル／アナログ変換部からのアナログ信号を加算して最終的な出力アナログ信号ｙ を得る。Before describing the configuration of this digital / analog conversion device, the concept leading to such a configuration will be described. The line segment to be applied is identified by the value of the input video data x. A first digital / analog conversion unit that creates the minimum value of the output analog signal y of the line segment to be applied is provided. Further, a second digital / analog converter is provided which creates an incremental analog signal indicating how much the actual value of the output analog signal y differs from the minimum value of the output analog signal y of the line segment to be applied. Then, the analog signals from the first and second digital / analog converters are added to obtain the final output analog signal y 1.
【００１７】 例えば、入力映像データｘとして「３６（１０進表記）」が与えられたとする 。この場合には、線分ｄ２が適用されることになる。第１のデジタル／アナログ 変換部は、この線分ｄ２の最小値「８０」のアナログ信号を作成する。第２のデ ジタル／アナログ変換部は、入力映像データｘの値「３６」とこの線分ｄ２の入 力映像データｘの最小値「３２」との差「４」にこの線分ｄ２の傾き「２」を掛 けてこの線分ｄ２における出力アナログ信号の最小値「８０」からの増分アナロ グ信号「８」を作成する。そして、最小値アナログ信号「８０」と増分アナログ 信号「８」とを加算することで、印加電圧−透過率補正がなされた最終的な出力 アナログ信号ｙとして「８８」を得る。For example, assume that “36 (decimal notation)” is given as the input video data x. In this case, the line segment d2 is applied. The first digital / analog converter creates an analog signal having the minimum value "80" of the line segment d2. The second digital-to-analog converter determines the difference "4" between the value "36" of the input video data x and the minimum value "32" of the input video data x of this line segment d2 to the slope of this line segment d2. By multiplying by "2", an incremental analog signal "8" is created from the minimum value "80" of the output analog signal on this line segment d2. Then, by adding the minimum value analog signal “80” and the incremental analog signal “8”, “88” is obtained as the final output analog signal y with the applied voltage-transmittance correction.
【００１８】 上述のような概念に従って具現化された図１に示す実施例のデジタル／アナロ グ変換装置において、入力映像データｘは、線分決定回路１及びビットシフト回 路１０に与えられる。In the digital / analog conversion device of the embodiment shown in FIG. 1 embodied according to the above concept, the input video data x is given to the line segment determination circuit 1 and the bit shift circuit 10.
【００１９】 線分決定回路１は、例えば基準値を内蔵させたコンパレータ回路でなり、入力 映像データｘの値に基づいて、どの線分を適用するかを決定するものであり、決 定した線分の識別信号を第１及び第２のデコーダ回路２０及び１１に与える。The line segment determination circuit 1 is, for example, a comparator circuit having a built-in reference value, and determines which line segment to apply based on the value of the input video data x. Minute identification signals are provided to the first and second decoder circuits 20 and 11.
【００２０】 第１のデコーダ回路２０は、４ビットデジタル／アナログ変換回路２１と共に 、適用線分の最小値に対応したアナログ信号を作成するものである。The first decoder circuit 20, together with the 4-bit digital / analog conversion circuit 21, creates an analog signal corresponding to the minimum value of the applicable line segment.
【００２１】 この実施例の場合、各線分ｄ１、ｄ２、…、ｄ８の最小値アナログ信号は、１ ６、８０、１１２、１４４、１６０、１７６、１９２、２０８であり、いずれの 最小値アナログ信号も１６、３２、６４、１２８の組合せで規定できるものであ る。すなわち、各線分の最小値アナログ信号に対応するデジタルデータ（最小値 データ）ＭＩＮＤを、図４に示すように、その最下位ビット（ＬＳＢ）を１６に 対応させ、第２ビットを３２に対応させ、第３ビットを６４に対応させ、最上位 ビット（ＭＳＢ）を１２８に対応させた４ビットで表すことができる。In the case of this embodiment, the minimum value analog signal of each of the line segments d1, d2, ..., D8 is 16, 80, 112, 144, 160, 176, 192, 208, and any minimum value analog signal. Can also be specified by a combination of 16, 32, 64 and 128. That is, as shown in FIG. 4, the least significant bit (LSB) of the digital data (minimum value data) MIND corresponding to the minimum value analog signal of each line segment is associated with 16 and the second bit is associated with 32. , The third bit can be represented by 64, and the most significant bit (MSB) can be represented by 4 bits corresponding to 128.
【００２２】 第１のデコーダ回路２０は、決定された線分の識別信号に対応した最小値デー タＭＩＮＤを作成して４ビットデジタル／アナログ変換回路２１に与える。図４ に示すように、例えば、決定線分が線分ｄ１であれば「０００１（２進表記）」 の最小値データＭＩＮＤを出力し、決定線分がｄ５であれば「１０１０」の最小 値データＭＩＮＤを出力する。４ビットデジタル／アナログ変換回路２１は、１ ビットの違い（変換分解能）がアナログ信号における「１６」だけ異なるように 、最小値データＭＩＮＤをデジタル／アナログ変換するものであり、変換された アナログ信号を対象線分の最小値アナログ信号ＭＩＮＡとして加算器２に与える 。The first decoder circuit 20 creates minimum value data MIND corresponding to the determined line segment identification signal and supplies it to the 4-bit digital / analog conversion circuit 21. As shown in FIG. 4, for example, if the determined line segment is the line segment d1, the minimum value data MIND of “0001 (binary notation)” is output, and if the determined line segment is d5, the minimum value data of “1010” is output. The data MIND is output. The 4-bit digital / analog conversion circuit 21 performs digital / analog conversion of the minimum value data MIND so that the difference of 1 bit (conversion resolution) differs by “16” in the analog signal, and converts the converted analog signal. It is given to the adder 2 as the minimum value analog signal MINA of the target line segment.
【００２３】 上述したビットシフト回路１０及び第２のデコーダ回路１１は、後述するスイ ッチ回路１２、マスク回路１３及び８ビットデジタル／アナログ変換回路１４と 共に、対象線分の最小値アナログ信号ＭＩＮＡと実際の出力アナログ信号ＡＯＵ Ｔとの差を示す増分アナログ信号ＤＩＦＡを作成するものである。The bit shift circuit 10 and the second decoder circuit 11 described above, together with a switch circuit 12, a mask circuit 13 and an 8-bit digital / analog conversion circuit 14, which will be described later, together with the minimum value analog signal MINA of the target line segment. And an incremental analog signal DIFA indicating the difference between the output analog signal AOUT and the actual output analog signal.
【００２４】 ここで、傾きが最も大きい線分ｄ１を考える。この線分ｄ１の傾きは４である ので、この線分の増分アナログ信号ＤＩＦＡの分解能は４である。この線分ｄ１ の入力映像データｘの変化範囲は１６から３１の１６段階であり、従って、この 線分ｄ１の増分アナログ信号ＤＩＦＡは、０、４、８、１２、…、５６、６０の いずれかの値をとる。これらの値に対応するデジタルデータ（増分データ）は、 最下位ビット（ＬＳＢ）を４に対応させ、第２ビットを８に対応させ、第３ビッ トを１６に対応させ、最上位ビット（ＭＳＢ）を３２に対応させた４ビットて表 すことができる。Here, consider the line segment d1 having the largest inclination. Since the slope of this line segment d1 is 4, the resolution of the incremental analog signal DIFA of this line segment is 4. The change range of the input video data x of the line segment d1 is 16 steps from 16 to 31, and therefore, the incremental analog signal DIFA of the line segment d1 is 0, 4, 8, 12, ..., 56, 60. Takes a value. Digital data (incremental data) corresponding to these values has the least significant bit (LSB) associated with 4, the second bit associated with 8, the third bit associated with 16, and the most significant bit (MSB). ) Can be represented as 4 bits corresponding to 32.
【００２５】 次に、傾きが最も小さい線分ｄ５を考える。この線分ｄ５の傾きは１／４であ るので、この線分の増分アナログ信号ＤＩＦＡの分解能は１／４である。この線 分ｄ５の入力映像データｘの変化範囲は１１２から１７５の６４段階であり、従 って、この線分ｄ５の増分アナログ信号ＤＩＦＡは、０、１／４、１／２、３／ ４、１、…、１５＋１／２、１５＋３／４のいずれかの値をとる。これらの値に 対応するデジタルデータ（増分データ）は、最下位ビット（ＬＳＢ）を１／４に 対応させ、第２ビットを１／２に対応させ、第３ビットを１に対応させ、第４ビ ットを２に対応させ、第５ビットを４に対応させ、最上位ビット（ＭＳＢ）を８ に対応させた６ビットて表すことができる。Next, consider the line segment d5 having the smallest inclination. Since the slope of this line segment d5 is 1/4, the resolution of the incremental analog signal DIFA of this line segment is 1/4. The change range of the input video data x of the line segment d5 is 64 steps from 112 to 175. Therefore, the incremental analog signal DIFA of the line segment d5 is 0, 1/4, 1/2, 3/4. , ..., 15 + 1/2, 15 + 3/4. In the digital data (incremental data) corresponding to these values, the least significant bit (LSB) corresponds to 1/4, the second bit corresponds to 1/2, the third bit corresponds to 1, and the fourth bit corresponds to The bit can be represented as 6 bits by associating the bit with 2, the 5th bit as 4, and the most significant bit (MSB) as 8.
【００２６】 従って、全ての線分について適用できるような増分アナログ信号ＤＩＦＡを規 定する増分データＤＩＦＤは、最下位ビットを１／４に対応させ、第２ビットを １／２に対応させ、第３ビットを１に対応させ、第４ビットを２に対応させ、第 ５ビットを４に対応させ、第６ビットを８に対応させ、第７ビットを１６に対応 させ、最上位ビットを３２に対応させた８ビットて表すことができる。Therefore, in the incremental data DIFD that defines the incremental analog signal DIFA that can be applied to all line segments, the least significant bit corresponds to ¼, the second bit corresponds to ½, and the second bit corresponds to ½. Corresponds 3 bits to 1, 4th bit to 2, 5th bit to 4, 6th bit to 8, 7th bit to 16, most significant bit to 32 It can be represented by corresponding 8 bits.
【００２７】 図５は、このような８ビットでなる増分データＤＩＦＤにおける各線分ｄ１、 ｄ２、…、ｄ８についての有効ビットを示したものである。なお、図５における 「Ｍ」は無効ビットを意味する。例えば、線分ｄ１については上述したように、 ４、８、１６、３２に対応する第５ビットから最上位ビットが有効ビットＤ11〜 Ｄ14であり、最下位ビットから第４ビットが無効ビットＭである。また、線分ｄ ２については２、４、８、１６に対応する第４ビットから第７ビットが有効ビッ トＤ21〜Ｄ24であり、最下位ビットから第３ビット及び最上位ビットが無効ビッ トＭである。FIG. 5 shows effective bits for each line segment d1, d2, ..., D8 in such 8-bit incremental data DIFD. In addition, "M" in FIG. 5 means an invalid bit. For example, for the line segment d1, as described above, the 5th bit to the most significant bit corresponding to 4, 8, 16 and 32 are valid bits D11 to D14, and the 4th bit from the least significant bit to the invalid bit M. is there. Regarding the line segment d2, the 4th to 7th bits corresponding to 2, 4, 8, and 16 are valid bits D21 to D24, and the 3rd bit from the least significant bit and the most significant bit are invalid bits. It is M.
【００２８】 図６は、線分ｄ１についての入力映像データｘと、線分ｄ１についての入力映 像データｘに対応する増分データＤＩＦＤとを書き出したものである。この図６ から明らかなように、入力映像データｘの下位４ビットと、増分データＤＩＦＤ の上位４ビットでなる有効ビットとは、入力映像データｘの値によらずにその論 理値は等しい（図６における点線での囲繞範囲同士）。なお、入力映像データｘ の分解能とデータＤＩＦＤの分解能とが異なるので、各ビットが意味する値自体 は異なる。従って、傾きが４である線分ｄ１の場合には、入力映像データｘを上 位側に４ビットだけシフトさせることで増分データＤＩＦＤを作成することがで きる。In FIG. 6, the input video data x for the line segment d1 and the incremental data DIFD corresponding to the input image data x for the line segment d1 are written. As is clear from FIG. 6, the lower 4 bits of the input video data x and the effective bit composed of the upper 4 bits of the increment data DIFD have the same logical value regardless of the value of the input video data x ( Enclosed ranges in dotted line in FIG. 6). Since the resolution of the input video data x 1 and the resolution of the data DIFD are different, the value itself which each bit means is different. Therefore, in the case of the line segment d1 having an inclination of 4, the increment data DIFD can be created by shifting the input video data x by 4 bits to the upper side.
【００２９】 図示は省略するが、同様に、傾きが２である線分ｄ２及びｄ８の場合には、入 力映像データｘを上位側に３ビットだけシフトさせることで増分データＤＩＦＤ を作成することができ、傾きが１である線分ｄ３及びｄ７の場合には、入力映像 データｘを上位側に２ビットだけシフトさせることで増分データＤＩＦＤを作成 することができ、傾きが１／２である線分ｄ４及びｄ６の場合には、入力映像デ ータｘを上位側に１ビットだけシフトさせることで増分データＤＩＦＤを作成す ることができ、傾きが１／４である線分ｄ５の場合には、入力映像データｘをそ のまま用いることで増分データＤＩＦＤを作成することができる。Although not shown, similarly, in the case of the line segments d2 and d8 having the inclination of 2, the increment data DIFD is created by shifting the input video data x by 3 bits to the upper side. In the case of the line segments d3 and d7 having a slope of 1, the increment data DIFD can be created by shifting the input video data x by 2 bits to the upper side, and the slope is 1/2. In the case of line segments d4 and d6, incremental data DIFD can be created by shifting the input video data x by 1 bit to the upper side, and in the case of line segment d5 with a slope of 1/4 In this case, by using the input video data x as it is, the incremental data DIFD can be created.
【００３０】 入力映像データｘが与えられる上述したビットシフト回路１０は、入力映像デ ータｘを４ビットだけ上位にシフトしたデータｘ４と、入力映像データｘを３ビ ットだけ上位にシフトしたデータｘ３と、入力映像データｘを２ビットだけ上位 にシフトしたデータｘ２と、入力映像データｘを１ビットだけ上位にシフトした データｘ１と、入力映像データｘがそのままのデータｘ０とを５入力１出力のス イッチ回路１２に与える。The above-described bit shift circuit 10 to which the input video data x is given shifts the input video data x by 4 bits to the upper data x 4 and the input video data x by 3 bits to the higher data. The data x3, the data x2 obtained by shifting the input video data x by 2 bits to the upper side, the data x1 obtained by shifting the input video data x by 1 bit to the upper side, and the data x0 in which the input video data x is the same as 5 inputs 1 It is applied to the output switch circuit 12.
【００３１】 このスイッチ回路１２には、第２のデコーダ回路１１から選択制御信号が与え られ、スイッチ回路１２は、この選択制御信号に応じてデータｘ４〜ｘ０のいず れかを選択してマスク回路１３に与える。第２のデコーダ回路１２は、線分決定 回路１からの線分識別信号に基づき、対象線分の傾きに対応した選択制御信号を スイッチ回路１２に出力する。上述したように、傾きに対応して入力映像データ ｘのビットシフト量が定まっており、第２のデコーダ回路１１は、対象線分が有 する傾きに対応したシフト量を有するいずれかのデータｘ４〜ｘ０を選択させる ような選択制御信号を出力する。A selection control signal is given to the switch circuit 12 from the second decoder circuit 11, and the switch circuit 12 selects any one of the data x4 to x0 according to the selection control signal and masks it. It is given to the circuit 13. The second decoder circuit 12 outputs a selection control signal corresponding to the inclination of the target line segment to the switch circuit 12 based on the line segment identification signal from the line segment determination circuit 1. As described above, the bit shift amount of the input video data x is determined corresponding to the inclination, and the second decoder circuit 11 determines that any data x4 having the shift amount corresponding to the inclination of the target line segment. A selection control signal for selecting ~ x0 is output.
【００３２】 スイッチ回路１２で選択された８ビットデータはマスク回路１３に与えられる 。このマスク回路１３は、出力ビットラインとしても８ビット分のラインを有し 、各出力ビットラインは下位側からそれぞれ、１／４、１／２、１、２、４、８ 、１６、３２に対応している。マスク回路１３は、入力された８ビットデータを 出力ビットラインに出力させようとすると共に、第２のデコーダ回路１１から指 示された位置のビットラインへの出力だけをマスクするものである。第２のデコ ーダ回路１１は、線分決定回路１からの線分識別信号に基づき、対象線分によっ て定まる位置のビットをマスクさせる制御信号をマスク回路１３に出力する。マ スク回路１３によってマスクさせるビット位置は、図５に示した無効ビットの位 置である。The 8-bit data selected by the switch circuit 12 is given to the mask circuit 13. The mask circuit 13 also has a line for 8 bits as an output bit line, and each output bit line is divided into 1/4, 1/2, 1, 2, 4, 8, 16 and 32 from the lower side. It corresponds. The mask circuit 13 tries to output the input 8-bit data to the output bit line, and masks only the output from the second decoder circuit 11 to the bit line at the position indicated. The second decoder circuit 11 outputs to the mask circuit 13 a control signal for masking the bit at the position determined by the target line segment based on the line segment identification signal from the line segment determination circuit 1. The bit positions masked by the mask circuit 13 are the positions of the invalid bits shown in FIG.
【００３３】 このようにして図５に示した有効ビットだけが通過したデータ、従って増分デ ータＤＩＦＤは、８ビットデジタル／アナログ変換回路１４に与えられ、増分ア ナログ信号ＤＩＦＡに変換されて加算器２に与えられる。In this way, the data through which only the effective bits shown in FIG. 5, that is, the increment data DIFD, are given to the 8-bit digital / analog conversion circuit 14, converted into the increment analog signal DIFA, and added. Given to vessel 2.
【００３４】 このようにして加算器２に与えられた、対象線分の最小値アナログ信号ＭＩＮ Ａ、及び、この最小値アナログ信号ＭＩＮＡからの増分アナログ信号ＤＩＦＡが この加算器２によって加算されて、印加電圧−透過率補正が既に実行されている 出力アナログ信号ｙとなる。In this way, the minimum value analog signal MIN A given to the adder 2 and the incremental analog signal DIFA from this minimum value analog signal MINA are added by this adder 2, The output analog signal y is the voltage for which the applied voltage-transmittance correction has already been executed.
【００３５】 従って、上述した実施例によれば、印加電圧−透過率補正曲線を折線近似し、 各線分の入力映像データ及び出力アナログ信号の変化範囲を２の所定乗にし、し かも、各線分の傾きを２の所定乗又は２の所定乗分の１に選定し、入力映像デー タが与えられたときに、適用する線分を決定し、その線分の最小値アナログ信号 と、この最小値アナログ信号からの増分アナログ信号を別個の得てこれらを加算 して出力アナログ信号を得るようにしたので、処理ビット数が少ないデジタル／ アナログ変換回路の組合せによって、印加電圧−透過率補正される前の入力映像 データのビット数より多いビット数相当の精度を有する出力アナログ信号を得る ことができる。Therefore, according to the above-described embodiment, the applied voltage-transmittance correction curve is approximated by a broken line, and the change range of the input image data and the output analog signal of each line segment is set to a predetermined power of 2, and each line segment may be changed. Is selected to be a predetermined power of 2 or a predetermined power of 2, and when the input video data is given, the line segment to be applied is determined, and the minimum analog signal of this line segment and this minimum Since the incremental analog signal from the value analog signal is separately obtained and these are added to obtain the output analog signal, the applied voltage-transmittance is corrected by the combination of the digital / analog conversion circuits with a small number of processing bits. It is possible to obtain an output analog signal having a precision equivalent to the number of bits larger than the number of bits of the previous input video data.
【００３６】 すなわち、印加電圧−透過率補正を従来のように変換テーブルを用いて行なう 場合、出力アナログ信号の分解能は１であるが、この実施例の場合、出力アナロ グ信号の分解能は１／４であり、２ビット分だけ精度が向上する。言い換えると 、８ビットの入力データに対して１０ビットのデジタル／アナログ変換回路を適 用したと同様な精度を実現することができる。That is, when the applied voltage-transmittance correction is performed using the conversion table as in the conventional case, the resolution of the output analog signal is 1, but in the case of this embodiment, the resolution of the output analog signal is 1 /. Therefore, the accuracy is improved by 2 bits. In other words, it is possible to achieve the same accuracy as when a 10-bit digital / analog conversion circuit is applied to 8-bit input data.
【００３７】 また、この実施例の場合、制御構成が複雑となるメモリ（変換テーブル）を用 いずに論理素子等の組合せによって装置を実現でき、構成を簡単にできると共に 、高速なデジタル／アナログ変換を実現できる。Further, in the case of this embodiment, the device can be realized by a combination of logic elements and the like without using a memory (conversion table) whose control configuration becomes complicated, and the configuration can be simplified, and high-speed digital / analog The conversion can be realized.
【００３８】 なお、本考案は、液晶ライトバルブに対する印加電圧の発生部構成に適用され るものに限らず、データの非線形変換を伴うデジタル／アナログ変換構成に広く 適用することができる。It should be noted that the present invention is not limited to being applied to the configuration of the voltage applied to the liquid crystal light valve, but can be widely applied to digital / analog conversion configurations involving non-linear conversion of data.
【００３９】[0039]
以上のように、本考案によれば、非線形変換曲線を折線近似し、各線分の入力 データ及び出力アナログ信号の変化範囲を２の所定乗にし、しかも、各線分の傾 きを２の所定乗又は２の所定乗分の１に選定し、入力データが与えられたときに 、適用する線分を決定し、その線分の最小値アナログ信号と、この最小値アナロ グ信号からの増分アナログ信号を別個の得てこれらを加算して出力アナログ信号 を得るようにしたので、処理ビット数が少ないデジタル／アナログ変換回路の組 合せによって非線形変換される前の入力データのビット数より多いビット数相当 の精度を有する出力アナログ信号が得られる、しかも、構成が簡単な変換速度を 速くできるデジタル／アナログ変換装置を実現できる。 As described above, according to the present invention, the nonlinear conversion curve is approximated by a polygonal line, the change range of the input data and the output analog signal of each line segment is set to a predetermined power of 2, and the inclination of each line segment is set to a predetermined power of 2. Or, select a predetermined power of 2 and determine the line segment to be applied when the input data is given, and determine the minimum value analog signal of that line segment and the incremental analog signal from this minimum value analog signal. Since they are obtained separately and added to obtain the output analog signal, the number of processed bits is equivalent to the number of bits of the input data before nonlinear conversion by the combination of digital / analog conversion circuits. It is possible to realize a digital / analog conversion device that can obtain an output analog signal with the accuracy of 1.
【図１】実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an embodiment.
【図２】印加電圧−透過率特性曲線及び印加電圧−透過
率補正曲線を示す特性曲線図である。FIG. 2 is a characteristic curve diagram showing an applied voltage-transmittance characteristic curve and an applied voltage-transmittance correction curve.
【図３】印加電圧−透過率補正曲線の実施例による近似
曲線を示す説明図である。FIG. 3 is an explanatory diagram showing an approximate curve of an applied voltage-transmittance correction curve according to an embodiment.
【図４】第１のデコーダ回路２０からの最小値データＭ
ＩＮＤの説明図である。FIG. 4 shows minimum value data M from the first decoder circuit 20.
It is explanatory drawing of IND.
【図５】マスク回路１３からの増分データＤＩＦＤの説
明図である。5 is an explanatory diagram of incremental data DIFD from the mask circuit 13. FIG.
【図６】入力映像データｘから増分データＤＩＦＤをビ
ットシフトにより作成できることの説明図である。FIG. 6 is an explanatory diagram showing that incremental data DIFD can be created from input video data x by bit shifting.
１…線分決定回路、２…加算器、１０…ビットシフト回
路、１１…第２のデコーダ回路、１２…スイッチ回路、
１３…マスク回路、１４…８ビットデジタル／アナログ
変換回路、２１…第１のデコーダ回路、２２…４ビット
デジタル／アナログ変換回路、ｘ…入力映像データ、Ｍ
ＩＮＤ…対象線分の最小値データ、ＭＩＮＡ…対象線分
の最小値アナログ信号、ＤＩＦＤ…増分データ、ＤＩＦ
Ａ…増分アナログ信号、ｙ…出力アナログ信号。1 ... Line segment determination circuit, 2 ... Adder, 10 ... Bit shift circuit, 11 ... Second decoder circuit, 12 ... Switch circuit,
13 ... Mask circuit, 14 ... 8-bit digital / analog conversion circuit, 21 ... First decoder circuit, 22 ... 4-bit digital / analog conversion circuit, x ... Input video data, M
IND ... Minimum value data of target line segment, MINA ... Minimum value analog signal of target line segment, DIFD ... Incremental data, DIF
A ... Incremental analog signal, y ... Output analog signal.
Claims (1)
を表す非線形変換曲線を折線近似し、各線分の出力アナ
ログ信号の最小値を２の所定乗の組合せ値にし、かつ、
各線分の傾きを２の所定乗又は２の所定乗分の１に選定
しておくと共に、 入力データが与えられたときに、適用する線分を決定す
る線分決定手段と、 決定した線分の最小値アナログ信号に対応した最小値デ
ータを作成する最小値データ作成手段と、 作成された最小値データを最小値アナログ信号に変換す
る最小値データ用デジタル／アナログ変換手段と、 出力しようとするアナログ信号と最小値アナログ信号と
の差である増分アナログ信号に対応した増分データを、
入力データ及び決定された線分に基づいて作成する増分
データ作成手段と、 作成された増分データを増分アナログ信号に変換する増
分データ用デジタル／アナログ変換手段と、 各デジタル／アナログ変換手段からの最小値アナログ信
号及び増分アナログ信号を加算して出力アナログ信号を
得る加算手段と を備えたことを特徴とするデータの非線形変換を伴うデ
ジタル／アナログ変換装置。1. A non-linear conversion curve representing a relationship between input data and an output analog signal is approximated by a polygonal line, and the minimum value of the output analog signal of each line segment is set to a combination value of a predetermined power of 2, and
The slope of each line segment is selected to be a predetermined power of 2 or a predetermined power of 2, and a line segment determining unit that determines a line segment to be applied when input data is given, and the determined line segment. Minimum value data creating means for creating the minimum value data corresponding to the minimum value analog signal, and the minimum value data digital / analog converting means for converting the created minimum value data to the minimum value analog signal Incremental data corresponding to the incremental analog signal, which is the difference between the analog signal and the minimum value analog signal,
Incremental data creating means for creating based on the input data and the determined line segment, digital / analog converting means for incremental data for converting the created incremental data into an incremental analog signal, and the minimum from each digital / analog converting means A digital / analog conversion device with non-linear conversion of data, comprising: a value analog signal and an increment analog signal to obtain an output analog signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991071922U JP2580895Y2 (en) | 1991-09-09 | 1991-09-09 | Digital / analog converter with non-linear data conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991071922U JP2580895Y2 (en) | 1991-09-09 | 1991-09-09 | Digital / analog converter with non-linear data conversion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0523634U true JPH0523634U (en) | 1993-03-26 |
| JP2580895Y2 JP2580895Y2 (en) | 1998-09-17 |
Family
ID=13474513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991071922U Expired - Lifetime JP2580895Y2 (en) | 1991-09-09 | 1991-09-09 | Digital / analog converter with non-linear data conversion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580895Y2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459866A (en) * | 1977-10-21 | 1979-05-14 | Fujitsu Ltd | Companding encoder/decoder |
| JPS54116167A (en) * | 1977-03-28 | 1979-09-10 | Furuno Electric Co | Signal detector |
| JPS5527800A (en) * | 1978-08-17 | 1980-02-28 | Siemens Ag | Digitalltooanalog converter |
| JPS5530788A (en) * | 1978-08-27 | 1980-03-04 | Japan Radio Co Ltd | Function generator by use of d/a converter |
-
1991
- 1991-09-09 JP JP1991071922U patent/JP2580895Y2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116167A (en) * | 1977-03-28 | 1979-09-10 | Furuno Electric Co | Signal detector |
| JPS5459866A (en) * | 1977-10-21 | 1979-05-14 | Fujitsu Ltd | Companding encoder/decoder |
| JPS5527800A (en) * | 1978-08-17 | 1980-02-28 | Siemens Ag | Digitalltooanalog converter |
| JPS5530788A (en) * | 1978-08-27 | 1980-03-04 | Japan Radio Co Ltd | Function generator by use of d/a converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2580895Y2 (en) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5528741A (en) | Method and apparatus for converting floating-point pixel values to byte pixel values by table lookup | |
| KR880001553B1 (en) | Controlled ram signal processor | |
| US7965302B2 (en) | Gamma conversion system | |
| JPS5863989A (en) | Contrast correction of output data for digital image processor | |
| KR940027550A (en) | Interpolation method and apparatus for improving registration adjustment in projection television | |
| US7312776B2 (en) | Apparatus set in a liquid crystal display for executing gamma correction and method thereof | |
| US5473372A (en) | Gamma correction circuit approximating non-linear digital conversion | |
| KR20010041170A (en) | Digital correction of linear approximation of gamma | |
| JP2007183342A (en) | Data converting circuit and display device using the same | |
| JPH07114466B2 (en) | Video signal fading circuit | |
| JPH0523634U (en) | Digital / analog converter with non-linear conversion of data | |
| JP2000307424A (en) | Electronic circuit and liquid crystal display device using same | |
| US6580410B1 (en) | Liquid crystal display | |
| EP0200970B1 (en) | Digital-to-analog converter | |
| JP2009094947A (en) | Correction arithmetic circuit | |
| JP2004120366A (en) | Apparatus and method for image processing | |
| US5729486A (en) | Digital dividing apparatus using a look-up table | |
| JP2003209715A (en) | Data conversion method, data conversion circuit, and data conversion program | |
| KR100306644B1 (en) | Gamma correction device and gamma correction method of digital video signal data | |
| JPH09289450A (en) | Digital to analog converter | |
| JPH10320524A (en) | Look-up table device and image generator | |
| KR100312787B1 (en) | Gamma correction device and gamma correction method of digital video signal data | |
| JP2692289B2 (en) | Arbitrary waveform generator | |
| KR100203237B1 (en) | Method and device for outputting digital sine wave | |
| JPH09148931A (en) | Correction circuit for d/a converter |