JPH05235676A - Limiter circuit - Google Patents

Limiter circuit

Info

Publication number
JPH05235676A
JPH05235676A JP4072782A JP7278292A JPH05235676A JP H05235676 A JPH05235676 A JP H05235676A JP 4072782 A JP4072782 A JP 4072782A JP 7278292 A JP7278292 A JP 7278292A JP H05235676 A JPH05235676 A JP H05235676A
Authority
JP
Japan
Prior art keywords
circuit
signal
potential
voltage
limiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4072782A
Other languages
Japanese (ja)
Inventor
Hiroyuki Okagaki
広之 岡垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP4072782A priority Critical patent/JPH05235676A/en
Publication of JPH05235676A publication Critical patent/JPH05235676A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change limiter voltage width and to form a circuit adaptive for making into an IC by setting a reference voltage with respect to a source volt age with a desired ratio, and cutting by deviating an input signal with amplitude setting the reference voltage as reference in a positive or negative direction. CONSTITUTION:The input signal Vin(a) is biased(signal (b)) so as to perform amplitude setting the potential of the reference voltage Vcc/2 as reference by R5, R6. The signal (b) is level-shifted by Vbe of a Q1 and I1XR1 by the Q1 and the R1, and its negative side is clipped(signal (c)) by the GHD potential. The signal (c) is leveled up by Vbe of a Q2 and I2XR2 by the Q2, the R2, and a Q3, an R3, and furthermore, it is biased by Vbe of the Q3 and I2XR3, and its positive side is clipped(signal (d)). Furthermore, the signal (d) is level- shifted by Vbe of a Q4 and I3XR4 by the Q4 and the R4, then, the DC bias value of the signal in which both positive and negative sides are clipped is taken out by setting at a desired value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はリミッター回路に関し、
特に、リミッター電圧幅の制御方式の改良に関する。
FIELD OF THE INVENTION The present invention relates to a limiter circuit,
In particular, it relates to improvement of the control system of the limiter voltage width.

【0002】[0002]

【従来の技術】従来のリミッター回路を図9に、その入
力波形を図10に示す。従来のリミッター回路は、ダイ
オードD1,D2とバイアス電圧源E1,E2によって
構成されており、それぞれのリミッター電圧VL1,V
L2はE1,E2の電圧とダイオードの順方向電圧VD
1,VD2を基に、式;VL1=E1+VD1、式VL
2=E2+VD2、によって得られる値に設定されてい
た。また、従来のリミッター回路では、リミッター電圧
を決定する電圧源として十分インピーダンスが低い電源
を用いなければならなかった。
2. Description of the Related Art A conventional limiter circuit is shown in FIG. 9 and its input waveform is shown in FIG. The conventional limiter circuit is composed of diodes D1 and D2 and bias voltage sources E1 and E2, and the respective limiter voltages VL1 and V2.
L2 is the voltage of E1 and E2 and the forward voltage VD of the diode
1, based on VD2, formula; VL1 = E1 + VD1, formula VL
It was set to the value obtained by 2 = E2 + VD2. Further, in the conventional limiter circuit, a power source having a sufficiently low impedance has to be used as a voltage source for determining the limiter voltage.

【0003】[0003]

【発明が解決しようとする課題】このため、リミッター
回路のIC化回路において消費電力が大きくなるといっ
た欠点を生じていた。また、リミッター特性(上下レベ
ルのリミット値をいう、以下同じ)は電源電圧とダイオ
ードの順方向電圧とで決定される固定値であり、可変に
することができないという問題があった。本発明は、リ
ミッター電圧幅を制御信号によって変更可能であり、消
費電力が少なくてIC化に適したリミッター回路を提供
することを目的とする。
For this reason, there has been a drawback that power consumption is increased in the IC circuit of the limiter circuit. Further, there is a problem that the limiter characteristic (which means a limit value of upper and lower levels, the same applies hereinafter) is a fixed value determined by the power supply voltage and the forward voltage of the diode, and cannot be made variable. It is an object of the present invention to provide a limiter circuit that can change the limiter voltage width by a control signal, consumes less power, and is suitable for use as an IC.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するた
め、本発明に基づくリミッター回路は電源電圧に対して
所望の比で基準電圧を設定する電圧設定回路と、基準電
圧の電位を基準値として振幅する入力信号を正又は負の
何れか一方向に偏移し、偏移方向が負の場合には入力波
形の負側を接地電圧の電位によって剪除し、正の場合に
は入力波形の正側を電源電流の電位によって剪除する第
1シフト回路と、該第1シフト回路を経た入力信号を、
第1シフト回路による偏移方向と逆方向に偏移し、偏移
方向が正の場合には入力波形の正側を電源電圧の電位に
よって剪除し、負の場合には入力波形の負側を接地電圧
の電位によって剪除する第2シフト回路と、該第2シフ
ト回路によって偏移された信号の直流バイアス値を所望
の値に設定する設定回路と、を有することを特徴とす
る。
In order to achieve the above object, a limiter circuit according to the present invention uses a voltage setting circuit for setting a reference voltage at a desired ratio with respect to a power supply voltage and a potential of the reference voltage as a reference value. The amplitude of the input signal is deviated to either positive or negative direction.If the deviation direction is negative, the negative side of the input waveform is sheared by the potential of the ground voltage. A first shift circuit that shears the side by the potential of the power supply current, and an input signal that has passed through the first shift circuit,
The first shift circuit shifts in the direction opposite to the shift direction. When the shift direction is positive, the positive side of the input waveform is sheared by the potential of the power supply voltage, and when it is negative, the negative side of the input waveform is changed. The present invention is characterized by including a second shift circuit that performs shearing according to the potential of the ground voltage, and a setting circuit that sets the DC bias value of the signal shifted by the second shift circuit to a desired value.

【0005】[0005]

【作用】入力信号は電圧設定回路により基準電圧の電位
を基準に振幅するようバイアスされる。バイアスされた
入力信号は基準電圧の電位により定まる電位だけレベル
シフトされる。偏移(シフト)方向が負の場合、入力波
形の負側が接地電位によって剪除(クリップ)される。
波形の負側のクリップされた信号は逆方向に所定の電位
分レベルアップし、さらにバイアスされた後、入力波形
の正側が基準電圧の電位によって偏移される。この場合
の電位増加分は、第1シフト回路による1段目レベルシ
フト値の補償電位であり、これにより入力波形の正側の
クリップ電位が定まるようになる。さらに、波形の正側
がクリップされた信号は、2段目レベルアップ値分バイ
アス電位が高くなっているので、直流値を補正して設定
する設定回路によりレベルシフトし、正負側ともクリッ
プされた信号の直流バイアス値を所望の値に設定して取
り出す。始めの偏移方向が正の場合も入力波形の剪除の
順序が入れ替わり、設定回路によりレベルアップされる
ほかは上記と同様である。
The input signal is biased by the voltage setting circuit so as to oscillate with reference to the potential of the reference voltage. The biased input signal is level-shifted by a potential determined by the potential of the reference voltage. When the shift direction is negative, the negative side of the input waveform is clipped by the ground potential.
The clipped signal on the negative side of the waveform is leveled up by a predetermined potential in the opposite direction, and after being further biased, the positive side of the input waveform is shifted by the potential of the reference voltage. The potential increase in this case is the compensation potential of the first-stage level shift value by the first shift circuit, and the clipping potential on the positive side of the input waveform is determined by this. In addition, the signal clipped on the positive side of the waveform has a higher bias potential by the level increase value of the second stage, so the level is shifted by the setting circuit that corrects and sets the DC value, and the signal clipped on both the positive and negative sides. The DC bias value of is set to a desired value and is taken out. Even when the initial shift direction is positive, the order of shearing of the input waveform is switched, and the level is raised by the setting circuit, and the same as above.

【0006】[0006]

【実施例】図1は本発明に基づくリミッター回路の構成
を示すブロック図であり、リミッター回路1は、図1A
に示すように、電源電圧Vccに対して、所望の比の基準
電圧を設定する電圧設定回路を形成する入力バイアス回
路11と、信号を負側にシフトさせる第1シフト回路を
形成するレベルシフト回路12と、信号を正側にシフト
させる第2シフト回路を形成するレベルアップ回路13
と、出力された直流バイアス値を補正して所望の値に設
定する設定回路としてのレベルシフト回路14によって
構成されている。なお、本発明のリミッター回路は、レ
ベルシフト回路とレベルアップ回路の順序を入れ替えて
図1Bに示すように入力バイアス回路11の出力信号を
正側にシフトさせる第1シフト回路としてのレベルアッ
プ回路12’と信号を負側にシフトさせる第2シフト回
路としてのレベルシフト回路13’と、出力された直流
バイアス値を補正して所望の値に設定する設定回路とし
てのレベルアップ回路14’によっても構成できる(後
述の実施例2参照)。
1 is a block diagram showing the configuration of a limiter circuit according to the present invention. The limiter circuit 1 shown in FIG.
As shown in FIG. 5, an input bias circuit 11 forming a voltage setting circuit for setting a reference voltage having a desired ratio with respect to the power supply voltage Vcc, and a level shift circuit forming a first shift circuit for shifting a signal to the negative side. 12 and a level-up circuit 13 forming a second shift circuit for shifting the signal to the positive side.
And a level shift circuit 14 as a setting circuit for correcting the output DC bias value and setting it to a desired value. In the limiter circuit of the present invention, the order of the level shift circuit and the level up circuit is exchanged, and the level up circuit 12 as the first shift circuit for shifting the output signal of the input bias circuit 11 to the positive side as shown in FIG. 1B. 'And a level shift circuit 13' as a second shift circuit for shifting the signal to the negative side, and a level up circuit 14 'as a setting circuit for correcting the output DC bias value and setting it to a desired value. Yes (see Example 2 below).

【0007】図2は図1Aに示すリミッター回路1の等
価回路である。図2の回路は、電源電圧Vccに対して、
R5,R6によって決定される所望の比の基準電圧を設
定する入力バイアス回路11と、信号を負側にシフト
(偏移)させるQ1,R1,I1によるレベルシフト回
路12と、信号を正側にシフトさせるQ2,R2,I2
によるレベルアップ回路13と、Q3,R3,I2によ
るバイアス回路と、Q4,R4,I3からなる出力バイ
アス補償のためのレベルシフト回路14によって構成さ
れる。(a)〜(e)は各構成部分の信号であり、図3
にその波形を示す。
FIG. 2 is an equivalent circuit of the limiter circuit 1 shown in FIG. 1A. The circuit shown in FIG. 2 has a power supply voltage Vcc
An input bias circuit 11 that sets a reference voltage having a desired ratio determined by R5 and R6, a level shift circuit 12 that uses Q1, R1, and I1 to shift (shift) the signal to the negative side, and a signal to the positive side. Q2, R2, I2 to shift
2 and a level shift circuit 14 for compensating the output bias composed of Q4, R4 and I3. (A) to (e) are signals of the respective constituent parts and are shown in FIG.
Shows the waveform.

【0008】入力信号Vin(a)はR5,R6による入
力バイアス回路11により基準電圧Vcc/2の電位を基
準に振幅するようバイアスされる(信号(b))。信号
(b)Q1,R1によって基準電圧Vcc/2の電位によ
りQ1のVbeとI1×R1の電位だけレベルシフトさ
れ、入力波形の負側がGND(接地)電位によってクリ
ップ(剪除)される(信号(c))。波形の負側がクリ
ップされた信号(c)はQ2,R2とQ3,R3によっ
てQ2のVbeとI2×R2の電位分レベルアップし、更
にQ3のVbeとI2×R3の電位分バイアスされ、入力
波形の正側がVcc電位によってクリップされる(信号
(d))。この場合のQ3のVbeとI2×R2の電位増
加分は、Q1,Q2による1段目レベルシフト値の補償
電位であり、これにより入力波形の正側のクリップ電位
はQ2のVbeとI2×R3の電位で決まるようになる。
更に、波形の正側がクリップされた信号(d)は、2段
目レベルアップ値分バイアス電位が高くなっているの
で、直流値を補正して設定する設定回路14を形成する
Q4,R4によってQ4のVbeとI3×R4の電位分レ
ベルシフトし、正負側ともクリップされた信号の直流バ
イアス値を所望の値に設定して取り出す(信号
(e))。これにより、トランジスタQ2とQ4のVbe
が等しく、R2とR4の抵抗値が同一であり、I2とI
3の電流値を同じとすることによって、リミッター回路
1の出力バイアス電位はR5,R6で設定したVcc/2
の入力バイアス電位と等しくなる。以上のリミッター電
位の関係は下記数式1、数式2、及び数式3に示すよう
になる。即ち、正側リミッター電位VL1は、
The input signal Vin (a) is biased by the input bias circuit 11 composed of R5 and R6 so as to swing with reference to the potential of the reference voltage Vcc / 2 (signal (b)). The signal (b) Q1 and R1 level-shifts the Vbe of Q1 and the potential of I1 × R1 by the potential of the reference voltage Vcc / 2, and the negative side of the input waveform is clipped (sheared) by the GND (ground) potential. c)). The signal (c) with the negative side of the waveform clipped is raised by V2 of Q2 and the potential of I2 × R2 by Q2, R2, Q3 and R3, and further biased by the potential of Vbe of Q3 and the potential of I2 × R3. The positive side of is clipped by the Vcc potential (signal (d)). In this case, the increase in Vbe of Q3 and the potential of I2 × R2 is the compensation potential of the first-stage level shift value by Q1 and Q2, whereby the clip potential on the positive side of the input waveform is Vbe of I2 and I2 × R3. It will be decided by the potential of.
Further, since the bias potential of the signal (d) with the positive side of the waveform clipped is higher by the level increase value of the second stage, Q4 and Q4 formed by Q4 and R4 forming the setting circuit 14 that corrects and sets the DC value. Vbe and the potential of I3 × R4 are level-shifted, and the DC bias value of the clipped signal on both the positive and negative sides is set to a desired value and taken out (signal (e)). As a result, Vbe of the transistors Q2 and Q4 is
Are equal, the resistance values of R2 and R4 are the same, and I2 and I4
By setting the current values of 3 to be the same, the output bias potential of the limiter circuit 1 is Vcc / 2 set by R5 and R6.
Becomes equal to the input bias potential of. The above-described relations of the limiter potentials are as shown in the following formula 1, formula 2, and formula 3. That is, the positive limiter potential VL1 is

【0009】[0009]

【数1】 負側リミッター電位VL2は、[Equation 1] The negative limiter potential VL2 is

【数2】 更に、出力バイアス電位Voutは、[Equation 2] Furthermore, the output bias potential Vout is

【数3】 となり、Q1〜Q4のVbe電圧とR1〜R4の抵抗値が
等しく、I1〜I3の電流値の値がトラッキング(追
従)して同一の電流値を供給するならば、数式3は次の
数式4のようになる。
[Equation 3] If the Vbe voltage of Q1 to Q4 and the resistance value of R1 to R4 are equal, and the current values of I1 to I3 track (follow) and supply the same current value, then Equation 3 is become that way.

【数4】 [Equation 4]

【0010】〈実施例1〉図4は本発明に基づくリミッ
ター回路の一実施例を示している。図4において、R1
2,R13は入力信号を固定するための入力バイアス回
路11である。Q1,R1とQ6〜Q9,R6〜R8か
らなる定電流回路は入力信号の負側クリップを行なうた
めのレベルシフト回路12を構成し、Q2,R2とQ
3,R3とQ11〜Q13,R10,R11からなる定
電流回路は正側クリップを行なうためのレベルアップ回
路13を構成している。なお、Q3,R3のバイアス値
は、Q1,R1のレベルシフト値に等しくなるように構
成される。
<First Embodiment> FIG. 4 shows an embodiment of a limiter circuit according to the present invention. In FIG. 4, R1
Reference numerals 2 and 13 denote input bias circuits 11 for fixing the input signal. The constant current circuit composed of Q1, R1 and Q6 to Q9, R6 to R8 constitutes a level shift circuit 12 for clipping the negative side of the input signal, and Q2, R2 and Q2.
The constant current circuit composed of 3, R3 and Q11 to Q13, R10, R11 constitutes a level-up circuit 13 for performing positive side clipping. The bias values of Q3 and R3 are configured to be equal to the level shift values of Q1 and R1.

【0011】また、Q4,R4とQ6,Q7とQ10,
R6,R9によって構成される定電流回路は設定回路1
4を構成し、正負側をクリップされた信号をQ2,R2
のレベルアップ値と同じだけレベルシフトして出力す
る。この回路において、Q6〜Q13,R5〜R11に
よって構成される定電流回路は制御電圧Vcにトラッキ
ングして同一の電流値を供給するようになっている。制
御電流は制御電圧VcとQ5,R5によって設定され
る。制御電圧Vcと設定電流Iの関係は下記数式5に示
す通りである。
Further, Q4, R4 and Q6, Q7 and Q10,
The constant current circuit composed of R6 and R9 is the setting circuit 1
4 and the signal whose positive and negative sides are clipped is Q2 and R2.
The level is shifted by the same amount as the level-up value of and output. In this circuit, the constant current circuit composed of Q6 to Q13 and R5 to R11 tracks the control voltage Vc and supplies the same current value. The control current is set by the control voltage Vc and Q5 and R5. The relationship between the control voltage Vc and the set current I is as shown in the following mathematical formula 5.

【0012】[0012]

【数5】 [Equation 5]

【0013】従って、Q2とQ4にVbe電圧の等しいコ
ンプリメンタリーなトランジスタを用い、R1〜R4に
同一抵抗値の抵抗を設けることによって、制御電圧Vc
の電圧に比例してリミッター電圧幅が正負対照に変化す
るリミッター回路を得ることができる。図4には制御電
圧Vcを固定された値の電流電圧として示しているが、
可変抵抗と電源を用いて任意の制御電圧Vcを設定する
ことができる。この場合のリミッター電圧幅VLWは下記
数式6の値をとる。
Therefore, by using complementary transistors having the same Vbe voltage for Q2 and Q4 and providing resistors of the same resistance value to R1 to R4, the control voltage Vc
It is possible to obtain a limiter circuit in which the limiter voltage width changes in a positive / negative contrast manner in proportion to the voltage. In FIG. 4, the control voltage Vc is shown as a current voltage having a fixed value,
An arbitrary control voltage Vc can be set using a variable resistor and a power supply. The limiter voltage width VLW in this case takes the value of the following formula 6.

【0014】[0014]

【数6】 [Equation 6]

【0015】なお、R1〜R4の抵抗比または、Q6〜
Q12とR6〜R11からなる定電流源の電流比をかえ
てレベルシフト量を変更することにより、図5に示すよ
うにリミッター位置を変更して、制御信号に対して上下
非対照のリミッター電圧制御特性VRを設定することが
できる。同様に、本発明では入力信号をR12,R13
のバイアス抵抗によりVcc/2の電位に設定している
が、このバイアス値を変更すること、即ち、R12とR
13との抵抗値の比を変えること、によって、図6Bに
示すように正又は負側のリミッター電圧を非対照に設定
できる。言い替えれば、例えば、図6Bに示すような波
形でGND電位を変更できるということであり、これは
図6Aにおいて|VU|=|VL|であっても図6Bの
ような形でリミッター電圧制御特性を設定できることを
意味する。また、図7に示すようにR1及びR6を可変
抵抗とすることで簡単に上記動作を実現できる。更に、
他の抵抗を適宜可変抵抗器にしてリミッター電圧幅等を
可変にし、任意に設定できる。更に又、本実施例ではリ
ミッター電圧の制御に制御電圧Vcを用いているが、直
接定電流源の基準電流を制御することによっても、リミ
ッター電圧を同様に制御し得ることは言うまでもない。
The resistance ratio of R1 to R4 or Q6 to
By changing the level shift amount by changing the current ratio of the constant current source consisting of Q12 and R6 to R11, the limiter position is changed as shown in FIG. The characteristic VR can be set. Similarly, in the present invention, the input signals are input to R12 and R13.
Although it is set to the potential of Vcc / 2 by the bias resistance of, the bias value must be changed, that is, R12 and R
By changing the ratio of the resistance value with 13, the positive or negative limiter voltage can be set asymmetric as shown in FIG. 6B. In other words, for example, it is possible to change the GND potential with the waveform as shown in FIG. 6B. This means that even if | VU | = | VL | in FIG. 6A, the limiter voltage control characteristic is as shown in FIG. 6B. Means that can be set. Further, as shown in FIG. 7, the above operation can be easily realized by using R1 and R6 as variable resistors. Furthermore,
Other resistors can be appropriately used as variable resistors to make the limiter voltage width and the like variable and set arbitrarily. Furthermore, although the control voltage Vc is used to control the limiter voltage in the present embodiment, it goes without saying that the limiter voltage can be similarly controlled by directly controlling the reference current of the constant current source.

【0016】〈実施例2〉図8は本発明に基づくリミッ
ター回路の他の実施例を示している。本実施例は上述の
実施例1の変形であり、R12,R13は入力信号を固
定するためのバイアス回路11であり、Q1,R1とQ
11〜Q13,R10,R11からなる定電流回路は入
力信号の正側クリップを行なうためのレベルアップ回路
12’を構成し、Q2,R2とQ3,R3とQ6〜Q
9,R6〜R8からなる定電流回路は負側クリップを行
なうためのバイアス回路13’とレベルシフト回路を構
成している。なお、Q3,R3のバイアス値がQ1,R
1のレベルアップ値と等しくなるよう構成する。正負側
をクリップされた信号はQ4,R4とQ10,Q11,
Q13とR9,R10によって構成する定電流回路によ
り形成される設定回路14’によってQ2,R2のレベ
ルシフト値と同じだけレベルアップされ、入出力レベル
を合わせて出力される。また、本実施例においても前述
の実施例1と同様にして、上下非対照のリミッター電圧
制御特性を設定することができ、正又は負側のリミッタ
ー電圧を非対照に設定でき、リミッター電圧幅等を可変
にし、任意に設定でき、更に、直接定電流源の基準電流
を制御して、リミッター電圧を制御し得る。
<Embodiment 2> FIG. 8 shows another embodiment of the limiter circuit according to the present invention. The present embodiment is a modification of the above-described first embodiment, in which R12 and R13 are bias circuits 11 for fixing an input signal, and Q1, R1 and Q1.
The constant current circuit 11-Q13, R10, R11 constitutes a level-up circuit 12 'for clipping the positive side of the input signal, and Q2, R2 and Q3, R3 and Q6-Q.
The constant current circuit composed of 9, R6 to R8 constitutes a level shift circuit and a bias circuit 13 'for performing the negative side clipping. The bias values of Q3 and R3 are Q1 and R
It is configured to be equal to the level up value of 1. The signals clipped on the positive and negative sides are Q4, R4 and Q10, Q11,
A setting circuit 14 'formed by a constant current circuit composed of Q13 and R9, R10 raises the level by the same level as the level shift value of Q2, R2, and outputs the combined input and output levels. Also in this embodiment, the upper and lower non-contrast limiter voltage control characteristics can be set and the positive or negative limiter voltage can be set to the non-contrast in the same manner as in the first embodiment, the limiter voltage width, etc. Can be made variable and can be set arbitrarily, and the limiter voltage can be controlled by directly controlling the reference current of the constant current source.

【0017】[0017]

【発明の効果】以上述べたように、本発明のリミッター
回路によれば、電圧又は電流によって、制御信号に追従
して正負リミッター電位を同時に変更することができ
る。また、正負のリミッター特性のバランスを任意に設
定することができる。更に、本発明のリミッター回路
は、低インピーダンスを必要とする電圧源が不要である
ことから、回路の低消費電力化が可能でありIC化に適
している。
As described above, according to the limiter circuit of the present invention, the positive or negative limiter potential can be simultaneously changed by following the control signal by the voltage or the current. Further, the balance of the positive and negative limiter characteristics can be set arbitrarily. Furthermore, since the limiter circuit of the present invention does not require a voltage source that requires low impedance, it is possible to reduce the power consumption of the circuit and is suitable for an IC.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に基づくリミッター回路の構成を示すブ
ロック図である。
FIG. 1 is a block diagram showing a configuration of a limiter circuit according to the present invention.

【図2】本発明に基づくリミッター回路の等価回路であ
る。
FIG. 2 is an equivalent circuit of a limiter circuit according to the present invention.

【図3】図2に示す等価回路の各構成部分の波形図であ
る。
FIG. 3 is a waveform diagram of each component of the equivalent circuit shown in FIG.

【図4】本発明に基づくリミッター回路の一実施例の回
路図である。
FIG. 4 is a circuit diagram of an embodiment of a limiter circuit according to the present invention.

【図5】上下非対照のリミッター電圧制御特性の設定例
の説明図である。
FIG. 5 is an explanatory diagram of a setting example of a limiter voltage control characteristic that is not symmetrical between upper and lower sides.

【図6】非対照に設定したリミッター電圧の設定例の説
明図である。
FIG. 6 is an explanatory diagram of a setting example of a limiter voltage set as a non-contrast.

【図7】図4の回路の一変形例を示す回路図である。FIG. 7 is a circuit diagram showing a modification of the circuit of FIG.

【図8】本発明に基づくリミッター回路の他の実施例の
回路図である。
FIG. 8 is a circuit diagram of another embodiment of the limiter circuit according to the present invention.

【図9】従来のリミッータ回路の回路図である。FIG. 9 is a circuit diagram of a conventional limiter circuit.

【図10】図9の回路の入力波形図である。FIG. 10 is an input waveform diagram of the circuit of FIG.

【符号の説明】[Explanation of symbols]

1 リミッター回路 11 入力バイアス回路(電圧設定回路) 12 レベルシフト回路(第1シフト回路) 12’ レベルアップ回路(第1シフト回路) 13 レベルアップ回路(第2シフト回路) 13’ レベルシフト回路(第2シフト回路) 14 設定回路 Vcc 電源電圧 1 limiter circuit 11 input bias circuit (voltage setting circuit) 12 level shift circuit (first shift circuit) 12 'level up circuit (first shift circuit) 13 level up circuit (second shift circuit) 13' level shift circuit (first 2 shift circuit) 14 setting circuit Vcc power supply voltage

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電源電圧に対して所望の比で基準電圧を
設定する電圧設定回路と、前記基準電圧の電位を基準値
として振幅する入力信号を正又は負の何れか一方向に偏
移し、偏移方向が負の場合には入力波形の負側を接地電
圧の電位によって剪除し、正の場合には入力波形の正側
を前記電源電圧の電位によって剪除する第1シフト回路
と、該第1シフト回路を経た入力信号を、第1シフト回
路による偏移方向と逆方向に偏移し、偏移方向が正の場
合には入力波形の正側を前記電源電圧の電位によって剪
除し、負の場合には入力波形の負側を接地電圧の電位に
よって剪除する第2シフト回路と、該第2シフト回路に
よって偏移された信号の直流バイアス値を所望の値に設
定する設定回路と、を有することを特徴とするリミッタ
ー回路。
1. A voltage setting circuit for setting a reference voltage at a desired ratio with respect to a power supply voltage, and an input signal oscillating with a potential of the reference voltage as a reference value, which is shifted in one of positive and negative directions. A first shift circuit that shears the negative side of the input waveform by the potential of the ground voltage when the shift direction is negative, and shears the positive side of the input waveform by the potential of the power supply voltage when the shift direction is positive; The input signal that has passed through the first shift circuit is shifted in a direction opposite to the shift direction of the first shift circuit, and when the shift direction is positive, the positive side of the input waveform is sheared by the potential of the power supply voltage, A second shift circuit that, when negative, shears the negative side of the input waveform with the potential of the ground voltage; and a setting circuit that sets the DC bias value of the signal that is shifted by the second shift circuit to a desired value. A limiter circuit having:
JP4072782A 1992-02-24 1992-02-24 Limiter circuit Pending JPH05235676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4072782A JPH05235676A (en) 1992-02-24 1992-02-24 Limiter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4072782A JPH05235676A (en) 1992-02-24 1992-02-24 Limiter circuit

Publications (1)

Publication Number Publication Date
JPH05235676A true JPH05235676A (en) 1993-09-10

Family

ID=13499307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4072782A Pending JPH05235676A (en) 1992-02-24 1992-02-24 Limiter circuit

Country Status (1)

Country Link
JP (1) JPH05235676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147062A1 (en) * 2014-03-27 2015-10-01 シチズンファインテックミヨタ株式会社 Disconnection sensing circuit for pressure detection device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147062A1 (en) * 2014-03-27 2015-10-01 シチズンファインテックミヨタ株式会社 Disconnection sensing circuit for pressure detection device
CN106461489A (en) * 2014-03-27 2017-02-22 西铁城精密器件株式会社 Disconnection sensing circuit for pressure detection device
JPWO2015147062A1 (en) * 2014-03-27 2017-04-13 シチズンファインデバイス株式会社 Disconnection detection circuit of pressure detector
US10247634B2 (en) 2014-03-27 2019-04-02 Citizen Finedevice Co., Ltd. Disconnection detection circuit of pressure detection device
CN106461489B (en) * 2014-03-27 2019-06-14 西铁城精密器件株式会社 The break detection circuit of pressure-detecting device

Similar Documents

Publication Publication Date Title
KR100365037B1 (en) Voltage level shifter and display device
US20020175739A1 (en) Duty cycle integrator with tracking common mode feedback control
US5563534A (en) Hysteresis comparator circuit for operation with a low voltage power supply
JPH11150471A (en) Differential amplifier circuit
JP4419965B2 (en) Level shift circuit
JPH0223054B2 (en)
JPH02892B2 (en)
JPH05235676A (en) Limiter circuit
JP3482159B2 (en) Power supply device and liquid crystal display device using the same
JPH042295A (en) Asymmetry signal generating circuit
US5925094A (en) Analog multiplier using triple-tail cell
EP0929021A1 (en) Current supply circuit and bias voltage circuit
JP3019668B2 (en) Semiconductor logic circuit
JPH0787314B2 (en) amplifier
JPH0230902Y2 (en)
EP0930707A1 (en) Voltage controlled oscillation ciruit
KR930006185B1 (en) Peak clip circuit
JP2861868B2 (en) Comparator with hysteresis
JP3919956B2 (en) Impedance change circuit
JP2903213B2 (en) Level conversion circuit
JP2703951B2 (en) Differential operation circuit
JPH1032926A (en) Power supply voltage control circuit
JP2524399B2 (en) Crystal oscillator circuit
JPH06120784A (en) Window comparator
US5612649A (en) Inverter amplifier circuits