JPH05235264A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05235264A
JPH05235264A JP4032072A JP3207292A JPH05235264A JP H05235264 A JPH05235264 A JP H05235264A JP 4032072 A JP4032072 A JP 4032072A JP 3207292 A JP3207292 A JP 3207292A JP H05235264 A JPH05235264 A JP H05235264A
Authority
JP
Japan
Prior art keywords
capacitor
film
oxide film
oxide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4032072A
Other languages
Japanese (ja)
Inventor
Yoshikazu Tokimine
美和 常峰
Tatsunori Kaneoka
竜範 金岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4032072A priority Critical patent/JPH05235264A/en
Publication of JPH05235264A publication Critical patent/JPH05235264A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent the capacity deterioration of the capacitor dielectric film of a semiconductor device which has the capacitor as a constituting element and miniaturizing the device by using an electricity conducting oxide film as the electric material of the capacitor. CONSTITUTION:When the device is applied to a dynamic random access memory device, a source 2, a drain 14, a pit line 3 for impressing a voltage on a transistor, a silicon oxide film 4 for element separation, a gate oxide film 5 which is to be a transfer gate and a word line 6 for applying bias on the film 5 are provided on a silicon substrate 1. A capacitor bottom electrode 7, a metal silicide film 8, an electricity conducting oxide film 9, a capacitor top electrode 11, a capacitor dielectric film 12 and an interlayer insulating film 13 are provided. Thus, the electricity conducting oxide film 9 is provided between the bottom electrode 7 and the dielectric film 12 so as to prevent the generation of low-dielectric constant oxide on the interface between the films 9 and 12 and the capacity deterioration of the capacitor is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device.

【0002】[0002]

【従来の技術】図2は、従来のダイナミックランダムア
クセスメモリー装置のメモリセルの一部を示す断面図で
あり、図中1はシリコン基板、2はソース、14はドレイ
ン、3はビット線、4は素子分離のためのシリコン酸化
膜、5はゲート酸化膜、6はワード線、7はポリシリコ
ンでできたキャパシタ下部電極、11はキャパシタ上部電
極、12はキャパシタ誘電体膜、10はキャパシタ下部電極
7およびキャパシタ上部電極11とキャパシタ誘電体膜12
との界面にそれぞれ生成した低誘電率のシリコンを含む
シリコン酸化膜、13はビット線3、ゲート酸化膜5、キ
ャパシタ下部電極7、低誘電率のシリコン酸化膜10など
の導電性部分を絶縁するための層間絶縁膜である。
2. Description of the Related Art FIG. 2 is a sectional view showing a part of a memory cell of a conventional dynamic random access memory device, in which 1 is a silicon substrate, 2 is a source, 14 is a drain, 3 is a bit line, and 4 is a bit line. Is a silicon oxide film for element isolation, 5 is a gate oxide film, 6 is a word line, 7 is a capacitor lower electrode made of polysilicon, 11 is a capacitor upper electrode, 12 is a capacitor dielectric film, and 10 is a capacitor lower electrode. 7 and capacitor upper electrode 11 and capacitor dielectric film 12
Silicon oxide films containing low-dielectric-constant silicon generated at the interfaces with and 13 insulate conductive parts such as the bit line 3, the gate oxide film 5, the capacitor lower electrode 7, and the low-dielectric-constant silicon oxide film 10. Is an interlayer insulating film for.

【0003】つぎに、動作について説明する。Next, the operation will be described.

【0004】ビット線3には電源電圧が印加されてお
り、この状態でトランスファーゲートであるゲート酸化
膜5に電圧が印加されると、トランジスタがオン状態に
なり、ビット線であるアルミ配線からソース2、ドレイ
ン14を経由してキャパシタ下部電極7に電源電圧が印加
される。ここで電位差が生じたキャパシタ下部電極7と
キャパシタ上部電極11で構成されたキャパシタ誘電体膜
12は分極し、キャパシタ下部電極7とキャパシタ上部電
極11に電荷が蓄積される。
A power supply voltage is applied to the bit line 3, and when a voltage is applied to the gate oxide film 5 which is the transfer gate in this state, the transistor is turned on, and the aluminum wiring which is the bit line is connected to the source. 2. A power supply voltage is applied to the capacitor lower electrode 7 via the drain 14. A capacitor dielectric film composed of a capacitor lower electrode 7 and a capacitor upper electrode 11 in which a potential difference is generated here.
12 is polarized, and charges are accumulated in the capacitor lower electrode 7 and the capacitor upper electrode 11.

【0005】[0005]

【発明が解決しようとする課題】従来のダイナミックラ
ンダムアクセスメモリー装置は以上のように構成されて
おり、キャパシタ誘電体膜12に二酸化ケイ素よりも誘電
率の高い材料を用いたばあいではポリシリコンからなる
キャパシタ下部電極7とキャパシタ誘電体膜12の界面に
存在する二酸化ケイ素からなる低誘電率のシリコン酸化
膜10のためキャパシタ全体の誘電率が下がり、キャパシ
タ下部電極7、キャパシタ上部電極11に蓄積される電荷
量が減少する。
The conventional dynamic random access memory device is constructed as described above, and when a material having a higher dielectric constant than silicon dioxide is used for the capacitor dielectric film 12, it is made of polysilicon. The low dielectric constant silicon oxide film 10 made of silicon dioxide existing at the interface between the capacitor lower electrode 7 and the capacitor dielectric film 12 lowers the dielectric constant of the entire capacitor and is accumulated in the capacitor lower electrode 7 and the capacitor upper electrode 11. The amount of electric charge generated decreases.

【0006】また、タングステンやアルミニウムなどの
金属材料やそのシリサイドを前記キャパシタ下部電極に
使用したばあいでも、酸化物誘電体を成膜する過程にお
いて電極が酸化され、酸化タングステンや酸化アルミニ
ウムや二酸化ケイ素などが生成するため、やはりキャパ
シタに蓄えられる電荷が著しく減少する。
Further, even when a metal material such as tungsten or aluminum or a silicide thereof is used for the lower electrode of the capacitor, the electrode is oxidized in the process of forming the oxide dielectric, and tungsten oxide, aluminum oxide or silicon dioxide is used. Etc. are generated, the charge stored in the capacitor is significantly reduced.

【0007】さらに、このようにして生成する非常に薄
い界面酸化物の膜厚は制御することが難しく、プロセス
の再現性がわるくなるといった問題もある。
Further, it is difficult to control the film thickness of the very thin interfacial oxide thus produced, and there is a problem that the reproducibility of the process becomes poor.

【0008】本発明は、前記問題点を解決するためにな
されたもので、前記電極界面での酸化シリコンなどの低
誘電率の酸化物の生成を抑制することを目的としてい
る。
The present invention has been made to solve the above problems, and an object thereof is to suppress the formation of a low dielectric constant oxide such as silicon oxide at the electrode interface.

【0009】[0009]

【課題を解決するための手段】本発明は、キャパシタを
構成素子として有する半導体装置であって、キャパシタ
の電極材料として電気伝導性酸化物膜を使用したことを
特徴とする半導体装置に関する。
The present invention relates to a semiconductor device having a capacitor as a constituent element, wherein an electrically conductive oxide film is used as an electrode material of the capacitor.

【0010】[0010]

【作用】本発明で用いられる電極材料である電気伝導性
酸化物膜は、金属やポリシリコンと比較して化学的に安
定であり、前記電気伝導性酸化物膜上に直接高誘電率の
誘電体を形成することにより、高い電荷蓄積能力を有す
るキャパシタを構成することができる。
The electrically conductive oxide film, which is the electrode material used in the present invention, is chemically more stable than metal or polysilicon, and has a high dielectric constant directly on the electrically conductive oxide film. By forming the body, a capacitor having a high charge storage capacity can be formed.

【0011】[0011]

【実施例】[実施例1]以下、本発明の半導体装置の一
実施例である酸化タンタルをキャパシタに用いたダイナ
ミックランダムアクセスメモリー装置を示す図1に基づ
いて本発明を説明する。
[Embodiment 1] The present invention will be described below with reference to FIG. 1 showing a dynamic random access memory device using tantalum oxide as a capacitor, which is one embodiment of the semiconductor device of the present invention.

【0012】図1において、1はシリコン基板、2はソ
ース、14はドレイン、3はトランジスタに電圧を印加
するためのビット線、4は素子分離のためのシリコン酸
化膜、5はトランジスタのトランスファーゲートとなる
ゲート酸化膜、6はトランスファーゲートとなるゲート
酸化膜5にバイアスを印加するためのワード線、7はポ
リシリコンなどでできたキャパシタ下部電極、8はチタ
ンシリサイドなどからなる金属シリサイド膜、9はLa
TiO3などからなる電気伝導性酸化物膜、11はキャパ
シタ上部電極、12は酸化タンタルからなるキャパシタ誘
電体膜、13はビット線3、ゲート酸化膜5、キャパシタ
下部電極7などの導電性部分を絶縁するための層間絶縁
膜13である。
In FIG. 1, 1 is a silicon substrate, 2 is a source, 14 is a drain, 3 is a bit line for applying a voltage to a transistor, 4 is a silicon oxide film for element isolation, and 5 is a transfer gate of the transistor. A gate oxide film 6 which becomes a transfer gate, a word line for applying a bias to the gate oxide film 5 which becomes a transfer gate, 7 a capacitor lower electrode made of polysilicon or the like, 8 a metal silicide film made of titanium silicide or the like, 9 Is La
An electrically conductive oxide film made of TiO 3 or the like, 11 a capacitor upper electrode, 12 a capacitor dielectric film made of tantalum oxide, 13 a conductive part such as a bit line 3, a gate oxide film 5 and a capacitor lower electrode 7. An interlayer insulating film 13 for insulation.

【0013】前記半導体装置において、金属シリサイド
膜は必ずしも存在しなくてもよく、とくに酸化物電極に
含まれる金属を下部電極7に用いたばあいや、白金など
耐酸化性に優れた材料を下部電極7に用いたばあいは金
属シリサイド膜は不要である。
In the above semiconductor device, the metal silicide film does not necessarily need to be present. Especially when a metal contained in the oxide electrode is used for the lower electrode 7, a material having excellent oxidation resistance such as platinum is used as the lower electrode. When used for the electrode 7, the metal silicide film is unnecessary.

【0014】キャパシタを構成素子として有する本発明
の半導体装置としては、前記ダイナミックランダムアク
セスメモリー装置の他、EEPROM、CCD、CPU
などがあげられる。
As the semiconductor device of the present invention having a capacitor as a constituent element, in addition to the dynamic random access memory device, an EEPROM, CCD, CPU
Etc.

【0015】従来の酸化タンタルを用いたダイナミック
ランダムアクセスメモリー装置ではポリシリコンなどか
らなるキャパシタ下部電極7の上にキャパシタ誘電体膜
12を直接成膜していたため、キャパシタ下部電極7の酸
化が避けられず、キャパシタ誘電体膜12の容量が低下し
たのに対し、たとえばLaTiO3などの導電性を有す
る電気伝導性酸化物膜9をキャパシタ下部電極7とキャ
パシタ誘電体膜12との間に有する本発明の一例であるダ
イナミックランダムアクセスメモリーでは、成膜の際キ
ャパシタ誘電体膜12と電気伝導性酸化物膜9との界面に
低誘電率の酸化物が生成せずキャパシタの容量低下を防
ぐことができる。
In a conventional dynamic random access memory device using tantalum oxide, a capacitor dielectric film is formed on a capacitor lower electrode 7 made of polysilicon or the like.
Since 12 was directly formed, oxidation of the capacitor lower electrode 7 was unavoidable, and the capacitance of the capacitor dielectric film 12 was reduced, while the electrically conductive oxide film 9 having conductivity such as LaTiO 3 was used. In a dynamic random access memory which is an example of the present invention having a capacitor between the capacitor lower electrode 7 and the capacitor dielectric film 12, a low voltage is formed at the interface between the capacitor dielectric film 12 and the electrically conductive oxide film 9 during film formation. It is possible to prevent a decrease in the capacitance of the capacitor because an oxide having a dielectric constant is not generated.

【0016】キャパシタ誘電体膜12とキャパシタ上部電
極11との間に存在する電気伝導性酸化物膜(上部電極)
9についても同様の効果を有する。
An electrically conductive oxide film (upper electrode) existing between the capacitor dielectric film 12 and the capacitor upper electrode 11.
9 has the same effect.

【0017】本発明において、電気伝導性酸化物膜とし
て用いられる酸化物電極材料としては、前記LaTiO
3以外にも、一般式:ABO3(式中、Aはアルカリ土類
金属、希土類元素、Bは遷移金属を示す)で表わされる
ペロブスカイト型酸化物があげられる。前記ペロブスカ
イト型酸化物の具体例としては、たとえばSrCo
3、La1-xSrxMnO3、La1-xSrxCoO3、L
aNiO3、CaRuO3、SrRuO3、SrIrO3
どがあげられる。
In the present invention, as the oxide electrode material used as the electrically conductive oxide film, the above-mentioned LaTiO 3 is used.
In addition to 3 , perovskite oxides represented by the general formula: ABO 3 (wherein A represents an alkaline earth metal, a rare earth element, and B represents a transition metal) can be mentioned. Specific examples of the perovskite type oxide include SrCo.
O 3 , La 1-x Sr x MnO 3 , La 1-x Sr x CoO 3 , L
Examples thereof include aNiO 3 , CaRuO 3 , SrRuO 3 , and SrIrO 3 .

【0018】また、前記酸化物電極材料として、一般
式:A227(式中、AおよびBは一般式ABO3のば
あいと同様である)で表わされるパイロクロア型酸化物
があげられ、その具体例としてはたとえばPb2Ru2
7などがあげられる。
The oxide electrode material may be a pyrochlore type oxide represented by the general formula: A 2 B 2 O 7 (wherein A and B are the same as in the case of the general formula ABO 3 ). As a specific example, for example, Pb 2 Ru 2 O
7 and so on.

【0019】さらに前記酸化物電極材料として、MOx
で表わされる金属の単純酸化物があげられ、その具体例
としては、たとえばMoO2、WO2、TiO2などがあ
げられる。
Further, as the oxide electrode material, MO x
A simple oxide of a metal represented by the following is mentioned, and specific examples thereof include MoO 2 , WO 2 and TiO 2 .

【0020】前記具体例で示した酸化物の他、前記酸化
物電極材料としては、半導体素子の動作温度近傍で電気
抵抗値が小さい酸化物ならばとくに制限はない。また、
完全に化学量論的ではなく、酸素欠陥などを有していて
も差し支えない。
In addition to the oxides shown in the above specific examples, the oxide electrode material is not particularly limited as long as it is an oxide having a small electric resistance value near the operating temperature of the semiconductor element. Also,
It is not completely stoichiometric and may have oxygen defects.

【0021】成膜方法もとくに制限はないが、たとえば
スパッタ法、CVD法、蒸着法などの成膜方法があげら
れる。
The film forming method is not particularly limited, and examples thereof include film forming methods such as sputtering, CVD and vapor deposition.

【0022】具体的な成膜方法として、たとえば、スパ
ッタ法で成膜するばあいを例にとって説明すると、キャ
パシタ材料のセラミックターゲットを用意し、RFパワ
ーを1〜10kW、電源電圧を1kW、アルゴンガス圧力を1
Pa程度に設定してターゲットを高周波スパッタすること
により成膜することができる。
As a concrete film forming method, for example, a case of forming a film by a sputtering method will be explained. A ceramic target of a capacitor material is prepared, RF power is 1 to 10 kW, power supply voltage is 1 kW, and argon gas is used. Pressure 1
A film can be formed by setting the pressure to about Pa and subjecting the target to high frequency sputtering.

【0023】また、CVD法によって、たとえばアルカ
リ土類金属と遷移金属のペロブスカイト型複合酸化物を
成膜するばあいを例にとって説明すると、アルカリ土類
金属のジピバロイルメタネート塩と遷移金属のアルコキ
シド塩を原料としてバブラーで気化し酸素などの酸化性
ガスとともに、加熱した反応チャンバ内へ導入すること
により成膜できる。
The case of forming a perovskite complex oxide of an alkaline earth metal and a transition metal by the CVD method will be described as an example. The dipivaloylmethanate salt of an alkaline earth metal and the transition metal will be described below. It is possible to form a film by vaporizing the alkoxide salt of 1 as a raw material with a bubbler and introducing it into a heated reaction chamber together with an oxidizing gas such as oxygen.

【0024】また、蒸着法によって、たとえばITO
(酸化インジウムスズ)を成膜するばあいを例にとって
説明すると、酸素存在下でインジウム金属とスズ金属を
反応性蒸着することによって成膜できる。
Also, for example, ITO can be formed by a vapor deposition method.
Taking the case of forming a film of (indium tin oxide) as an example, the film can be formed by reactive vapor deposition of indium metal and tin metal in the presence of oxygen.

【0025】なお、いずれの例でも成膜に適した温度に
基板を保持する必要がある。
In any of the examples, it is necessary to keep the substrate at a temperature suitable for film formation.

【0026】さらに、本発明において、ポリシリコンな
どからなるキャパシタ下部電極7と電気伝導性酸化物膜
(下部電極)9との間に、電気伝導性酸化物膜(下部電
極)9に含まれる金属を用いた金属シリサイド膜を形成
することにより、ポリシリコンなどからなるキャパシタ
下部電極7と電気伝導性酸化物膜(下部電極)9との界
面で低誘電率酸化物の生成を避けることができる。これ
は、成膜の際、金属シリサイド上にその金属を含む酸化
物を成膜することになるため、界面酸化物の組成が連続
的に変化し、低誘電率の酸化物が生成せず、大きなキャ
パシタ容量を確保することができるためである。
Further, in the present invention, the metal contained in the electrically conductive oxide film (lower electrode) 9 is provided between the capacitor lower electrode 7 made of polysilicon or the like and the electrically conductive oxide film (lower electrode) 9. By forming a metal silicide film using, it is possible to avoid generation of a low dielectric constant oxide at the interface between the capacitor lower electrode 7 made of polysilicon or the like and the electrically conductive oxide film (lower electrode) 9. This is because when forming a film, an oxide containing the metal is formed on the metal silicide, so that the composition of the interface oxide continuously changes, and an oxide having a low dielectric constant is not generated. This is because a large capacitor capacity can be secured.

【0027】キャパシタ上部電極11と電気伝導性酸化物
膜(上部電極)9の間に、同様に金属シリサイドを形成
することによっても同様の効果がある。
A similar effect can be obtained by forming a metal silicide between the capacitor upper electrode 11 and the electrically conductive oxide film (upper electrode) 9.

【0028】前記金属シリサイド膜の具体例としては、
電気伝導性酸化物膜(下部電極)8としてLaTiO3
を使用したばあいのチタンシリサイド膜があげられる。
Specific examples of the metal silicide film include:
LaTiO 3 as the electrically conductive oxide film (lower electrode) 8
The titanium silicide film can be given when using.

【0029】金属シリサイド膜としては、その他タング
ステンシリサイド、タンタルシリサイドなどがあげられ
る。
Examples of the metal silicide film include tungsten silicide and tantalum silicide.

【0030】金属シリサイド膜の成膜方法としては、ス
パッタ、CVD法などがあげられる。スパッタ法は金属
シリサイドをターゲットに用いる以外は誘電体膜をスパ
ッタ法で成膜するばあいとほぼ同じ条件で成膜できる。
Examples of the method for forming the metal silicide film include sputtering and CVD. The sputtering method can be formed under substantially the same conditions as when forming a dielectric film by the sputtering method except that a metal silicide is used as a target.

【0031】たとえばCVD法によって成膜するばあい
を例にとって説明すると、金属ハロゲン化物を原料とし
てバブラーで気化しシランと水素などの還元性ガスとと
もに、加熱した反応チャンバ内へ導入することにより成
膜できる。
Taking the case of forming a film by the CVD method as an example, the film formation is carried out by using a metal halide as a raw material, vaporizing it with a bubbler, and introducing it together with a reducing gas such as silane and hydrogen into a heated reaction chamber. it can.

【0032】本発明で用いられるキャパシタ誘電体膜
は、前記酸化タンタルの他、チタン酸ジルコン酸鉛、チ
タン酸ストロンチウム、酸化タンタルなどのペロブスカ
イト型酸化物があげられる。
Examples of the capacitor dielectric film used in the present invention include perovskite type oxides such as lead zirconate titanate, strontium titanate, and tantalum oxide, in addition to the tantalum oxide.

【0033】[0033]

【発明の効果】以上のように、本発明によれば、キャパ
シタ誘電体膜の電極材料として電気伝導性酸化物膜であ
る金属酸化物を使用したためキャパシタ誘電体膜の容量
低下を防止でき、装置の小型化が実現できる。
As described above, according to the present invention, since the metal oxide, which is the electrically conductive oxide film, is used as the electrode material of the capacitor dielectric film, it is possible to prevent the capacitance of the capacitor dielectric film from lowering, and to reduce the device. Can be made smaller.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の一実施例であるランダム
アクセスメモリー装置を示す断面図である。
FIG. 1 is a cross-sectional view showing a random access memory device which is an embodiment of a semiconductor device of the present invention.

【図2】従来の半導体装置の一例であるランダムアクセ
スメモリー装置を示す断面図である。
FIG. 2 is a cross-sectional view showing a random access memory device which is an example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 ソース 3 ビット線 4 シリコン酸化膜 5 ゲート酸化膜 6 ワード線 7 キャパシタ下部電極 8 金属シリサイド膜 9 電気伝導性酸化物膜 11 キャパシタ上部電極 12 キャパシタ誘電体膜 13 層間絶縁膜 14 ドレイン 1 silicon substrate 2 source 3 bit line 4 silicon oxide film 5 gate oxide film 6 word line 7 capacitor lower electrode 8 metal silicide film 9 electrically conductive oxide film 11 capacitor upper electrode 12 capacitor dielectric film 13 interlayer insulating film 14 drain

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 キャパシタを構成素子として有する半導
体装置であって、キャパシタの電極材料として電気伝導
性酸化物膜を使用したことを特徴とする半導体装置。
1. A semiconductor device having a capacitor as a constituent element, wherein an electrically conductive oxide film is used as an electrode material of the capacitor.
【請求項2】 基板などのシリコンから構成されている
部分と前記電気伝導性酸化物膜との間に電気伝導性酸化
物膜に含まれる金属のシリサイドを挟み込んだ請求項1
記載の半導体装置。
2. The metal silicide contained in the electrically conductive oxide film is sandwiched between a portion made of silicon such as a substrate and the electrically conductive oxide film.
The semiconductor device described.
JP4032072A 1992-02-19 1992-02-19 Semiconductor device Pending JPH05235264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4032072A JPH05235264A (en) 1992-02-19 1992-02-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4032072A JPH05235264A (en) 1992-02-19 1992-02-19 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05235264A true JPH05235264A (en) 1993-09-10

Family

ID=12348680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4032072A Pending JPH05235264A (en) 1992-02-19 1992-02-19 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05235264A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224491A (en) * 1992-09-04 1994-08-12 American Teleph & Telegr Co <Att> Isotropic electroconductive device
JP2004079675A (en) * 2002-08-13 2004-03-11 Fujitsu Ltd Semiconductor device and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224491A (en) * 1992-09-04 1994-08-12 American Teleph & Telegr Co <Att> Isotropic electroconductive device
JP2004079675A (en) * 2002-08-13 2004-03-11 Fujitsu Ltd Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
US6281142B1 (en) Dielectric cure for reducing oxygen vacancies
KR100333161B1 (en) Semiconductor memory and improved manufacturing method with improved insulation between electrodes
JP5650185B2 (en) Integrated circuit device comprising discrete elements or semiconductor devices comprising dielectric material
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
JP2003174146A (en) Ferroelectric material capacitor and method of manufacturing the same
US5661319A (en) Semiconductor device having capacitor
JP2002057301A (en) Semiconductor device and its manufacturing method
US20060154382A1 (en) Capacitor with high dielectric constant materials and method of making
US6646298B2 (en) Capacitor with oxygenated metal electrodes and high dielectric constant materials
JP3323607B2 (en) Method for manufacturing semiconductor memory device
KR100405146B1 (en) Process for producing a structured metal oxide-containing layer
JP2000022105A (en) Manufacture of semiconductor device
JP2000077621A (en) Semiconductor memory device and its manufacture
JPH05235264A (en) Semiconductor device
KR100282459B1 (en) Manufacturing method of ferroelectric ram capacitor
JP2000022109A (en) Semiconductor device and manufacture thereof
KR100614576B1 (en) Method for forming capacitor
KR20000015240A (en) Stack capacitor having diffusion barrier
KR100277939B1 (en) bottom electrode of capacitor with ferroelectric
US6815224B2 (en) Low-temperature processing of a ferroelectric strontium bismuth tantalate layer, and fabrication of ferroelectric components using the layer
JPH0536931A (en) Memory element and manufacture of the same
KR20050019304A (en) Semiconductor capacitor and manufacutring method therefor
KR100448242B1 (en) Method for fabricating capacitor top electrode in semiconductor device
KR100538074B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100228761B1 (en) Capacitor fabrication method of semiconductor device