JPH05235220A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05235220A JPH05235220A JP3547492A JP3547492A JPH05235220A JP H05235220 A JPH05235220 A JP H05235220A JP 3547492 A JP3547492 A JP 3547492A JP 3547492 A JP3547492 A JP 3547492A JP H05235220 A JPH05235220 A JP H05235220A
- Authority
- JP
- Japan
- Prior art keywords
- package
- electrode
- semiconductor device
- internal elements
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は高電圧の制御に用いられ
る電力用の多段積層型の半導体装置の改良に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a multistage stacked semiconductor device for electric power used for controlling a high voltage.
【０００２】[0002]
【従来の技術】サイリスタ、パワートランジスタ等の電
力用半導体装置には高耐電圧化のニーズがある。このた
めには半導体基体を厚くして抵抗率を高くすればよいの
であるが、その反面通電時の熱損失が大きくなってきわ
めて大型の放熱板等を要することとなる。そこで本発明
者等は先に、正電極と負電極を有したパッケージの内部
に、半導体基体をろう付けした熱緩衝部及び電極部等の
内部要素を多段に積層することにより、放熱特性を向上
させた電力用の多段積層型の半導体装置を開発し、既に
特願平2-27357 号として出願済みである。2. Description of the Related Art Power semiconductor devices such as thyristors and power transistors have a need for higher withstand voltage. For this purpose, the semiconductor substrate should be thickened to increase the resistivity, but on the other hand, the heat loss during energization becomes large and an extremely large heat dissipation plate or the like is required. Therefore, the inventors of the present invention previously improved heat dissipation characteristics by stacking internal elements such as a heat buffer portion and an electrode portion, which are brazed with a semiconductor substrate, inside a package having a positive electrode and a negative electrode in multiple stages. A multi-stage stacked semiconductor device for electric power has been developed and has already been filed as Japanese Patent Application No. 2-27357.
【０００３】しかしこの先願の構造のものは、製造時に
おいて半導体基体をろう付けした熱緩衝部と各層間に配
置された電極部との間が回転してしまい、特に３端子素
子の場合には次のような欠点を生じていた。 ゲート端子間の位置がずれ、固定が困難である。 製造時に各部品間の位置決めに時間がかかる。 運搬時の振動等により端子取り出し線が断線するお
それがある。 製造時の位置決めの際に緩衝部の接触面に傷がつ
き、熱的、電気的な接触が阻害されることがある。However, in the structure of this prior application, the heat buffer portion to which the semiconductor substrate is brazed and the electrode portion arranged between the layers rotate during the manufacturing process, and particularly in the case of a three-terminal element. It had the following drawbacks. It is difficult to fix the gate terminals because they are out of position. It takes time to position each component during manufacturing. The terminal lead wire may be broken due to vibration during transportation. The contact surface of the buffer portion may be scratched during positioning during manufacture, and thermal or electrical contact may be hindered.
【０００４】[0004]
【発明が解決しようとする課題】本発明は上記した従来
の問題点を解消し、熱緩衝部及び電極部等の内部要素が
パッケージの内部で回転することを防止して、回転によ
るトラブルを回避することができるようにした半導体装
置を提供するために完成されたものである。SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems of the prior art and prevents internal elements such as a heat buffer and an electrode from rotating inside the package, thereby avoiding troubles due to rotation. The present invention has been completed in order to provide a semiconductor device that can be manufactured.
【０００５】[0005]
【課題を解決するための手段】上記の課題を解決するた
めになされた第１の発明は、半導体基体をろう付けした
熱緩衝部及び電極部等の内部要素を多段に積層し正電極
と負電極を有したパッケージに収納した多段積層型の半
導体装置において、内部要素の外周部とパッケージの内
周部との間に回り止め用の係合部を形成したことを特徴
とするものである。また上記の課題を解決するためにな
された第２の発明は、半導体基体をろう付けした熱緩衝
部及び電極部等の内部要素を多段に積層し、正電極と負
電極を有したパッケージに収納した多段積層型の半導体
装置において、内部要素の電極部から突設したピンをパ
ッケージに貫通させて回り止め用の係合部としたことを
特徴とするものである。SUMMARY OF THE INVENTION A first invention made to solve the above problems is to laminate a positive electrode and a negative electrode by stacking internal elements such as a thermal buffer portion and an electrode portion, which are brazed with a semiconductor substrate, in multiple stages. In a multi-stage stacked type semiconductor device housed in a package having electrodes, a rotation preventing engagement portion is formed between an outer peripheral portion of an internal element and an inner peripheral portion of the package. A second invention made to solve the above-mentioned problem is to stack internal elements such as a thermal buffer portion and an electrode portion, which are brazed with a semiconductor substrate, in multiple stages and store them in a package having a positive electrode and a negative electrode. In the multi-layered semiconductor device described above, the pin protruding from the electrode portion of the internal element is passed through the package to serve as an engagement portion for preventing rotation.
【０００６】[0006]
【作用】第１の発明の半導体装置は、半導体基体をろう
付けした熱緩衝部や電極部等の内部要素が、その外周部
の係合部をパッケージの内周部の係合部と係合させるこ
とによってパッケージの内部で回転することを防止され
ているので、ゲート端子間の位置ずれや、端子取り出し
線の断線のおそれをなくすることができる。また製造時
の位置決めが容易であり、製造時の位置決めの際に緩衝
部の接触面に傷がついたりすることがない。また第２の
発明の半導体装置も、電極部から突設したピンをパッケ
ージに貫通させることにより内部要素がパッケージの内
部で回転することを防止されているので、第１の発明と
同様の作用効果を発揮することができる。In the semiconductor device according to the first aspect of the present invention, internal elements such as a heat buffering portion and an electrode portion to which the semiconductor substrate is brazed engages the engaging portion of the outer peripheral portion thereof with the engaging portion of the inner peripheral portion of the package. By doing so, rotation inside the package is prevented, so there is no risk of misalignment between the gate terminals and disconnection of the terminal lead wire. Further, the positioning during manufacturing is easy, and the contact surface of the buffer portion is not scratched during positioning during manufacturing. Also, in the semiconductor device of the second invention, the pins protruding from the electrode portion are penetrated into the package to prevent the internal elements from rotating inside the package. Therefore, the same effect as the first invention is obtained. Can be demonstrated.
【０００７】[0007]
【実施例】以下にこれらの発明を、図示の４段積層型の
サイリスタ装置を実施例として更に詳細に説明する。 〔第１の発明の実施例〕図１及び図２は第１の発明の実
施例を示すものであり、１は例えば磁器製のパッケージ
であり、その上下面には正電極３と負電極２とが湾曲さ
れた断面を持つ接合用合金５、４を介して設けられてい
る。実施例ではパッケージ１の内部にN2ガスが封入され
ているが、SF6 ガス等の絶縁性ガスを封入してもよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail below by using the illustrated four-stage laminated thyristor device as an embodiment. [Embodiment 1 of the First Invention] FIGS. 1 and 2 show an embodiment of the first invention. Reference numeral 1 denotes a porcelain package, for example. Are provided via the joining alloys 5 and 4 having a curved cross section. In the embodiment, the package 1 is filled with N 2 gas, but an insulating gas such as SF 6 gas may be filled.
【０００８】６は例えばサイリスタ素子のような半導体
基体であり、７はモリブデンやタングステンからなる熱
緩衝部である。熱緩衝部７は半導体基体６の正電極側の
熱緩衝部7bと、負電極側の熱緩衝部7aとからなり、半導
体基体６はこれらの熱緩衝部７にろう付けされている。
８は銅製の電極部であり、本実施例では半導体基体６と
熱緩衝部７とを４段に積層し、各段間に電極部８が設け
られている。そして各半導体基体６からはゲート端子９
がパッケージ１の側壁を貫通して外部へ引き出されてお
り、また各電極部８からは電極端子10がパッケージ１の
側壁を貫通して外部へ引き出されている。Reference numeral 6 is a semiconductor substrate such as a thyristor element, and 7 is a thermal buffer portion made of molybdenum or tungsten. The thermal buffer portion 7 comprises a thermal buffer portion 7b on the positive electrode side of the semiconductor substrate 6 and a thermal buffer portion 7a on the negative electrode side, and the semiconductor substrate 6 is brazed to these thermal buffer portions 7.
Reference numeral 8 denotes an electrode part made of copper. In this embodiment, the semiconductor substrate 6 and the thermal buffering part 7 are laminated in four stages, and the electrode part 8 is provided between each stage. Then, from each semiconductor substrate 6, a gate terminal 9
Are pierced through the side wall of the package 1 to the outside, and the electrode terminals 10 are pierced from the electrode portions 8 to the outside through the side wall of the package 1.
【０００９】本明細書では、パッケージ１の内部に収納
される上記した半導体基体６をろう付けした熱緩衝部７
と、電極部８とを内部要素と呼ぶ。これらの内部要素が
パッケージ１の内部で回転することを防止するために、
本実施例では内部要素のうちの電極部８の外周部に突状
の係合部11を形成し、パッケージ１の内周部に縦溝状の
係合部12を形成してある。このような回り止め用の係合
部11、12を形成したので、電極部８をパッケージ１の内
部へ収納する際に両者を係合させるだけで、パッケージ
１の内部で電極部８が回転することが防止できる。なお
実施例とは逆に、パッケージ１側の係合部12を突状と
し、電極部８側を溝状としてもよい。また磁器製のパッ
ケージ１の係合部12が電極部８側の係合部11と当たって
割れることを防止するために、シリコーンゴムのような
緩衝材を間に挟むことが好ましい。In the present specification, the thermal buffer portion 7 in which the above-mentioned semiconductor substrate 6 housed inside the package 1 is brazed is used.
And the electrode part 8 are called internal elements. In order to prevent these internal elements from rotating inside the package 1,
In this embodiment, a protruding engaging portion 11 is formed on the outer peripheral portion of the electrode portion 8 of the internal elements, and a vertical groove-like engaging portion 12 is formed on the inner peripheral portion of the package 1. Since the engaging portions 11 and 12 for preventing rotation are formed, the electrode portion 8 rotates inside the package 1 only by engaging the two when the electrode portion 8 is housed inside the package 1. Can be prevented. Contrary to the embodiment, the engaging portion 12 on the package 1 side may be formed in a protruding shape, and the electrode portion 8 side may be formed in a groove shape. Further, in order to prevent the engagement portion 12 of the porcelain package 1 from hitting the engagement portion 11 on the electrode portion 8 side and cracking, it is preferable to sandwich a cushioning material such as silicone rubber therebetween.
【００１０】なお熱緩衝部７にも電極部８と同様の係合
部を設け、パッケージ１側の係合部12と係合させるよう
にしてもよいが、本実施例では熱緩衝部７と電極部８と
の間の回り止めはピン13によって行っている。実施例で
はピン13は銅製であり、電極部８側の孔14に嵌合させる
ことにより回転を防止している。なお孔14をピン13より
も若干深くしておき、積層方向に圧力が加えられたとき
にもピン13の部分に偏荷重がかからないようにしておく
ことが好ましい。また孔14の位置を各段ごとにずらして
おくことにより、特定部分に偏荷重がかかることを防止
するとよい。The heat buffer portion 7 may be provided with an engaging portion similar to the electrode portion 8 to engage with the engaging portion 12 on the package 1 side. A pin 13 is provided to prevent the electrode 8 from rotating. In the embodiment, the pin 13 is made of copper, and the pin 13 is fitted in the hole 14 on the electrode portion 8 side to prevent rotation. It is preferable to make the hole 14 slightly deeper than the pin 13 so that an unbalanced load is not applied to the pin 13 even when pressure is applied in the stacking direction. Further, it is preferable to prevent the unbalanced load from being applied to a specific portion by shifting the position of the hole 14 for each step.
【００１１】このように実施例では熱緩衝部７と電極部
８との間の回り止めをピン13により行い、電極部８とパ
ッケージ１との間の回り止めを係合部11、12により行う
ようにしたので、パッケージ１の内部で内部要素が回転
することを完全に防止することができる。As described above, in the embodiment, the pin 13 is used to prevent rotation between the heat buffer 7 and the electrode portion 8, and the engagement portions 11 and 12 are used to prevent rotation between the electrode portion 8 and the package 1. By doing so, it is possible to completely prevent the internal elements from rotating inside the package 1.
【００１２】〔第２の発明の実施例〕図３は第２の発明
の実施例を示すものであり、内部要素のうち最も大重量
の部材である各電極部８の外周面にピン15が突設されて
おり、これらのピン15をパッケージ１の電極端子10を引
き出すための孔に貫通させることにより、内部要素がパ
ッケージ１の内部で回転することを防止している。ピン
15と電極部８との係合部にはねじを切って確実に固定し
ておくことが好ましく、また第１の発明の実施例と同様
に熱緩衝部７と電極部８との間の回り止めをピン13によ
り行うことが好ましい。[Embodiment of the Second Invention] FIG. 3 shows an embodiment of the second invention, in which pins 15 are provided on the outer peripheral surface of each electrode portion 8 which is the heaviest member of the internal elements. By protruding these pins 15 through the holes for drawing out the electrode terminals 10 of the package 1, the internal elements are prevented from rotating inside the package 1. pin
It is preferable that the engaging portion between 15 and the electrode portion 8 is screwed and securely fixed, and the rotation between the heat buffer portion 7 and the electrode portion 8 is the same as in the first embodiment of the invention. It is preferable to carry out the stop by means of a pin 13.
【００１３】第２の発明によっても第１の発明と同様に
パッケージ１の内部で内部要素が回転することを防止す
ることができるが、第２の発明ではピン15に電極端子10
としての役割を持たせ、パッケージ１に予め形成されて
いる電極端子10を引き出すための孔を回り止め用の孔と
して利用できるので、第１の発明のようにパッケージ１
に回り止め用の特別な加工を施す必要がない利点があ
る。なお、組立の際には下側から電極部８を１段ずつ積
み上げ、その都度パッケージ１の外側から電極部８にピ
ン15を挿入する方法を取ればよい。According to the second invention, it is possible to prevent the internal elements from rotating inside the package 1 as in the first invention. However, in the second invention, the pin 15 is connected to the electrode terminal 10.
Since the hole for drawing out the electrode terminal 10 formed in advance in the package 1 can be used as a hole for preventing rotation, as in the first invention,
There is an advantage that it is not necessary to perform special processing for rotation prevention on the. At the time of assembly, the electrode portions 8 may be stacked one by one from the bottom side, and the pins 15 may be inserted into the electrode portions 8 from the outside of the package 1 each time.
【００１４】[0014]
【発明の効果】以上に説明したように、第１の発明によ
れば内部要素の外周部とパッケージ１の内周部との間に
回り止め用の係合部11、12を形成することにより、また
第２の発明によれば電極部８とパッケージ１との間にピ
ン15を介在させることにより、熱緩衝部７及び電極部８
等の内部要素がパッケージ１の内部で回転することを防
止したので、次の通りの多くの利点を得ることができ
る。As described above, according to the first aspect of the invention, by forming the engaging portions 11 and 12 for preventing rotation between the outer peripheral portion of the internal element and the inner peripheral portion of the package 1. According to the second invention, the pin 15 is interposed between the electrode portion 8 and the package 1, so that the heat buffer portion 7 and the electrode portion 8 are formed.
Since the internal elements such as are prevented from rotating inside the package 1, many advantages can be obtained as follows.
【００１５】 ゲート端子間の位置がずれないので、
固定が容易である。 製造時に各部品間の位置決めに時間がかからず、製
造工程を能率化することができる。 製造時の位置決めの際に接触面に傷がつくおそれが
ない。 内部要素相互の接触が確実に行われるため、熱的、
電気的な安定性が向上する。 運搬時の振動等による位置ずれがなく、端子取り出
し線の断線を防止できる。 内部要素の位置が正確に決まるため、使用時にクラ
ンプする際に応力分布が均一となる。Since the position between the gate terminals does not shift,
Easy to fix. Since it does not take time to position each component during manufacturing, the manufacturing process can be streamlined. There is no risk of scratching the contact surface during positioning during manufacturing. Thermal contact between internal elements ensures
The electrical stability is improved. There is no displacement due to vibration during transportation, and the breakage of the terminal lead wire can be prevented. Accurate positioning of internal elements results in uniform stress distribution during clamping during use.
【図１】第１の発明の実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the first invention.
【図２】第１の発明の実施例を示す分解斜視図である。FIG. 2 is an exploded perspective view showing an embodiment of the first invention.
【図３】第２の発明の実施例を示す断面図である。FIG. 3 is a sectional view showing an embodiment of the second invention.
１ パッケージ ２ 負電極 ３ 正電極 ６ 半導体基体 ７ 熱緩衝部 ８ 電極部 11 回り止め用の係合部 12 回り止め用の係合部 15 ピン 1 Package 2 Negative Electrode 3 Positive Electrode 6 Semiconductor Substrate 7 Thermal Buffer 8 Electrode 11 Engagement for Detent 12 Engagement for Detent 15 Pin
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年４月２７日[Submission date] April 27, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００７[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００７】[0007]
【実施例】以下にこれらの発明を、図示の４段積層型の
サイリスタ装置を実施例として更に詳細に説明する。 〔第１の発明の実施例〕図１及び図２は第１の発明の実
施例を示すものであり、１は例えば磁器製のパッケージ
であり、その上下面には正電極３と負電極２とが湾曲さ
れた断面を持つ接合用合金５、４を介して設けられてい
る。また、正電極３にはパッケージ側にも接合用合金5b
が取り付けられており、正電極３に取り付けられた接合
用合金5aとパッケージ側に取り付けられた接合用合金5b
が組立の最後に接合されることにより、半導体装置は気
密封止されることとなる。実施例ではパッケージ１の内
部にN2ガスが封入されているが、SF6 ガス等の絶縁性ガ
スを封入してもよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail below by using the illustrated four-stage laminated thyristor device as an embodiment. [Embodiment 1 of the First Invention] FIGS. 1 and 2 show an embodiment of the first invention. Reference numeral 1 denotes a porcelain package, for example. Are provided via the joining alloys 5 and 4 having a curved cross section. Also, the positive electrode 3 has a bonding alloy 5b on the package side.
Is attached to the positive electrode 3
Alloy 5a and joining alloy 5b attached to the package side
Is bonded at the end of assembly, and
It will be tightly sealed. In the embodiment, the package 1 is filled with N 2 gas, but an insulating gas such as SF 6 gas may be filled.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図１[Name of item to be corrected] Figure 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図１】 [Figure 1]
【手続補正３】[Procedure 3]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図３[Name of item to be corrected] Figure 3
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図３】 [Figure 3]
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 和昭 愛知県名古屋市天白区表山３丁目150番地 (72)発明者 近藤 力 山梨県都留市つる５丁目７番17号 (72)発明者 小倉 武久 山梨県都留市夏狩1867番地 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuaki Kato 3-150, Omoteyama, Tenpaku-ku, Nagoya, Aichi (72) Inventor Riki Kondo 5-7-17 Tsuru, Tsuru-shi, Yamanashi (72) Inventor Ogura Takehisa 1867 Natsukari, Tsuru City, Yamanashi Prefecture
Claims (2)
電極部等の内部要素を多段に積層し、正電極と負電極を
有したパッケージに収納した多段積層型の半導体装置に
おいて、内部要素の外周部とパッケージの内周部との間
に回り止め用の係合部を形成したことを特徴とする半導
体装置。1. A multi-stage stacked type semiconductor device in which internal elements such as a thermal buffer section and an electrode section to which a semiconductor substrate is brazed are stacked in multiple stages and housed in a package having a positive electrode and a negative electrode. A semiconductor device, wherein an engagement portion for preventing rotation is formed between an outer peripheral portion and an inner peripheral portion of the package.
電極部等の内部要素を多段に積層し、正電極と負電極を
有したパッケージに収納した多段積層型の半導体装置に
おいて、内部要素の電極部から突設したピンをパッケー
ジに貫通させて回り止め用の係合部としたことを特徴と
する半導体装置。2. A multistage stacked semiconductor device in which internal elements such as a thermal buffer section and an electrode section, which are brazed to a semiconductor substrate, are stacked in multiple stages and are housed in a package having a positive electrode and a negative electrode. A semiconductor device characterized in that a pin protruding from an electrode portion is penetrated through a package to serve as an engagement portion for preventing rotation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3547492A JPH05235220A (en) | 1992-02-24 | 1992-02-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3547492A JPH05235220A (en) | 1992-02-24 | 1992-02-24 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235220A true JPH05235220A (en) | 1993-09-10 |
Family
ID=12442775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3547492A Withdrawn JPH05235220A (en) | 1992-02-24 | 1992-02-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235220A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492720B1 (en) * | 2001-06-06 | 2002-12-10 | Mitsubishi Denki Kabushiki Kaisha | Flat-type semiconductor stack |
-
1992
- 1992-02-24 JP JP3547492A patent/JPH05235220A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492720B1 (en) * | 2001-06-06 | 2002-12-10 | Mitsubishi Denki Kabushiki Kaisha | Flat-type semiconductor stack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4278990A (en) | Low thermal resistance, low stress semiconductor package | |
| US5227662A (en) | Composite lead frame and semiconductor device using the same | |
| US5635427A (en) | Method for assembling a pressure contact semiconductor device in a flat package | |
| US3238425A (en) | Encapsuled semiconductor device and method of its manufacture | |
| IE48638B1 (en) | Semiconductor package having strengthening and sealing upper chamber | |
| US3387191A (en) | Strain relieving transition member for contacting semiconductor devices | |
| US3335336A (en) | Glass sealed ceramic housings for semiconductor devices | |
| KR102588854B1 (en) | Power module and manufacturing method thereof | |
| JPH05235220A (en) | Semiconductor device | |
| JPH07307354A (en) | Semiconductor manufacturing jig and manufacturing method using the same | |
| JP4057407B2 (en) | Semiconductor power module | |
| US5883424A (en) | Lead frame for hollow plastic package | |
| US4931906A (en) | Hermetically sealed, surface mountable component and carrier for semiconductor devices | |
| JPWO2020003495A1 (en) | Semiconductor device | |
| JP4454357B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| WO2020095614A1 (en) | Lead frame wiring structure and semiconductor module | |
| US20220359423A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20190221494A1 (en) | Semiconductor device | |
| EP0116289A2 (en) | Power semiconductor module and package | |
| JPH027186B2 (en) | ||
| US3114865A (en) | Semiconductor and unitary connector structure comprising alternately stacked base andemitter leads | |
| JP2019110280A (en) | Method of manufacturing semiconductor device | |
| JPH03263857A (en) | Envelope with big current through body and manufacture thereof | |
| JPH04303969A (en) | Power semiconductor device | |
| JP4010930B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |