JPH05233818A - Image forming device - Google Patents
Image forming deviceInfo
- Publication number
- JPH05233818A JPH05233818A JP4035403A JP3540392A JPH05233818A JP H05233818 A JPH05233818 A JP H05233818A JP 4035403 A JP4035403 A JP 4035403A JP 3540392 A JP3540392 A JP 3540392A JP H05233818 A JPH05233818 A JP H05233818A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- output
- image data
- matrix
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Generation (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は画像形成装置、例えばプ
リンタの構成に係り、さらに詳しくは、例えばある領域
内の黒画素の数と濃度との関係をリニアにし、濃度変化
を平滑化する画像形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the structure of an image forming apparatus, such as a printer, and more specifically, an image in which the relationship between the number of black pixels in a certain area and the density is made linear to smooth the density change. Forming apparatus
【0002】[0002]
【従来の技術】画像形成装置として使われているプリン
タは、現在、300dpiの物が主流である。従って、電子計
算機から出力される信号も、 300dpi に対応しているも
のが多い。しかし、 300dpi のプリンタでは、画像が滑
らかにつながらない、すなわちジャギーが目立つという
欠点がある。この欠点をなくすためには、画素密度を増
加させてやればよい。ところが、極く単純に画素密度を
増加させると、ページバッファの増加と、エンジンの高
精度化に伴うプリンタコストの増加に加えて、(1) 巷間
に流布されている 300dpi の用のビットマップフォント
が使えない、(2)広く流通している 300dpi の入力機器
(スキャナ等)が使えないと言う欠点がある。ところ
で、レーザプリンタでは、副走査方向の画素密度を上げ
る、即ち、紙送り/ドラム送りのピッチを上げることは
難しく、仮に出来たとしても高コストになる。一方、主
走査方向の画素密度を上げるには、レーザ光を変調する
周波数を高くするだけでよく、比較的容易かつ低コスト
で実現可能である。そこで、主走査方向の画素の位置決
め精度を3倍にし、また、画素の大きさを12段階に変え
ることにより、ジャギーに関する画質の向上を図る方法
が提案されている(USP4,847,641)。この方法は、入
力した画像の画素を、あらかじめ定められた大きさのマ
スクで切り取り、予めROMに書き込まれているパター
ンと比較し、パターンと一致した場合に、対応する画素
の位置と大きさを修正する方法である。2. Description of the Related Art Currently, printers used as image forming apparatuses are mainly 300 dpi. Therefore, many of the signals output from electronic computers are compatible with 300 dpi. However, 300dpi printers have the drawback that images do not connect smoothly, that is, jaggies are noticeable. In order to eliminate this defect, the pixel density should be increased. However, if the pixel density is increased very simply, in addition to an increase in page buffer and an increase in printer cost due to the high precision of the engine, (1) Bitmap fonts for 300dpi, which are widely used, (2) There is a drawback that the widely used 300dpi input devices (scanner etc.) cannot be used. By the way, in the laser printer, it is difficult to increase the pixel density in the sub-scanning direction, that is, to increase the pitch of paper feed / drum feed, and even if it is possible, it will be expensive. On the other hand, in order to increase the pixel density in the main scanning direction, it suffices to increase the frequency for modulating the laser light, which can be realized relatively easily and at low cost. Therefore, a method has been proposed in which the positioning accuracy of pixels in the main scanning direction is tripled and the size of pixels is changed in 12 steps to improve the image quality related to jaggies (USP 4,847,641). In this method, the pixels of the input image are cut out with a mask of a predetermined size, compared with a pattern written in ROM in advance, and when the pattern matches, the position and size of the corresponding pixel are determined. How to fix it.
【0003】図10はこの修正方法を用いる従来の画素
修正方式の説明図である。同図において、入力データ1
がサンプルウィンドウ2で切り出されて、図の右にある
テンプレート3と比較され、データが一致したとき対応
する画素の位置と大きさの変更が行われる。FIG. 10 is an explanatory diagram of a conventional pixel correction method using this correction method. In the figure, input data 1
Is cut out in the sample window 2 and compared with the template 3 on the right side of the figure. When the data match, the position and size of the corresponding pixel are changed.
【0004】次に図10で説明したテンプレートを用い
た画質向上方法を濃度変化の平滑化に適用する場合を説
明する。図11は、例えば画像の一部の領域、ここでは
4×4個のドットマトリクス内の黒画素の数と正規化濃
度との関係を示している。同図に示すように、正規化濃
度は黒画素数に対してリニアとならず、濃度をリニアと
するためには正規化濃度で与えられる値よりも黒画素数
の割合を小さくすることが必要である。Next, a case where the image quality improving method using the template described in FIG. 10 is applied to smoothing the density change will be described. FIG. 11 shows the relationship between the normalized density and the number of black pixels in, for example, a partial area of an image, here, a 4 × 4 dot matrix. As shown in the figure, the normalized density is not linear with respect to the number of black pixels, and in order to make the density linear, it is necessary to make the ratio of the number of black pixels smaller than the value given by the normalized density. Is.
【0005】図12は4×4個のドットマトリクス内の
黒画素数に応じて濃度を平滑化し、かつマトリクス内の
濃度パターンを領域内に黒画素が分散した分散型から黒
画素位置が上下、左右対称で、かつ一部に集中した集中
型に変換する場合の変換例の説明図である。同図におい
て、レベル0,1,2,・・・15,16 はそれぞれ4×4
個のドットマトリクス内の黒画素の数が0,1,2,・
・・15,16 個の場合を表わし、例えばレベル1に対して
は、黒画素の位置によって16種類のマトリクスが存在す
ることになる。In FIG. 12, the density is smoothed according to the number of black pixels in a 4 × 4 dot matrix, and the density pattern in the matrix is distributed from black pixels in a region to a black pixel position above and below. It is explanatory drawing of the conversion example at the time of converting to a left-right symmetrical and centralized type which concentrated on one part. In the figure, levels 0, 1, 2, ...
The number of black pixels in each dot matrix is 0, 1, 2, ...
.. represents 15 or 16 cases, and for level 1, for example, 16 types of matrices exist depending on the position of the black pixel.
【0006】図12において、矢印の左側に示されたレ
ベル0〜16のマトリクス画像データを、矢印の右側に示
された各ドット数のパターンに変換することにより、濃
度変化の平滑化が行われる。例えばレベル1の16種類の
マトリクスは、例えば後述するサブドットパターンを用
いることにより、中央の4個のドットのそれぞれ一部を
黒とし、黒の面積の合計が 0.5個の画素面積に対応する
ように変換される。In FIG. 12, the matrix image data of levels 0 to 16 shown on the left side of the arrow is converted into a pattern of the number of dots shown on the right side of the arrow to smooth the density change. .. For example, for 16 types of level 1 matrix, for example, by using the sub-dot pattern described later, each of the four central dots is partially black, and the total black area corresponds to 0.5 pixel area. Is converted to.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、図10
で説明した方法では一般にテンプレートパターンを多く
持つ必要があり、比較のために速度が遅くなり、テンプ
レートパターン記憶用のメモリの容量が大きくなるとい
う問題点と、限られたテンプレートパターンと一致する
画素配置についてしか修正が行われないという問題点が
あった。However, as shown in FIG.
In general, the method described in Section 1 needs to have many template patterns, which slows down the speed for comparison and increases the capacity of the memory for storing template patterns, and the pixel arrangement that matches the limited template patterns. There was a problem that only the correction was done about.
【0008】また図12で説明したような濃度変化の平
滑化を行う場合には、例えば図12のレベル2に対して
120種類のテンプレートパターンを用意する必要があ
り、全てのレベルに対応するテンプレートパターンを準
備して修正を行うことは不可能に近いという問題点があ
った。When smoothing the density change as described with reference to FIG. 12, the level 2 shown in FIG.
It was necessary to prepare 120 types of template patterns, and it was almost impossible to prepare and modify template patterns corresponding to all levels.
【0009】本発明は、入力画像データの1ドットを、
後述するように複数個のサブドットからなるサブドット
パターンに変換し、濃度変化の平滑化を実現することで
ある。According to the present invention, one dot of input image data is
As will be described later, conversion to a subdot pattern composed of a plurality of subdots realizes smoothing of density change.
【0010】[0010]
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。同図は入力されるドット画像データの配
列に応じて、該入力ドット画像データの補正を行うこと
により、画像を円滑化する手段を有する画像形成装置の
原理ブロック図である。FIG. 1 is a block diagram showing the principle of the present invention. FIG. 1 is a principle block diagram of an image forming apparatus having means for smoothing an image by correcting the input dot image data according to the arrangement of the input dot image data.
【0011】図1において、円滑化手段1は入力される
画像データの1ドットを複数個のサブドット、例えば8
個のサブドットからなるサブドットパターンに変換し
て、そのサブドットパターンを出力するニューラルネッ
トワーク2を備えている。このニューラルネットワーク
は、例えば入力層、中間層、および出力層から成る、層
間が完全結合された階層ニューラルネットワークであ
る。In FIG. 1, the smoothing means 1 converts one dot of the input image data into a plurality of subdots, for example, 8 dots.
The neural network 2 is provided which converts a sub-dot pattern consisting of individual sub-dots and outputs the sub-dot pattern. This neural network is a hierarchical neural network in which the layers are fully connected, for example, an input layer, an intermediate layer, and an output layer.
【0012】[0012]
【作用】本発明において、図1の円滑化手段1は画像の
濃度変化を滑らかにすることを目的として用いられる。
そして円滑化手段1によって、複数個のドットから成る
領域を1つのブロック、すなわちマトリクスとして、入
力される各ドットに対するサブドットパターンの出力結
果が、図12で変換の結果として説明したように、マト
リクス内で上下、および左右対称の画像データ(集中型
パターン)を形成するように入力ドット画像データの補
正が行われる。In the present invention, the smoothing means 1 of FIG. 1 is used for the purpose of smoothing the density change of the image.
Then, the smoothing means 1 makes an area composed of a plurality of dots into one block, that is, a matrix, and the output result of the sub-dot pattern for each input dot is a matrix as described as the conversion result in FIG. The input dot image data is corrected so as to form vertically and horizontally symmetrical image data (concentrated pattern).
【0013】例えば、図12においてレベル1を示す16
種類のマトリクスのいずれかが入力されると、このマト
リクス画像データに対して右側の上下対称の画像データ
が出力される。この出力される画像データは、各ドット
に対してそれぞれが8個のサブドットから成るサブドッ
トパターンであり、中央の4個の画素に対しては8個の
サブドットパターンのうち1個だけが黒となり、合計4
個のサブドットが黒となることにより、 0.5個のドット
面積に対応する部分が黒となる。周辺の12個の画素に対
しては、それぞれ8個のサブドットがすべて白となるこ
とにより、濃度変化の平滑化と、黒のサブドットがマト
リクスの中央に集まった集中型の面積階調が実現され
る。For example, in FIG. 12, 16 indicating level 1 is shown.
When any one of the types of matrixes is input, the image data which is vertically symmetrical with respect to the matrix image data is output. This output image data is a sub-dot pattern consisting of eight sub-dots for each dot, and only one of the eight sub-dot patterns for the central four pixels. Black, total 4
By making each sub-dot black, the portion corresponding to the dot area of 0.5 becomes black. For each of the 12 surrounding pixels, all 8 sub-dots are white, so that the density change is smoothed and there is a concentrated area gradation in which black sub-dots are gathered in the center of the matrix. Will be realized.
【0014】[0014]
【実施例】図1は本発明で用いるサブドットパターンの
実施例である。同図において、入力される1個のドット
の画像データは8個のサブドットに分割される。元の1
個の黒のドットに対しては、8個のサブドットは全て黒
となる。EXAMPLE FIG. 1 shows an example of a sub-dot pattern used in the present invention. In the figure, the input image data of one dot is divided into eight subdots. Original 1
For each black dot, all eight subdots are black.
【0015】図3は本発明における画像データ修正の概
要の説明図である。同図において、入力ビットマップが
8×8個の画素から成るものとすると、4×4個の画素
から成るマトリクスを単位として画像データの修正が行
われる。すなわち図12に示したように、4×4個の画
素から成るマトリクスに対して、そのレベルに応じ、右
側に示された変換結果が出力されることになる。図3に
おいては、4個のマトリクスのうち右上と左下のマトリ
クスはレベル2に対するものであり、左上、右下のレベ
ル1に対する場合に比較して、サブドットのうちで黒と
なっているものの数は2倍となる。FIG. 3 is an explanatory view of the outline of image data correction in the present invention. In the figure, if the input bitmap is composed of 8 × 8 pixels, the image data is corrected in units of a matrix of 4 × 4 pixels. That is, as shown in FIG. 12, the conversion result shown on the right side is output according to the level of the matrix composed of 4 × 4 pixels. In FIG. 3, the upper right and lower left matrices of the four matrices are for level 2, and the number of black subdots is smaller than that for level 1 of the upper left and lower right. Is doubled.
【0016】図4は、本発明の画像形成装置のうちで、
円滑化手段1を構成するニューラルネットワーク2の実
施例の構成ブロック図である。同図において、入力層は
中間層のユニットに対して出力を分配するだけのもので
あるため、レジスタ10によって代表的に示されてい
る。これに対して、中間層は16個のニューロン111 〜
1116から成り、また出力層は8個のサブドットのデー
タを出力するための8個のニューロン121 〜128 か
ら成っている。ここで中間層のニューロンの数‘16’
は、後述するようにマトリクスの大きさ、すなわちマト
リクス内の画素の数16個に対応する。FIG. 4 shows an image forming apparatus according to the present invention.
FIG. 3 is a configuration block diagram of an embodiment of a neural network 2 that constitutes the smoothing means 1. In the figure, the input layer only distributes the output to the units in the intermediate layer, and is therefore represented by the register 10. On the other hand, the middle layer has 16 neurons 11 1 ...
11 16 and the output layer is composed of 8 neurons 12 1 to 12 8 for outputting data of 8 subdots. Here, the number of neurons in the middle layer is "16"
Corresponds to the size of the matrix, that is, the number of 16 pixels in the matrix, as will be described later.
【0017】図4において、中間層のニューロンは後述
するようにウィンドウの大きさを示す9×7個のドット
の入力画像データを示す63ビットの各1ビットが一方の
入力に、後述するように決定される係数が他方の入力に
与えられる63個のアンド回路161 〜1663、これらの
アンド回路の出力を加算する加算器17、加算器17に
よる加算結果を格納するためのレジスタ18、レジスタ
18の出力のスケーリングを行うための、例えばリード
オンリメモリ(ROM)19、およびROM19の出力
をアウトプットイネーブル(OE)信号の入力時に出力
層に出力するためのスリーステートレジスタ20から構
成されている。また出力層の各ユニットは、後述する係
数が格納される係数バッファ22、中間層の各ニューロ
ンの出力と係数バッファ22との出力の乗算を行う乗算
器23、乗算器23の出力結果を加算するための加算器
24、および加算器24の出力を保持するためのレジス
タ25から構成されている。In FIG. 4, the neuron in the middle layer has, as will be described later, 1 bit of 63 bits each indicating input image data of 9 × 7 dots indicating the size of the window, as one of the inputs, as described later. 63 AND circuits 16 1 to 16 63 in which the determined coefficients are given to the other input, an adder 17 for adding the outputs of these AND circuits, a register 18 for storing the addition result by the adder 17, a register It is composed of, for example, a read only memory (ROM) 19 for scaling the output of 18 and a three-state register 20 for outputting the output of the ROM 19 to the output layer when the output enable (OE) signal is input. .. In addition, each unit of the output layer adds a coefficient buffer 22 in which coefficients described later are stored, a multiplier 23 that multiplies the output of each neuron of the intermediate layer and the output of the coefficient buffer 22, and the output result of the multiplier 23. And an register 24 for holding the output of the adder 24.
【0018】図4のニューラルネットワークの動作を図
5、6を用いて説明する。図5はウィンドウ内における
マトリクスの移動を示すものであり、また図6は図4の
中間層ニューロン111 の中の63個のアンド回路に与え
られる係数を示す。The operation of the neural network of FIG. 4 will be described with reference to FIGS. FIG. 5 shows the movement of the matrix within the window, and FIG. 6 shows the coefficients given to the 63 AND circuits in the hidden layer neuron 11 1 shown in FIG.
【0019】図5において、ウィンドウは9×7個の画
素によって形成されており、このウィンドウには、ある
時点において、例えば図示しないビットマップメモリか
ら9個×7ライン分のデータが入力され、ウィンドウ内
の中央のドットに対する補正結果を示すサブドットパタ
ーンが図4の出力層の各ユニット(ニューロン)から出
力されるものとする。図5において、、・・・は、
連続する各時点におけるウィンドウ内の4×4個のマト
リクスの位置を示している。すなわちある時点におい
て、例えば図3の左上の4×4個のドットから成るマト
リクスがハッチされた部分にあるとすると、ウィンドウ
中央の画素Aはこのマトリクス内の最も左上の位置に対
応し、そのデータは白である。次の時点においては、
ウィンドウが横に1ドット分ずれるために、この位置の
データ、図5では‘A’がウィンドウの中央の画素の左
側にくることになる。In FIG. 5, a window is formed by 9 × 7 pixels, and at this time, for example, 9 × 7 lines of data are input from a bitmap memory (not shown), and the window is It is assumed that a sub-dot pattern indicating the correction result for the central dot in the above is output from each unit (neuron) of the output layer in FIG. In FIG. 5, ...
The position of the 4 × 4 matrix in the window at each successive time point is shown. That is, at a certain point of time, for example, if the matrix of 4 × 4 dots in the upper left of FIG. 3 is in the hatched portion, the pixel A in the center of the window corresponds to the upper left position in this matrix, and the data Is white. At the next time,
Since the window is laterally displaced by one dot, the data at this position, 'A' in FIG. 5, comes to the left of the center pixel of the window.
【0020】図5において、〜はウィンドウが横に
1ドットずつずれた場合のマトリクスの位置を示すのに
対して、〜は4×4個のドットで構成されるマトリ
クスの2ライン目のドットがウィンドウの中央にくる場
合を示している。その結果〜 外1 は、例えば図3
の4個のマトリクスのうち左上のマトリクスがウィンIn FIG. 5, ~ indicates the position of the matrix when the window is laterally shifted by one dot, while ~ indicates the dot of the second line of the matrix composed of 4 × 4 dots. It shows the case where it comes to the center of the window. As a result, for example, FIG.
Of the four matrices, the upper left matrix is the win
【0021】[0021]
【外1】 [Outer 1]
【0022】ドウ上でどのような位置にずれていくかを
示し、ハッチされた部分は1つのマトリクス内のデータ
であるため、ハッチされた部分の中の黒画素の数は〜
外2の時点において全て等しいことになる。Since the hatched portion shows the data in one matrix, the number of black pixels in the hatched portion is ~.
At the time of outside 2, they are all equal.
【0023】[0023]
【外2】 [Outside 2]
【0024】図5において、〜 外3 はこのように
各時点におけるマトリクスのウィンIn FIG. 5, ˜out3 is thus the matrix win at each time point.
【0025】[0025]
【外3】 [Outside 3]
【0026】ドウ上での位置を示すが、同時にそれぞれ
が16個の中間層ニューロン111 〜1116内のそれぞれ
63個のアンド回路に対する係数をも示している。図4に
おいて、ウィンドウ内の63個のドットに対する入力デー
タ63ビットは、レジスタ10を介して中間層の全てのニ
ューロン111 〜1116に対してパラレルに与えられ
る。それらの63ビットは、前述のように1ビットずつそ
れぞれアンド回路161 〜1663の一方の入力に与えら
れ、それぞれ他方に入力される係数との論理積が各アン
ド回路の出力となる。ここでニューロン111 〜1116
内でウィンドウ内の63個のドットに対するそれぞれ1ビ
ットのデータが入力されるアンド回路に対する係数は、
図5の〜 外4 内でハッチされた部分のデータが入
力されるアンThe positions on the dough are shown, but at the same time, each of them is in each of 16 hidden layer neurons 11 1 to 11 16 .
The coefficients for 63 AND circuits are also shown. In FIG. 4, 63 bits of input data for 63 dots in the window are given in parallel to all neurons 11 1 to 11 16 in the intermediate layer via the register 10. These 63 bits are applied to one input of each of the AND circuits 16 1 to 16 63 , one bit at a time, as described above, and the logical product with the coefficient input to the other becomes the output of each AND circuit. Here, the neurons 11 1 to 11 16
The coefficient for the AND circuit to which 1-bit data for each of the 63 dots in the window is input is
The data in the hatched area in Fig. 5 to 4 is input.
【0027】[0027]
【外4】 [Outside 4]
【0028】ド回路に対しては‘1’、その他の部分の
データが入力されるアンド回路に対しては‘0’とされ
る。図6は中間層ニューロン111 内の63個のアンド回
路に与えられる係数を示す。この係数はウィンドウ内の
でハッチされた部分に対するアンド回路では全て
‘1’、その他の部分に対するアンド回路では全て
‘0’となる。そこで加算器17の出力は結局マトリク
ス内の黒画素の数を表わすことになり、図3の左上のマ
トリクスに対しては‘1’となる。It is set to "1" for the de-circuit, and set to "0" for the AND circuit to which the data of the other part is input. FIG. 6 shows the coefficients given to the 63 AND circuits in the hidden layer neuron 11 1 . These coefficients are all "1" in the AND circuit for the hatched part in the window and all "0" in the AND circuit for the other parts. Therefore, the output of the adder 17 eventually represents the number of black pixels in the matrix, and becomes "1" for the upper left matrix in FIG.
【0029】同様に、図5のは中間層のニューロン1
12 内の63個のアンド回路に対する係数を表わすもので
あり、その係数はハッチされた位置に対応するドットの
データが入力されるアンド回路に対しては‘1’、その
他のアンド回路に対しては‘0’となる。以下同様であ
り、 外5 は中間層のニューロン1116内のアンドSimilarly, in FIG.
It represents the coefficient for 63 AND circuits in 1 2. The coefficient is "1" for the AND circuit to which the dot data corresponding to the hatched position is input, and for the other AND circuits. Will be '0'. The following is the same, and the outer 5 in neurons 11 16 of the intermediate layer
【0030】[0030]
【外5】 [Outside 5]
【0031】回路のうち係数として‘1’が入力される
ものをハッチした部分で表わすことになる。前述のよう
に、〜 外6 においてハッチされた部分はある同一
のマトA circuit in which "1" is input as a coefficient is represented by a hatched portion. As mentioned above, the hatched area in the outer 6 is the same mat
【0032】[0032]
【外6】 [Outside 6]
【0033】リクスを追跡するものであるため、マトリ
クス内の黒画素数に対応して、中間層の各ニューロン1
11 〜1116は時間的なずれをもって同一の値を出力す
る。次に出力層ユニットの動作を図7、8を用いて説明
する。図4において、中間層の各ニューロン111 〜1
116の出力は、図5に示した〜 外7 の各時点Since it tracks the lix, each neuron 1 in the intermediate layer corresponds to the number of black pixels in the matrix.
1 1 to 11 16 output the same value with a time lag. Next, the operation of the output layer unit will be described with reference to FIGS. In FIG. 4, each of the neurons 11 1 to 1 1 in the intermediate layer
The output of 1 16 is shown in FIG.
【0034】[0034]
【外7】 [Outside 7]
【0035】において、それぞれ対応する中間層ニュー
ロンに対してアウトプットイネーブル信号を入力させる
ことにより、順次出力層の各ユニットに出力される。図
7は図3の左上のマトリクスの上半分に対する画像デー
タ補正結果の出力過程を示している。また図7は図5の
〜の時点にも対応している。In the above, when the output enable signal is input to the corresponding intermediate layer neurons, the output signals are sequentially output to each unit in the output layer. FIG. 7 shows an output process of the image data correction result for the upper half of the upper left matrix of FIG. Further, FIG. 7 also corresponds to the time points from to in FIG.
【0036】図7において、最も左上の図は図5のの
位置に対応し、この位置では出力層の各ニューロン12
1 〜128 の出力は図12のレベル1の右側の変換結果
のうちで最も左上のドットに対応して全て白、すなわち
‘0’となる必要がある。そのようなデータを出力する
ための係数が、係数バッファ22にあらかじめ学習によ
って格納されている。図5のの時点では、図7におい
てマトリクスの横方向の移動を示すXアドレスは0、縦
方向の移動を示すYアドレスも0となっており、これに
対応して図8において出力層の各ニューロン内の係数バ
ッファには中間層ニューロンの111 の出力に対する係
数1が格納されており、この係数を用いることにより出
力層の出力、すなわちサブドットパターンは全て白とな
る。In FIG. 7, the upper left diagram corresponds to the position of FIG. 5, and at this position, each neuron 12 in the output layer is
The outputs of 1 to 12 8 need to be all white, that is, '0', corresponding to the dot at the upper left of the conversion result on the right side of level 1 in FIG. Coefficients for outputting such data are stored in the coefficient buffer 22 in advance by learning. At the time of FIG. 5, the X address indicating the horizontal movement of the matrix in FIG. 7 is 0, and the Y address indicating the vertical movement of the matrix is also 0. Correspondingly, each of the output layers in FIG. The coefficient 1 for the output of 11 1 of the intermediate layer neuron is stored in the coefficient buffer in the neuron, and by using this coefficient, the output of the output layer, that is, the subdot pattern is all white.
【0037】同様に、図7の上の左から2番目の図は図
5のの位置に対応しており、図12のレベル1に対す
る変換結果により、この位置に対しても全て白のサブド
ットパターンが出力されなければならない。この位置は
Xアドレスが1、Yアドレスが0であり、図8に示すよ
うにこのアドレスに対しては係数バッファ22に対して
図5のの時点、すなわち中間層ニューロンのうち2番
目のニューロン112の出力に対して乗算されるべき係
数、係数2が格納されている。そしてこの係数を用いる
ことにより、出力層の各ニューロンの出力、すなわちサ
ブドットパターンは全て白となる。Similarly, the second diagram from the left in FIG. 7 corresponds to the position in FIG. 5, and the conversion result for level 1 in FIG. The pattern must be printed. At this position, the X address is 1 and the Y address is 0. As shown in FIG. 8, for this address, the coefficient buffer 22 is subjected to the point of FIG. 5, that is, the second neuron 11 of the hidden layer neurons. The coefficient to be multiplied by the output of 2 , coefficient 2, is stored. By using this coefficient, the output of each neuron in the output layer, that is, the sub-dot pattern is all white.
【0038】同様にして、ウィンドウの中央の画素に対
するサブドットパターンが出力される様子が図7に示さ
れている。前述のように、図7は図12のレベル1に対
する変換結果の上半分を出力する経過を示しており、X
アドレスとYアドレスが‘1’の時、最も右側のサブド
ットだけが黒となり、またXアドレスが2、Yアドレス
が1の時、最も左側のサブドットが黒となり、その他の
サブドットは全て白となる。Similarly, FIG. 7 shows how the sub-dot pattern for the pixel at the center of the window is output. As described above, FIG. 7 shows the process of outputting the upper half of the conversion result for level 1 in FIG.
When the address and Y address are '1', only the rightmost subdot is black, and when the X address is 2 and the Y address is 1, the leftmost subdot is black and all other subdots are white. Becomes
【0039】図9に修正処理のタイムチャートを示す。
ここに示すXおよびYアドレスは共に下位2ビットだけ
を表すものとし、それぞれ“0”が初期値であるとす
る。入力層から63ドット分のウィンドウデータ1が中
間層に与えられると、各中間層ニューロンは積和演算・
スケーリングを行った結果をスリーステートレジスタ2
0に一旦保持する。その後、中間層ニューロン111 〜
1116の出力をシリアルに出力層に与えるために中間層
出力イネーブルを順次“1”にする。出力層では、Xお
よびYアドレスが共に“0”であることから図8に示す
係数バッファのうち最も左側に示す係数群を選択し、さ
らに中間層出力イネーブルと同時に発生する出力層係数
イネーブルにより上から順番に係数を乗算器23に与え
て各中間層ニューロン出力との積をとる。つまり乗算器
23には、まず、ニューロン111の出力と図8の最も
左側最上段の“係数1”、次にニューロン112 の出力
と同左側上から2段目の“0”、・・・・ニューロン1
116の出力と同左側最下段の“0”、が順次与えられ
る。ニューロン1116までの積和演算が終わるとウィン
ドウデータ1に対応した修正出力(サブドットパター
ン)が確定する。FIG. 9 shows a time chart of the correction process.
Both the X and Y addresses shown here represent only the lower 2 bits, and "0" is the initial value of each. When 63 dots of window data 1 from the input layer is given to the intermediate layer, each intermediate layer neuron calculates the sum of products.
The result of scaling is three-state register 2
Hold at 0 once. After that, the intermediate layer neurons 11 1 to
The intermediate layer output enable is sequentially set to "1" in order to serially output the output of 11 16 to the output layer. In the output layer, since the X and Y addresses are both "0", the coefficient group shown on the leftmost side is selected from the coefficient buffers shown in FIG. From then on, the coefficients are sequentially applied to the multiplier 23 to take the product with the output of each intermediate layer neuron. In other words, the multiplier 23 first outputs to the neuron 11 1 and the leftmost uppermost "coefficient 1" in FIG. 8, and then outputs the neuron 11 2 to the second uppermost "0", ... ..Neuron 1
The output of 1 16 and "0" in the lowermost row on the left side are sequentially given. When the sum of products calculation up to the neuron 11 16 is completed, the corrected output (sub-dot pattern) corresponding to the window data 1 is determined.
【0040】次にレーザビームのスキャン方向である右
に1ドットずれたウィンドウデータ2が与えられ同時に
Xアドレスも更新されて同様の動作を行う。出力層はX
アドレスが“1”のため、選択される係数は図8の左か
ら2番目の係数群となり、出力層係数イネーブルによっ
て順次乗算器23に与えられ、ウィンドウデータ2に対
応する出力が確定する。このような動作を順次行い1ド
ットラインの処理を終えると、Yアドレスを更新して次
のドットラインの処理を行う。このような動作をページ
全体にわたって行って1ページの変換処理が終了する。Next, the window data 2 shifted by one dot to the right which is the scanning direction of the laser beam is given, and at the same time, the X address is updated and the same operation is performed. Output layer is X
Since the address is "1", the selected coefficient becomes the second coefficient group from the left in FIG. 8, which is sequentially given to the multiplier 23 by the output layer coefficient enable, and the output corresponding to the window data 2 is determined. When these operations are sequentially performed and the processing for one dot line is completed, the Y address is updated and the processing for the next dot line is performed. This operation is performed over the entire page, and the conversion process for one page is completed.
【0041】結局、XおよびYアドレスは、4×4のマ
トリクス内の修正対象ドット位置を示していることにな
る。つまり、X=0,Y=0の時は4×4のマトリクス
の最上段左隅、X=1,Y=0の時は同最上段左から2
ドット目、X=3,Y=3の時は同最下段右隅、といっ
た具合である。従って、Xアドレス0〜3の処理結果
は、同一マトリクスについてのものとなる。After all, the X and Y addresses indicate the dot position to be corrected in the 4 × 4 matrix. In other words, when X = 0 and Y = 0, the uppermost left corner of the 4 × 4 matrix, and when X = 1 and Y = 0, 2 from the uppermost left.
The dots are the same as the bottom right corner when X = 3 and Y = 3. Therefore, the processing results of the X addresses 0 to 3 are for the same matrix.
【0042】[0042]
【発明の効果】以上詳細に説明したように、本発明によ
ればマトリクス内の黒画素の数に対する濃度変化をリニ
アに近づけることができ、中間調の画像を記録した場合
に濃度階調性が大幅に改善される。また、例えば熱転写
プリンタ用の分散型濃度パターンを、インクジェットプ
リンタや電子写真プリンタ用の集中型濃度パターンに変
換することも可能となる。更に、例えばレベル2のパタ
ーンは 120種あるにもかかわらず、それらは全て同一の
パターンに補正され、類似したパターンを検出するとい
うニューラルネットワークの特徴が十分に発揮されるこ
とになる。As described in detail above, according to the present invention, the density change with respect to the number of black pixels in the matrix can be made to be close to linear, and the density gradation is improved when a halftone image is recorded. Greatly improved. It is also possible to convert, for example, a dispersed density pattern for a thermal transfer printer into a concentrated density pattern for an inkjet printer or an electrophotographic printer. Furthermore, for example, although there are 120 types of level 2 patterns, they are all corrected to the same pattern, and the feature of the neural network of detecting similar patterns is fully exerted.
【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図2】本発明におけるサブドットパターンの実施例を
示す図である。FIG. 2 is a diagram showing an example of a sub-dot pattern in the present invention.
【図3】本発明における画像データ修正の概要を説明す
る図である。FIG. 3 is a diagram illustrating an outline of image data correction according to the present invention.
【図4】ニューラルネットワークの実施例の構成を示す
ブロック図である。FIG. 4 is a block diagram showing a configuration of an embodiment of a neural network.
【図5】ウィンドウ内におけるマトリクスの移動を示す
図である。FIG. 5 is a diagram showing movement of a matrix within a window.
【図6】中間層ニューロン内のアンド回路に与えられる
係数の実施例を示す図である。FIG. 6 is a diagram showing an example of coefficients given to an AND circuit in an intermediate layer neuron.
【図7】出力層ニューロンの出力結果の実施例を示す図
である。FIG. 7 is a diagram showing an example of an output result of an output layer neuron.
【図8】出力層の各ニューロン内の係数バッファの格納
内容を示す図である。FIG. 8 is a diagram showing stored contents of a coefficient buffer in each neuron of an output layer.
【図9】マトリクスデータ修正処理実施例のタイムチャ
ートを示す図である。FIG. 9 is a diagram showing a time chart of an embodiment of matrix data correction processing.
【図10】画像データ修正方式の従来例を説明する図で
ある。FIG. 10 is a diagram illustrating a conventional example of an image data correction method.
【図11】マトリクス内の黒画素の数と正規化濃度との
関係を示す図である。FIG. 11 is a diagram showing the relationship between the number of black pixels in a matrix and the normalized density.
【図12】濃度変化の平滑化と分散型濃度パターンの集
中型濃度パターンへの変換を説明する図である。FIG. 12 is a diagram for explaining smoothing of density change and conversion of a dispersed density pattern into a concentrated density pattern.
1 円滑化手段 2 ニューラルネットワーク 10 入力層レジスタ 111 〜1116 中間層ニューロン 121 〜128 出力層ニューロン 161 〜1663 中間層ニューロン内のアンド回路 22 出力層ニューロン内の係数バッファ1 smoothing means 2 coefficients of the neural network 10 input layer register 11 1 to 11 16 hidden neurons 12 1 to 12 8 output layer neurons 16 1 to 16 63 and the circuit in the intermediate layer neuron 22 output layer neuron buffer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 一彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 師尾 潤 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuhiko Sato 1015 Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Jun Shio, 1015, Kamedotachu, Nakahara-ku, Kawasaki, Kanagawa Prefecture, Fujitsu Limited
Claims (2)
じて該入力ドット画像データの補正を行うことにより、
画像を円滑化する手段を有する画像形成装置において、 前記円滑化手段(1)が、前記入力ドット画像データの
1ドット分を、複数個のサブドットからなるサブドット
パターンに変換して画像の濃度変化を滑らかにして出力
するニューラルネットワーク(2)を備えていることを
特徴とする画像形成装置。1. By correcting the input dot image data according to the array of the input dot image data,
In an image forming apparatus having means for smoothing an image, the smoothing means (1) converts one dot of the input dot image data into a sub-dot pattern composed of a plurality of sub-dots, and thereby the density of the image. An image forming apparatus comprising a neural network (2) for smoothing and outputting changes.
トから成る領域を1つのブロックとして、各入力ドット
に対するサブドットパターンの出力結果が該ブロック内
で上下、及び左右対象の画像を形成するように、前記入
力ドット画像データの補正を行うことを特徴とする請求
項1記載の画像形成装置。2. The smoothing means (1) defines an area consisting of a plurality of dots as one block, and outputs the output result of the sub-dot pattern for each input dot to the upper and lower and left and right target images in the block. The image forming apparatus according to claim 1, wherein the input dot image data is corrected so as to be formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4035403A JPH05233818A (en) | 1992-02-21 | 1992-02-21 | Image forming device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4035403A JPH05233818A (en) | 1992-02-21 | 1992-02-21 | Image forming device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05233818A true JPH05233818A (en) | 1993-09-10 |
Family
ID=12440943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4035403A Withdrawn JPH05233818A (en) | 1992-02-21 | 1992-02-21 | Image forming device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05233818A (en) |
-
1992
- 1992-02-21 JP JP4035403A patent/JPH05233818A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4651287A (en) | Digital image processing algorithm for output devices with discrete halftone gray scale capability | |
US5327260A (en) | Image processing apparatus for smoothing edges of image | |
US5483351A (en) | Dilation of images without resolution conversion to compensate for printer characteristics | |
US5689343A (en) | Area mapping employing reference clusters for high quality noninteger resolution conversion with enhancement | |
US5604605A (en) | Method and device for intralinearly halftoning digitized grey value images | |
US6438273B1 (en) | Method and apparatus for using rotatable templates within look-up tables to enhance image reproduction | |
US5130821A (en) | Method and apparatus for digital halftoning employing density distribution for selection of a threshold template | |
US6016154A (en) | Image forming apparatus | |
JPH02286267A (en) | Method and device for producing preview image from bit-map type pattern | |
JPS5932037A (en) | Halftone threshold generation apparatus and method | |
US5130820A (en) | Image processing device | |
US5184213A (en) | Binarizing method for color image using modified error diffusion method | |
US5579451A (en) | Image output device and image control method for smoothing image or increasing image resolution by use of same | |
US5299292A (en) | Reduction printing apparatus | |
US5790764A (en) | Image output device and image control method for smoothing image or increasing image resolution by use of same | |
JP3603907B2 (en) | Image data processing method and apparatus | |
JPH05233818A (en) | Image forming device | |
JP2001309163A (en) | Enhancement of resolution of black data with half-tone sent with color data | |
JP2532177B2 (en) | Image forming device | |
JPH0540839A (en) | Image forming device | |
JP3825134B2 (en) | Image correction apparatus and image correction method | |
JP3057809B2 (en) | Image information processing method | |
JPH09116751A (en) | Picture processor and printer device | |
JP2913867B2 (en) | Color image processing method | |
JPS6029872A (en) | Method and device for picture signal processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |