JPH05233481A - Program tracing stop device of debugging device - Google Patents

Program tracing stop device of debugging device

Info

Publication number
JPH05233481A
JPH05233481A JP4032018A JP3201892A JPH05233481A JP H05233481 A JPH05233481 A JP H05233481A JP 4032018 A JP4032018 A JP 4032018A JP 3201892 A JP3201892 A JP 3201892A JP H05233481 A JPH05233481 A JP H05233481A
Authority
JP
Japan
Prior art keywords
polling
program
host device
program trace
workstation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4032018A
Other languages
Japanese (ja)
Inventor
Toshiyuki Kitami
稔之 北見
Kiyoshi Takahashi
高橋  清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4032018A priority Critical patent/JPH05233481A/en
Publication of JPH05233481A publication Critical patent/JPH05233481A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To automatically stop program tracing synchronized with the fault occurrence of a host device. CONSTITUTION:The program tracing stop device of the debugging device 6 that has a program tracing part 5 which reads out a program being executed by the host device of an information processing system wherein plural work stations 3 are connected to the host device 1 through a work station channel 2 and polling from the work station channel 2 to the work stations 3 is performed for control and a buffer part 5 which updates and stores the read program trace in order is equipped with a polling response part 7 which is connected to the host device 1 through the work station channel 2 and responds to the polling similarly to the work stations 3 and a timer part 8 which measures intervals of the polling to the polling response part and stops the new update of the program trace to the buffer part when the interval of the polling exceeds a specific value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はデバッグ装置におけるプ
ログラムトレース停止装置に係り、特にホスト装置にワ
ークステーションチャネルを介して複数のワークステー
ションを接続し、ホスト装置から各ワークステーション
にポーリングを行うことにより制御を行う情報処理シス
テムのホスト装置が実行中のプログラムを順次更新して
格納するバッファ部とを有するデバッグ装置におけるプ
ログラムトレース停止装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program trace stopping device in a debug device, and more particularly, by connecting a plurality of workstations to a host device through workstation channels and polling each workstation from the host device. The present invention relates to a program trace stopping device in a debug device having a buffer unit for sequentially updating and storing a program being executed by a host device of an information processing system for controlling.

【0002】[0002]

【従来の技術】情報処理システムとして、図4に示すよ
うに、ホスト装置21に複数のワークステーション22
の他、ディスプレイ装置、プリンタ等をワークステーシ
ョンチャネル24(以下単にチャネル24という)を介
して接続し、ホスト装置21とワークステーション22
等とのデータの伝送制御をチャネル24のポーリング処
理によって行うものがある。尚、同図中符合25はホス
ト装置21に設けられた中央処理装置(CPU)、26
はメモリを示している。
2. Description of the Related Art As an information processing system, as shown in FIG.
In addition, a display device, a printer, etc. are connected via a workstation channel 24 (hereinafter simply referred to as channel 24), and a host device 21 and a workstation 22 are connected.
There is a method for controlling the transmission of data to and from the channel 24 by polling the channel 24. In the figure, reference numeral 25 is a central processing unit (CPU) provided in the host device 21, 26.
Indicates memory.

【0003】このように、ポーリングにより制御されて
いるワークステーションには機番がふられ、図5に示す
ように、通常はチャネルから各機番のワークステーショ
ンに自動的にポーリング(P)が送出され、このポーリ
ングに対して各ワークステーションは、割込みの要因が
ないときにはチャネルに対して「割込み要因なし応答」
(N)を送出し、データ転送等の割り込みの要因がある
時にはチャネルに対して「割込み要因あり応答」(R)
を送出する。
As described above, the workstations controlled by polling are assigned machine numbers, and as shown in FIG. 5, normally, the polling (P) is automatically sent from the channel to the workstation of each machine number. In response to this polling, each workstation responds to the channel with "no interrupt factor response" when there is no interrupt factor.
(N) is sent, and when there is an interrupt factor such as data transfer, “response with interrupt factor” is sent to the channel (R)
Is sent.

【0004】この「割込み要因あり応答」(R)が出力
されると、チャネルはポーリング(P)を止め、ホスト
装置に対して割込みを上げる。この処理によりホスト装
置はワークステーションが要求しているデータの送受信
等の処理(D)を行い、「データ送受信完了」(A)の
信号をワークステーションとチャネルとの間でやりとり
した後、チャネルに対してポーリング(P)を再開を指
示する。
When this "response with interrupt factor" (R) is output, the channel stops polling (P) and raises an interrupt to the host device. By this processing, the host device performs processing (D) such as transmission / reception of data requested by the workstation, and after exchanging a signal of “data transmission / reception completed” (A) between the workstation and the channel, The polling (P) is instructed to restart.

【0005】図5に示した例では、ホスト装置に3台の
ワークステーションを接続した例であり、ワークステー
ション1がチャネルからの第2回のポーリングに対して
「割込み要因あり応答」(R)を出力して、ホスト装置
の中央処理装置(CPU)からデータの送信(D)を受
け、「データ送受信完了」(A)を出力している。この
ようにして、情報処理システムは制御されている。
The example shown in FIG. 5 is an example in which three work stations are connected to the host device, and the work station 1 responds to the second polling from the channel by "response with interrupt factor" (R). Is output, data transmission (D) is received from the central processing unit (CPU) of the host device, and "data transmission / reception completed" (A) is output. In this way, the information processing system is controlled.

【0006】ところで、このような情報処理システムの
開発中においてシステムの制御を行うプログラムや他の
ソフトウエアにおける間違いを追跡して取り除くデバッ
グを行う時にはデバッグ装置を使用するが、このデバッ
グ装置27はホスト装置21の処理したプログラムの実
行過程の履歴情報であるプログラムトレースを収拾する
ため、図4に示すように、ホスト装置のCPU25に接
続され、プログラムの履歴情報をトレースするプログラ
ムトレース機構部28と、プログラムの履歴情報を順次
更新して書き込むバッファ部29とを有するものであ
る。ここで、バッファ部29のプログラムの格納容量は
限られたものであるから、バッファ部29に書き込まれ
たプログラムは次々にかきかえられていき、一旦書き込
まれたプログラムであっても一定時間経過後には新たな
プログラムが上書きされて消去されるものである。
By the way, during the development of such an information processing system, a debug device is used when performing debugging by tracing and removing an error in a program for controlling the system or other software. In order to collect the program trace which is the history information of the execution process of the program processed by the device 21, as shown in FIG. 4, a program trace mechanism unit 28 connected to the CPU 25 of the host device and tracing the history information of the program, And a buffer unit 29 for sequentially updating and writing program history information. Here, since the storage capacity of the program in the buffer unit 29 is limited, the programs written in the buffer unit 29 are changed over one after another, and even if the program is written once, after a certain period of time elapses. Is a new program that is overwritten and erased.

【0007】このようなデバッグ装置を使用して情報処
理システムのデバッグを行うには、ホスト装置21にデ
バッグ装置27を接続して、ホスト装置にシステム障
害、例えばポーリング発生の停止が発生するような条件
を入力し、システムに障害が発生した段階でプログラム
トレースを停止して、バッファ部29に格納されたプロ
グラムを解析するものである。
In order to debug the information processing system using such a debugging device, the debugging device 27 is connected to the host device 21 so that the host device may suffer a system failure, for example, stoppage of polling. The conditions are input, the program trace is stopped when a failure occurs in the system, and the program stored in the buffer unit 29 is analyzed.

【0008】[0008]

【発明が解決しようとする課題】ところで、上述したプ
ログラムトレースを停止させる処理は、情報処理システ
ムに障害が発生のタイミングにあわせて行わなければ、
有効なプログラムトレース情報を得ることができない。
プログラムトレースを停止させるタイミングが遅れた場
合には、新たなプログラムが上書きされ、必要とする情
報が消去されることとなる。
By the way, the above-mentioned processing for stopping the program trace must be performed at the timing of occurrence of a failure in the information processing system.
Unable to get valid program trace information.
When the timing for stopping the program trace is delayed, a new program is overwritten and necessary information is erased.

【0009】しかしながら、上述した従来のデバッグ装
置にあってはプログラムトレースの停止はオペレータが
情報処理システムを監視して、システムに障害が発生し
たのを確認して行うものとしているから、障害発生のタ
イミングにあわせたプログラムトレースを得るのは難し
いという問題がある。そこで本発明は、プログラムトレ
ースをホスト装置の障害の発生に合わせて自動的に停止
することができるデバッグ装置のプログラムトレース停
止装置を提供することを目的とする。
However, in the above-mentioned conventional debugging device, the operator stops the program trace by monitoring the information processing system and confirming that the system has failed, so that the failure occurs. There is a problem that it is difficult to obtain a program trace that matches the timing. SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a program trace stop device for a debug device that can automatically stop the program trace according to the occurrence of a failure in the host device.

【0010】[0010]

【課題を解決するための手段】本発明において、上記の
課題を解決するための手段は、図1に示すように、ホス
ト装置1にワークステーションチャネル2を介して複数
のワークステーション3を接続し、ワークステーション
チャネル2から各ワークステーション3にポーリングを
行うことにより制御を行う情報処理システムのホスト装
置1が実行中のプログラムを読取るプログラムトレース
機能部4と、読み取られたプログラムトレースを順次更
新して格納するバッファ部5とを有するデバッグ装置6
において、ワークステーションチャネル2を介してホス
ト装置1に接続され、ワークステーション3と同様にポ
ーリングに対して応答するポーリング応答部7と、この
ポーリング応答部7に入力されるポーリングの間隔を測
定して、ポーリングの間隔が所定値を越えると上記バッ
ファ部5へのプログラムトレースの新たな更新を停止す
るタイマ機構部8とを有することを特徴とするデバッグ
装置におけるプログラムトレース停止装置である。
In the present invention, as a means for solving the above problems, as shown in FIG. 1, a plurality of workstations 3 are connected to a host device 1 via a workstation channel 2. , A program trace function unit 4 for reading a program being executed by a host device 1 of an information processing system for controlling by polling each workstation 3 from a workstation channel 2, and sequentially updating the read program trace. Debugging device 6 having buffer section 5 for storing
, The polling response unit 7 connected to the host device 1 via the workstation channel 2 and responding to polling similarly to the workstation 3, and the polling interval input to the polling response unit 7 is measured. A program trace stop device in a debug device, further comprising a timer mechanism unit 8 for stopping new update of the program trace to the buffer unit 5 when the polling interval exceeds a predetermined value.

【0011】[0011]

【作用】本発明によれば、ホスト装置1に接続されたデ
バッグ装置のポーリング応答部7は、ホスト装置1のワ
ークステーションチャネル2から通常にポーリングが発
生されているときには、通常のワークステーションと同
様に割込み要求なし応答(N)をする。一方ホスト装置
1の異常によりポーリングが停止したり、長時間にわた
って発生されなかった場合で、タイマ機構部8が測定す
るポーリングの間隔が所定値を越えたときにはプログラ
ムトレース機能部4のバッファ部5へのプログラムトレ
ースを停止してプログラムトレースの新たな更新を停止
する。従って、バッファ部5にはホスト装置1が異常と
なりポーリングを一定時間以上発生しなくなった時まで
のプログラムトレースが格納され、ホスト装置1の動作
状況の調査を確実に行うことができる。
According to the present invention, the polling response unit 7 of the debug device connected to the host device 1 is similar to a normal workstation when a normal poll is generated from the workstation channel 2 of the host device 1. A non-interrupt request response (N) is sent to. On the other hand, when polling is stopped due to an abnormality in the host device 1 or has not occurred for a long time, and when the polling interval measured by the timer mechanism unit 8 exceeds a predetermined value, the buffer unit 5 of the program trace function unit 4 is entered. Stop the program trace of and stop the new update of the program trace. Therefore, the buffer unit 5 stores the program trace up to the time when the host device 1 becomes abnormal and polling does not occur for a certain period of time or more, and the operating condition of the host device 1 can be reliably investigated.

【0012】[0012]

【実施例】以下本発明に係るデバッグ装置におけるプロ
グラムトレース停止装置の実施例を図面に基づいて説明
する。図2及び図3は本発明に係るデバッグ装置におけ
るプログラムトレース停止装置の実施例を示すものであ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a program trace stopping device in a debug device according to the present invention will be described below with reference to the drawings. 2 and 3 show an embodiment of the program trace stop device in the debug device according to the present invention.

【0013】本実施例においてデバッグ装置は図2に示
すように、ホスト装置が実行中のプログラムを読取るプ
ログラムトレース機能部14と、読み取られたプログラ
ムトレースを順次更新して格納するバッファ部15と、
ワークステーションチャネルを介してホスト装置に接続
され、他のワークステーションと同様にポーリングに対
して「割込み要求なし応答」(N)を出力すると共に、
この出力と同時にタイマ機構部18に割込みを掛けるポ
ーリング応答部17と、このポーリング応答部17から
の割込みの間隔を測定して、割込みの間隔が所定値を越
えると上記バッファ部15へのプログラムトレースの新
たな更新を停止するタイマ機構部18とを設けている。
In the present embodiment, as shown in FIG. 2, the debug device includes a program trace function unit 14 for reading a program being executed by a host device, a buffer unit 15 for sequentially updating and storing the read program trace,
It is connected to the host device via the workstation channel and outputs "No interrupt request response" (N) to polling as with other workstations.
At the same time as this output, the polling response unit 17 that interrupts the timer mechanism unit 18 and the interval of the interrupt from this polling response unit 17 are measured, and when the interval of the interrupt exceeds a predetermined value, the program trace to the buffer unit 15 is performed. And a timer mechanism section 18 for stopping the new update of.

【0014】そして、本実施例では、プログラムトレー
ス機能部14にはこのプログラムトレース機能部14の
プログラムトレース機能のスタート、ストップを行うス
イッチとしてのフラグ11を有する。このフラグをオ
ン、オフすることにより、トレース機能を始動したり停
止したりすることができ、このフラグのオン、オフは外
部から手動で行うこともできるし、タイマ機構部18か
ら信号によりオフとすることができるものとしている。
In the present embodiment, the program trace function unit 14 has a flag 11 as a switch for starting and stopping the program trace function of the program trace function unit 14. By turning this flag on or off, the trace function can be started or stopped, and this flag can be turned on or off manually from the outside or turned off by a signal from the timer mechanism section 18. It is supposed to be possible.

【0015】また、タイマ機構部18にはそのリセッ
ト、スタートをポーリング応答部17からの割込みによ
り行い、タイマ値がポーリング異常として予め設定した
値となった時上記フラグをオフとするタイマ12を設け
ている。次に本実施例に係るデバッグ装置におけるプロ
グラムトレース停止装置の作動を説明する。図3は本実
施例に係るデバッグ装置におけるプログラムトレース停
止装置の作動を示すフローチャートである。
Further, the timer mechanism section 18 is provided with a timer 12 for resetting and starting the interruption by the polling response section 17 and turning off the flag when the timer value reaches a preset value as a polling abnormality. ing. Next, the operation of the program trace stopping device in the debug device according to the present embodiment will be described. FIG. 3 is a flowchart showing the operation of the program trace stop device in the debug device according to the present embodiment.

【0016】先ずタイマ12はポーリング応答部からの
最初の割込みが発生すると、タイマ値を“0”にリセッ
トし(ST1)、ポーリング応答部17からの割込みが
発生するまでタイマ値を加算していく(ST2,ST
4。そしてタイマ値が設定値になると(ST3)、プロ
グラムトレース機能部14のフラグ11をオフにすると
(ST5)、プログラムトレース機能部14はプログラ
ムトレースを停止する。
First, when the first interrupt from the polling response unit occurs, the timer 12 resets the timer value to "0" (ST1) and adds the timer values until the interrupt from the polling response unit 17 occurs. (ST2, ST
4. When the timer value reaches the set value (ST3), the flag 11 of the program trace function unit 14 is turned off (ST5), and the program trace function unit 14 stops the program trace.

【0017】従って、本実施例によれば、プログラムト
レース機能部のバスをホスト装置に接続して、さらに、
ポーリング応答部をホスト装置のチャネルに接続して、
プログラムトレースを開始して、ホスト装置に障害が発
生するような動作をさせる。すると、ホスト装置に障害
が発生してポーリングの発生が異常となった時点でプロ
グラムトレースが停止することとなり、障害発生時のホ
スト装置のプログラムトレースを容易に採取することが
できる。
Therefore, according to this embodiment, the bus of the program trace function unit is connected to the host device, and further,
Connect the polling response unit to the channel of the host device,
The program trace is started to cause the host device to operate so as to cause a failure. Then, the program trace is stopped when a failure occurs in the host device and the occurrence of polling becomes abnormal, and the program trace of the host device when the failure occurs can be easily collected.

【0018】[0018]

【発明の効果】以上説明したように、本発明によればデ
バッグ装置におけるプログラムトレース停止装置をホス
ト装置に障害が発生してポーリングの発生が異常となっ
た時点でプログラムトレースが停止するものとしたか
ら、障害発生時のホスト装置のプログラムトレースを容
易に採取することができ、障害の発生原因の究明に要す
る時間を短縮することができるという効果を奏する。
As described above, according to the present invention, the program trace stop device in the debug device stops the program trace when the host device fails and polling becomes abnormal. Therefore, it is possible to easily collect the program trace of the host device at the time of occurrence of a failure, and it is possible to shorten the time required for investigating the cause of the failure.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理を示す図FIG. 1 is a diagram showing the principle of the present invention.

【図2】本発明に係るデバッグ装置におけるプログラム
トレース停止装置の実施例を示すブロック図である。
FIG. 2 is a block diagram showing an embodiment of a program trace stop device in a debug device according to the present invention.

【図3】図2に示したデバッグ装置におけるプログラム
トレース停止装置の作動を示すフローチャートである。
FIG. 3 is a flowchart showing an operation of a program trace stop device in the debug device shown in FIG.

【図4】本発明に係るデバッグ装置が使用される情報処
理システムを従来のデバッグ装置と共に示す図である。
FIG. 4 is a diagram showing an information processing system in which a debug device according to the present invention is used, together with a conventional debug device.

【図5】情報処理システムのポーリング作動を示す図で
ある。
FIG. 5 is a diagram showing a polling operation of the information processing system.

【符号の説明】[Explanation of symbols]

1 ホスト装置 2 ワークステーションチャネル 3 ワークステーション 4 プログラムトレース機能部 5 バッファ部 6 デバッグ装置 7 ポーリング応答部 8 タイマ機構部 1 host device 2 workstation channel 3 workstation 4 program trace function unit 5 buffer unit 6 debug device 7 polling response unit 8 timer mechanism unit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ホスト装置(1)にワークステーションチ
ャネル(2)を介して複数のワークステーション(3)
を接続し、ワークステーションチャネル(2)から各ワ
ークステーション(3)にポーリングを行うことにより
制御を行う情報処理システムのホスト装置(1)が実行
中のプログラムを読取るプログラムトレース機能部
(4)と、読み取られたプログラムトレースを順次更新
して格納するバッファ部(5)とを有するデバッグ装置
(6)において、 ワークステーションチャネル(2)を介してホスト装置
(1)に接続され、ワークステーション(3)と同様に
ポーリングに対して応答するポーリング応答部(7)
と、 このポーリング応答部(7)に入力されるポーリングの
間隔を測定して、ポーリングの間隔が所定値を越えると
上記バッファ部(5)へのプログラムトレースの新たな
更新を停止するタイマ機構部(8)とを有することを特
徴とするデバッグ装置におけるプログラムトレース停止
装置。
1. A plurality of workstations (3) to a host device (1) via workstation channels (2).
And a program trace function unit (4) for reading a program being executed by a host device (1) of an information processing system that controls by connecting each workstation (3) from a workstation channel (2). , A buffer device (5) for sequentially updating and storing the read program trace, a debug device (6) connected to a host device (1) via a workstation channel (2), and a workstation (3). Polling response unit (7) that responds to polling similarly to
And a timer mechanism section for measuring a polling interval input to the polling response section (7) and stopping new update of the program trace to the buffer section (5) when the polling interval exceeds a predetermined value. (8) A program trace stop device in a debug device, comprising:
JP4032018A 1992-02-19 1992-02-19 Program tracing stop device of debugging device Withdrawn JPH05233481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4032018A JPH05233481A (en) 1992-02-19 1992-02-19 Program tracing stop device of debugging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4032018A JPH05233481A (en) 1992-02-19 1992-02-19 Program tracing stop device of debugging device

Publications (1)

Publication Number Publication Date
JPH05233481A true JPH05233481A (en) 1993-09-10

Family

ID=12347125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4032018A Withdrawn JPH05233481A (en) 1992-02-19 1992-02-19 Program tracing stop device of debugging device

Country Status (1)

Country Link
JP (1) JPH05233481A (en)

Similar Documents

Publication Publication Date Title
US5583987A (en) Method and apparatus for initializing a multiprocessor system while resetting defective CPU's detected during operation thereof
JPH07225686A (en) Program down-loading system
EP1862909A1 (en) Memory address management by firmware
US4538265A (en) Method and apparatus for instruction parity error recovery
TWI759719B (en) Flash memory controller and method used in flash memory controller
US7168075B1 (en) Automation device and updating method
JPH0950424A (en) Dump sampling device and dump sampling method
JPH09330106A (en) Control system with backup function
JPH05233481A (en) Program tracing stop device of debugging device
JPH11120154A (en) Device and method for access control in computer system
JPS6052459B2 (en) Microprogram control method
JP4527419B2 (en) Program trace method and trace processing system
JPH07219818A (en) Log information collecting method and communication processing system using the collecting method
JPH03253945A (en) Abnormality recovery processing function confirming system for data processing system
JPH11119992A (en) Trace controller for firmware
JPH0772909A (en) Supporting device for programmable controller
JPH07248810A (en) Numerical controller
JPH0335327A (en) Majority decision fault processor
JPS62212865A (en) Multiprocessor control system
JPS5917918B2 (en) Failure handling method
JPH02139650A (en) Partial dump system
JPH08115237A (en) Printer diagnostic system
JPH03108045A (en) Error monitor circuit for data bus device
JPH08286714A (en) Monitor device for programmable display device
JPH03276245A (en) Cpu fault processing system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518