JPH05227516A - Encoder and decoder for two-screen multiplexing moving image - Google Patents
Encoder and decoder for two-screen multiplexing moving imageInfo
- Publication number
- JPH05227516A JPH05227516A JP27714592A JP27714592A JPH05227516A JP H05227516 A JPH05227516 A JP H05227516A JP 27714592 A JP27714592 A JP 27714592A JP 27714592 A JP27714592 A JP 27714592A JP H05227516 A JPH05227516 A JP H05227516A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- signal
- coding
- encoding
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、異なる絵柄からなる２
種類の動画像信号を多重化して、符号化する動画像符号
化装置およびこの動画像符号化装置によって符号化した
画像データを受信して復号化する動画像復号化装置に関
し、特に、１つの符号化器で２種類の動画像信号をフレ
ーム時間分割多重した二画面画像データに符号化する動
画像符号化装置および１つの復号器でフレーム時間分割
多重された二画面画像データを２種類の動画像信号に復
号化する動画像復号化装置に関する。BACKGROUND OF THE INVENTION The present invention comprises two different patterns.
More specifically, the present invention relates to a moving picture coding apparatus that multiplexes and codes different kinds of moving picture signals and a moving picture decoding apparatus that receives and decodes image data coded by this moving picture coding apparatus, and in particular, one code Video coding apparatus for coding two kinds of moving picture signals into two-screen image data which is time-division multiplexed by frame time, and two kinds of moving picture data which is two-screen picture data time-division multiplexed by one decoder The present invention relates to a moving picture decoding device that decodes a signal.
【０００２】[0002]
【従来の技術】図１１に示すように、一画面に２種類の
動画像を表示するシステムがある。ここでは、２種類の
動画像の一方をＡ画面、他方をＢ画面と呼ぶことにす
る。このようなシステムは、送信側に動画像符号化装置
を有し、受信側に動画像復号化装置を有する。従来のシ
ステムにおいては、動画像符号化装置は２種類の動画像
を１種類の動画像とみなして符号化処理を行い、動画像
復号化装置は２種類の動画像を１種類の動画像とみなし
て復号化処理を行っていた。2. Description of the Related Art As shown in FIG. 11, there is a system for displaying two types of moving images on one screen. Here, one of the two types of moving images is called the A screen, and the other is called the B screen. Such a system has a moving picture coding apparatus on the transmitting side and a moving picture decoding apparatus on the receiving side. In a conventional system, a moving picture coding apparatus treats two kinds of moving pictures as one kind of moving picture and performs a coding process, and a moving picture decoding apparatus treats two kinds of moving pictures as one kind of moving picture. The decryption process was performed without regard.
【０００３】図１０（Ａ）に従来の動画像符号化装置と
してフレーム間予測を用いた予測符号化装置の例を示
し、図１０（Ｂ）に従来の動画像復号化装置としてフレ
ーム間予測を用いた予測復号化装置の例を示す。FIG. 10A shows an example of a predictive coding apparatus using interframe prediction as a conventional moving picture coding apparatus, and FIG. 10B shows interframe prediction as a conventional moving picture decoding apparatus. An example of the predictive decoding device used is shown.
【０００４】図１０（Ａ）を参照して、従来の動画像符
号化装置は、符号化回路１００と、バッファメモリ１０
７と、符号化制御回路１０８とから構成されている。符
号化制御回路１０８は、バッファメモリ１０７のオーバ
ーフロー、アンダーフローが発生しないように、その占
有率に応じて符号化回路１００の量子化特性等を制御す
る。符号化回路１００において、セレクタ１０２は、符
号化制御回路１０８の制御にしたがい、通常は入力端子
１０１からの画像信号を選択し、バッファメモリ１０７
の占有率が高い時はフレームメモリ１０５の出力を選択
してフレーム間引きを行う。セレクタ１０２の出力信号
は、減算器１１０においてフレームメモリ１０５からの
予測値を減算される。量子化器１０３は、減算器１１０
からの予測誤差信号を量子化する。量子化された予測誤
差信号は、可変長符号化回路１０６で可変長符号化され
た後、バッファメモリ１０７へ書き込まれる。バッファ
メモリ１０７に蓄積された符号化画像信号は出力端子１
０９を介して出力され、図示しない音声情報を多重化さ
れる。また、量子化器１０３の出力は逆量子化器１０４
で逆量子化され、加算器１１１の一方の入力端子に供給
される。加算器１１１の他方の入力端子には、フレーム
メモリ１０５からの予測信号が供給されており、加算器
１１１は局部復号化信号を発生する。局部復号化信号
は、フレームメモリ１０５に書き込まれる。量子化器１
０３および逆量子化器１０４の量子化特性は、符号化制
御回路１０８により制御され、バッファメモリ１０７の
占有率が高いときは粗く量子化を行い、低いときは細か
く量子化を行う。このように、従来の符号化装置は、１
画面に二種類の画像があっても１画面単位のフレーム間
予測符号化を行っていた。Referring to FIG. 10 (A), a conventional moving picture coding apparatus includes a coding circuit 100 and a buffer memory 10.
7 and an encoding control circuit 108. The encoding control circuit 108 controls the quantization characteristic and the like of the encoding circuit 100 according to the occupancy rate so that overflow and underflow of the buffer memory 107 do not occur. In the encoding circuit 100, the selector 102 normally selects the image signal from the input terminal 101 according to the control of the encoding control circuit 108, and the buffer memory 107.
When the occupation ratio is high, the output of the frame memory 105 is selected and frame thinning is performed. The output value of the selector 102 is subtracted by the subtractor 110 from the predicted value from the frame memory 105. The quantizer 103 uses the subtractor 110
Quantize the prediction error signal from. The quantized prediction error signal is variable-length coded by the variable-length coding circuit 106 and then written in the buffer memory 107. The encoded image signal stored in the buffer memory 107 is output to the output terminal 1
09, and voice information (not shown) is multiplexed. The output of the quantizer 103 is the inverse quantizer 104.
Is inversely quantized and is supplied to one input terminal of the adder 111. The prediction signal from the frame memory 105 is supplied to the other input terminal of the adder 111, and the adder 111 generates a locally decoded signal. The locally decoded signal is written in the frame memory 105. Quantizer 1
03 and the inverse quantizer 104 are controlled by the encoding control circuit 108. When the occupancy of the buffer memory 107 is high, coarse quantization is performed, and when it is low, fine quantization is performed. As described above, the conventional encoding device has
Even if there are two types of images on the screen, inter-frame predictive coding is performed for each screen.
【０００５】図１０（Ｂ）を参照すると、従来の動画像
復号化装置は、復号化回路２００と、バッファメモリ２
０２から構成されている。バッファメモリ２０２は、入
力端子２０１からの受信画像データが十分復号化できる
まで、書き込まれたデータを蓄積し、復号化できると判
断されたとき、１フレーム分の画像データを読み出して
出力する。復号化回路２００において、可変長復号化回
路２０３は、バッファメモリ２０２から出力された画像
データの可変長符号から元の予測誤差信号に復元する。
予測誤差信号は、逆量子化器２０４で逆量子化され、加
算器２０５の一方の入力端子に供給される。加算器２０
５の他方の入力端子には、フレームメモリ２０６からの
予測信号が供給されており、加算器２０５は復号化画像
信号を発生する。復号化画像信号は、出力端子２０７よ
り出力され、また、フレームメモリ２０６に書き込まれ
る。このように、従来の復号化装置は、１画面に２種類
の画像が合成された画面を１画面単位にフレーム間予測
復号化を行っていた。Referring to FIG. 10 (B), the conventional moving picture decoding apparatus includes a decoding circuit 200 and a buffer memory 2.
It is composed of 02. The buffer memory 202 stores the written data until the image data received from the input terminal 201 can be sufficiently decoded, and when it is determined that the data can be decoded, reads one frame of image data and outputs the image data. In the decoding circuit 200, the variable length decoding circuit 203 restores the original prediction error signal from the variable length code of the image data output from the buffer memory 202.
The prediction error signal is dequantized by the dequantizer 204 and supplied to one input terminal of the adder 205. Adder 20
The prediction signal from the frame memory 206 is supplied to the other input terminal of 5, and the adder 205 generates a decoded image signal. The decoded image signal is output from the output terminal 207 and written in the frame memory 206. As described above, the conventional decoding device performs the inter-frame predictive decoding on a screen in which two types of images are combined in one screen.
【０００６】[0006]
【発明が解決しようとする課題】このように、従来の符
号化装置では、１画面が２種類の動画像から構成されて
いても、１種類の動画像を符号化する場合と同様の符号
化を行うため、２つの動画像が互いに他の動画像の符号
化に影響を与える。すなわち、量子化特性をバッファメ
モリの占有率、すなわち１画面当たりの符号化信号の情
報量の増減で決定しており、各動画像の符号化信号情報
量の差は考慮されていない。このため、一方の動画像の
みが大きく動いたとしても、画面全体の量子化特性が粗
く制御されてしまうという問題がある。As described above, in the conventional encoding device, even if one screen is composed of two types of moving images, the same encoding as in the case of encoding one type of moving image is performed. Therefore, the two moving images affect the encoding of the other moving images. That is, the quantization characteristic is determined by the occupation rate of the buffer memory, that is, the increase / decrease in the information amount of the encoded signal per screen, and the difference in the encoded signal information amount of each moving image is not taken into consideration. Therefore, there is a problem that the quantization characteristic of the entire screen is roughly controlled even if only one moving image moves largely.
【０００７】また、従来の復号化装置では、１画面が２
種類の動画像から構成されていても、１種類の動画像を
符号化したときと同様の復号化を行うため、２つの動画
像が互いに他の動画像の復号化に影響を与える。すなわ
ち、送信側の符号化装置において、量子化特性を送信側
のバッファメモリの占有率、すなわち１画面当たりの符
号化信号の情報量の増減で決定しており、各動画像の符
号化信号情報量の差は考慮されていない。このため、受
信側の復号化装置においても、同様に一方の動画像のみ
が大きく動いたとしても、画面全体の量子化特性が粗く
復号化されてしまうという問題がある。In addition, in the conventional decoding device, one screen has two
Even if it is composed of different types of moving images, the same decoding as when one type of moving image is encoded is performed, so that the two moving images influence the decoding of the other moving images. That is, in the encoding device on the transmitting side, the quantization characteristic is determined by the occupation rate of the buffer memory on the transmitting side, that is, the increase / decrease in the information amount of the encoded signal per screen, and the encoded signal information of each moving image is determined. Differences in quantity are not taken into account. Therefore, even in the receiving-side decoding device, even if only one moving image moves largely, there is a problem that the quantization characteristic of the entire screen is roughly decoded.
【０００８】そこで本発明の技術的課題は、２種類の異
なる絵柄の動画像を多重化して符号化する場合に、フレ
ーム単位に２つの動画像を交互に効率良く符号化できる
符号化装置を提供することにある。Therefore, a technical problem of the present invention is to provide an encoding device capable of alternately and efficiently encoding two moving images in frame units when the moving images of two different patterns are multiplexed and encoded. To do.
【０００９】本発明の他の技術的課題は、２種類の異な
る絵柄の動画像を多重化し、符号化したデジタル信号を
受信して復号化する場合に、受信した信号に従って２つ
の画像データを交互に効率よく復号化し、元の２つの動
画像を得ることができる復号化装置を提供することにあ
る。Another technical problem of the present invention is that, when two types of moving images having different patterns are multiplexed and a coded digital signal is received and decoded, two image data are alternated according to the received signal. Another object of the present invention is to provide a decoding device capable of efficiently decoding and obtaining two original moving images.
【００１０】[0010]
【課題を解決するための手段】請求項１記載の発明の二
画面多重化動画像の符号化装置は、フィールド時間毎に
２種類の画面（Ａ，Ｂ）が交互に多重化されたデジタル
画像信号を入力し、フレーム時間毎に交互に多重化した
二画面多重化画像データに変換し、この二画面多重化画
像データと多重化された二画面（Ａ，Ｂ）を識別する二
画面識別信号とを出力するフォーマット変換回路と、こ
のフォーマット変換回路から出力される二画面多重化画
像データと符号化許可信号とを入力し、この符号化許可
信号入力時には、前記二画面多重化画像データを符号化
し、符号化画像データとこの符号化画像データの符号長
情報とを出力する符号化回路と、この符号化回路から出
力される符号化画像データを一旦記憶し一定速度で出力
すると共に、データの占有量情報を出力するバッファメ
モリと、符号化回路から出力される符号長情報を入力
し、符号化された直後のフレームの発生情報量を算出す
る発生情報量算出回路と、この発生情報量算出回路から
出力された発生情報量に基づいて、符号化パラメータを
制御する符号化パラメータ制御回路と、バッファメモリ
から出力される符号化開始直前の占有量情報によって次
のフレームが符号化できるか否かを判定し、フォーマッ
ト変換回路から出力される二画面識別信号に基づいて、
Ａ画面のフレームとＢ画面のフレームとを交互に符号化
するように、符号化タイミング信号および符号化許可信
号を発生する符号化タイミング制御手段とを備えてい
る。According to a first aspect of the present invention, there is provided a two-screen multiplexed moving image encoding apparatus which comprises a digital image in which two types of screens (A, B) are alternately multiplexed every field time. A two-screen identification signal for inputting a signal, converting it into two-screen multiplexed image data that is alternately multiplexed every frame time, and identifying two screens (A, B) multiplexed with this two-screen multiplexed image data. And a two-screen multiplexed image data output from this format conversion circuit and a coding permission signal are input, and the two-screen multiplexed image data is coded when the coding permission signal is input. And an encoding circuit for outputting the encoded image data and the code length information of the encoded image data, and the encoded image data output from the encoding circuit is temporarily stored and output at a constant speed. Of the occupancy information, a generation information amount calculation circuit that inputs the code length information output from the encoding circuit and calculates the generation information amount of the frame immediately after being encoded, and the generation information amount. Whether the next frame can be encoded by the encoding parameter control circuit that controls the encoding parameter based on the generated information amount output from the calculation circuit and the occupancy information immediately before the start of encoding output from the buffer memory. Whether or not, based on the two-screen identification signal output from the format conversion circuit,
A coding timing control means for generating a coding timing signal and a coding permission signal is provided so as to alternately code the frame of the A screen and the frame of the B screen.
【００１１】請求項２記載の発明の二画面多重化動画像
の符号化装置では、請求項１の構成に加え、符号化タイ
ミング制御手段によって得られたタイミング信号に従っ
て、２つのフレームメモリからの符号化予測値をフレー
ム単位に選択する符号化予測値選択手段を備え、符号化
回路は、符号化予測値選択手段によって選択された予測
値と符号化パラメータ制御回路から出力される符号化パ
ラメータに従って符号化を行い、Ａ・Ｂ画面のどちらか
のフレームが符号化されたかを示す識別信号と符号化パ
ラメータとを符号化画像データに多重する手段を含むも
のである。According to a second aspect of the present invention, there is provided a two-screen multiplexed moving image encoding apparatus, wherein in addition to the configuration of the first aspect, a code from two frame memories is coded according to a timing signal obtained by a coding timing control means. The coding circuit includes a coding prediction value selection unit that selects the coding prediction value in frame units, and the coding circuit codes according to the prediction value selected by the coding prediction value selection unit and the coding parameter output from the coding parameter control circuit. It further includes means for performing encoding, and multiplexing the identification signal indicating which of the A and B screens has been encoded and the encoding parameter with the encoded image data.
【００１２】請求項３記載の発明の二画面多重化動画像
の符号化装置では、請求項１の構成に加え、発生情報量
算出回路で算出された発生情報量をＡ・Ｂ画面別に一旦
保持し、この保持された発生情報量と前回符号化したと
きの符号化パラメータに基づいて、Ａ画面とＢ画面別々
に符号化パラメータを決定する符号化パラメータ制御手
段を備え、次に符号化されるフレームがＡ画面かＢ画面
かによってそれぞれの符号化パラメータのどちらかを選
択する符号化パラメータ選択手段を含むものである。In addition to the configuration of claim 1, the two-screen multiplexed moving image coding apparatus according to the invention of claim 3 temporarily holds the generated information amount calculated by the generated information amount calculation circuit for each A / B screen. Then, the encoding parameter control means for determining the encoding parameters separately for the A screen and the B screen based on the held generated information amount and the encoding parameter at the time of the previous encoding is provided, and the next encoding is performed. It includes a coding parameter selection means for selecting either of the coding parameters depending on whether the frame is the A screen or the B screen.
【００１３】請求項４記載の発明の二画面多重化動画像
の動画像復号化装置は、入力された符号化画像データを
一定速度で書き込み、一旦記憶した後、符号化画像デー
タと画像同期信号とを出力するバッファメモリと、この
バッファメモリから出力される符号化画像データを入力
して復号化し、多重化された二画面（Ａ，Ｂ）を識別す
る二画面識別信号と復号化された画像データとを出力す
る復号化回路と、この復号化回路から出力される画像デ
ータを入力し、二画面（Ａ，Ｂ）を交互に多重化整形
し、二画面が正しく多重化された画像データを出力する
二画面多重化整形メモリと、この二画面多重化整形メモ
リから出力される二画面多重化画像データを入力し、二
画面（Ａ，Ｂ）がフレーム時間毎に交互に多重化された
二画面多重化画像データを、フィールド時間毎に交互に
多重化された画像信号に逆変換するフォーマット逆変換
回路と、バッファメモリから出力される画像同期信号と
復号化回路から出力される二画面識別信号とを入力し、
二画面識別信号に基づいて二画面（Ａ，Ｂ）のフレーム
を交互に復号化するように、復号化タイミング信号を発
生する復号化タイミング制御手段とを備えている。According to another aspect of the present invention, there is provided a moving image decoding apparatus for a two-screen multiplexed moving image, which writes input coded image data at a constant speed and temporarily stores the coded image data, and then the coded image data and an image synchronization signal. And a buffer memory for outputting and a coded image data output from the buffer memory for input and decoding, and a two-screen identification signal for identifying two screens (A, B) multiplexed and the decoded image A decoding circuit for outputting the data and the image data output from the decoding circuit are input, the two screens (A, B) are alternately multiplexed and shaped, and the image data in which the two screens are correctly multiplexed is output. The two-screen multiplexed shaping memory to be output and the two-screen multiplexed image data output from the two-screen multiplexed shaping memory are input, and two screens (A, B) are alternately multiplexed for each frame time. Screen multiplexed image data Inputting a format inverse conversion circuit for inversely converting the data into an image signal that is alternately multiplexed for each field time, an image synchronization signal output from the buffer memory, and a dual-screen identification signal output from the decoding circuit. ,
Decoding timing control means for generating a decoding timing signal is provided so as to alternately decode the two-screen (A, B) frames based on the two-screen identification signal.
【００１４】請求項５記載の発明の二画面多重化動画像
の復号化装置では、請求項４記載の構成に加え、復号化
回路は、復号化タイミング制御手段によって得られたタ
イミング信号に従って、２つのフレームメモリからの復
号化予測値をフレーム単位に選択する復号化予測値選択
手段を備え、Ａ・Ｂ画面のどちらのフレームかを示す識
別信号と符号化に使用された符号化パラメータとを符号
化画像データから分離する手段を備え、復号化予測値選
択手段によって選択された予測値と符号化パラメータと
に従って復号化する手段を含むものである。According to a fifth aspect of the present invention, there is provided a two-screen multiplexed moving image decoding apparatus, wherein in addition to the configuration described in the fourth aspect, the decoding circuit operates in accordance with the timing signal obtained by the decoding timing control means. Decoding prediction value selection means for selecting a decoding prediction value from one frame memory in frame units, and codes an identification signal indicating which frame of the A / B screen and the coding parameter used for coding. It includes means for separating from the encoded image data, and includes means for decoding according to the prediction value selected by the decoding prediction value selecting means and the encoding parameter.
【００１５】請求項６記載の発明の二画面多重化動画像
の復号化装置は、請求項４の構成に加え、二画面多重化
整形メモリは、復号化タイミング制御手段によって得ら
れたタイミング信号に従って、Ａ画面とＢ画面をそれぞ
れ別々のフレームメモリに一旦書き込み、読み出された
Ａ画面とＢ画面が交互に多重化されるように選択する手
段を含むものである。According to a sixth aspect of the present invention, in addition to the configuration of the fourth aspect, the two-screen multiplex shaping memory has the two-screen multiplex shaping memory according to the timing signal obtained by the decoding timing control means. , A screen and B screen are respectively written in separate frame memories, and the read A screen and B screen are selected so as to be alternately multiplexed.
【００１６】[0016]
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１７】図１（Ａ）は本発明の一実施例による二画
面多重化動画像用符号化装置を示すブロック図であり、
図１（Ｂ）は本発明の一実施例による二画面多重化動画
像用復号化装置を示すブロック図である。FIG. 1A is a block diagram showing a two-screen multiplexed moving picture coding apparatus according to an embodiment of the present invention.
FIG. 1B is a block diagram showing a two-screen multiplexed moving picture decoding apparatus according to an embodiment of the present invention.
【００１８】図１（Ａ）を参照して、この符号化装置
は、入力端子１から入力されるフィールド時間毎に２種
類の画面が多重化されたデジタル動画像信号ａをフレー
ム時間毎に二画面多重化した画像データｂに変換すると
ともに、二画面（Ａ画面、Ｂ画面とする）のどちらかを
示す二画面識別信号ｃを出力するフォーマット変換回路
２と、この二画面多重化画像データｂを符号化し、符号
化データｄとこの符号化データｄの符号長ｅとを出力す
る符号化回路３と、この符号化回路３から出力される符
号化データｄを一旦記憶し、一定速度で符号化データｆ
として出力端子８に出力するバッファメモリ４とを備え
ている。このバッファメモリ４はメモリに蓄積されてい
るデータの占有量ｇも出力する。Referring to FIG. 1 (A), this encoding apparatus outputs a digital moving image signal a, in which two types of screens are multiplexed, for each field time, which is input from an input terminal 1, for each frame time. A format conversion circuit 2 for converting a screen-multiplexed image data b and outputting a two-screen identification signal c indicating either of two screens (screen A or screen B), and the two-screen multiplexed image data b Is encoded and the encoded data 3 and the encoded length d of the encoded data d are output, and the encoded data d output from the encoding circuit 3 is temporarily stored and encoded at a constant speed. Data f
And a buffer memory 4 for outputting to the output terminal 8. The buffer memory 4 also outputs the occupation amount g of the data stored in the memory.
【００１９】また、符号化装置は、更に、符号化タイミ
ング制御手段を含む符号化タイミング発生回路５と、符
号化パラメータ制御手段と符号化パラメータ選択手段と
を含む符号化パラメータ制御回路６と、発生情報量算出
回路７とを備えている。発生情報量算出回路７は、符号
化回路３から出力される符号長ｅを入力し、各フレーム
期間に発生した符号長ｅを加算して発生情報量ｈを算出
し、符号化パラメータ制御回路６に出力する。符号化タ
イミング発生回路５は、フォーマット変換回路２から出
力される二画面識別信号ｃとバッファメモリ４から出力
されるバッファメモリ占有量ｇとを入力して、符号化許
可信号ｉを符号化回路３に出力し、Ａ画面選択信号ｋと
Ｂ画面選択信号ｌと符号化画面識別信号ｍとを符号化回
路３および符号化パラメータ制御回路６に出力する。そ
して、符号化パラメータ制御回路６は、発生情報量ｈと
フレームの符号化パラメータとに基づいて、符号化パラ
メータを制御し、Ａ画面選択信号ｋとＢ画面選択信号ｌ
と符号化画面識別信号ｍとに従って、次に符号化するＡ
画面かＢ画面のフレームの符号化パラメータｎを決定
し、符号化回路３に出力する。The coding apparatus further includes a coding timing generation circuit 5 including a coding timing control unit, a coding parameter control circuit 6 including a coding parameter control unit and a coding parameter selection unit, and a generation unit. An information amount calculation circuit 7 is provided. The generated information amount calculation circuit 7 inputs the code length e output from the encoding circuit 3, adds the code length e generated in each frame period to calculate the generated information amount h, and the encoding parameter control circuit 6 Output to. The encoding timing generation circuit 5 inputs the two-screen identification signal c output from the format conversion circuit 2 and the buffer memory occupation amount g output from the buffer memory 4, and outputs the encoding permission signal i. And outputs the A screen selection signal k, the B screen selection signal 1 and the encoded screen identification signal m to the encoding circuit 3 and the encoding parameter control circuit 6. Then, the coding parameter control circuit 6 controls the coding parameter based on the generated information amount h and the coding parameter of the frame, and the A screen selection signal k and the B screen selection signal l.
And the encoded screen identification signal m
The coding parameter n of the frame of the screen or the B screen is determined and output to the coding circuit 3.
【００２０】符号化タイミング発生回路５は、バッファ
メモリ４から出力される符号化開始直前のバッファメモ
リ占有量ｇと判定しきい値とを比較して、まず次のフレ
ームが符号化できるか否かを判定し、さらに、フォーマ
ット変換回路２から出力される二画面識別信号ｃに基づ
いて、Ａ画面のフレームとＢ画面のフレームとを交互に
符号化するように符号化許可信号ｉを制御し、また、Ａ
画面選択信号ｋとＢ画面選択信号ｌと符号化画面識別信
号ｍとをも制御するようになっている。符号化回路３
は、符号化許可信号ｉがオン状態になったＡ画面かＢ画
面のフレームの画像データｂを符号化パラメータｎに従
って符号化する。The coding timing generation circuit 5 compares the buffer memory occupation amount g output from the buffer memory 4 immediately before the coding is started with the judgment threshold value to determine whether or not the next frame can be coded. Further, based on the dual screen identification signal c output from the format conversion circuit 2, the encoding permission signal i is controlled so as to alternately encode the frame of the A screen and the frame of the B screen, Also, A
The screen selection signal k, the B screen selection signal 1 and the encoded screen identification signal m are also controlled. Encoding circuit 3
Encodes the image data b of the frame of the A screen or the B screen in which the coding permission signal i is turned on according to the coding parameter n.
【００２１】図１（Ｂ）を参照して、入力端子１０から
入力される符号化画像受信信号ｐを一定速度で書き込
み、一旦記憶した後、受信した符号化データｑとこの符
号化データｑの先頭を示す同期信号ｒを出力するバッフ
ァメモリ１１と、符号化データｑを入力して復号化し、
復号画像データｓと二画面（Ａ画面、Ｂ画面とする）の
どちらかを示す二画面識別信号ｖを出力する復号化回路
１２と、この復号化回路１２から出力される復号化画像
データｓをＡ画面とＢ画面それぞれ別々に一旦記憶し、
Ａ画面とＢ画面が１フレーム毎に交互に多重化された二
画面多重化画像データｔを出力する二画面多重化整形メ
モリ１４と、この二画面多重化整形メモリ１４から出力
される二画面多重化画像データｔを入力し、フレーム時
間毎に多重化されている二画面（Ａ画面、Ｂ画面）をフ
ィールド時間毎に２種類の画像が多重化されたデジタル
動画像信号ｕに変換するフォーマット逆変換回路１５
と、復号化タイミング制御手段を含む復号化タイミング
発生回路１３とを備えている。復号化タイミング発生回
路１３は、バッファメモリ１１から出力される同期信号
ｒと、復号化回路１２から出力される二画面識別信号ｖ
とを入力し、Ａ画面選択信号ｗとＢ画面選択信号ｙとを
復号化回路１２および二画面多重化整形メモリ１４に出
力する。Referring to FIG. 1B, the coded image reception signal p input from the input terminal 10 is written at a constant speed and once stored, and then the received coded data q and the coded data q are received. The buffer memory 11 that outputs the synchronization signal r indicating the beginning and the encoded data q are input and decoded,
The decoded image data s and the decoding circuit 12 that outputs a two-screen identification signal v that indicates one of two screens (screen A and screen B) and the decoded image data s output from this decoding circuit 12 Store the A screen and the B screen separately,
A two-screen multiplex shaping memory 14 for outputting the two-screen multiplex image data t in which the A screen and the B screen are alternately multiplexed for each frame, and the two-screen multiplex shaping memory 14 output from the two-screen multiplex shaping memory 14. Format reverse in which the converted image data t is input and the two screens (A screen and B screen) multiplexed for each frame time are converted into the digital moving image signal u in which two types of images are multiplexed for each field time. Conversion circuit 15
And a decoding timing generation circuit 13 including decoding timing control means. The decoding timing generation circuit 13 outputs the sync signal r output from the buffer memory 11 and the two-screen identification signal v output from the decoding circuit 12.
Is input, and the A screen selection signal w and the B screen selection signal y are output to the decoding circuit 12 and the two screen multiplexing shaping memory 14.
【００２２】図２は、図１における符号化タイミング発
生回路５の構成例を示すブロック図である。この符号化
タイミング発生回路５は比較器５１、セレクタ５２、排
他的論理和（ＥＸＯＲ）ゲート５３、第１および第２の
レジスタ５４および５５、パターン発生器５６、第１お
よび第２のアンドゲート５７および５８によって構成さ
れている。FIG. 2 is a block diagram showing a configuration example of the coding timing generation circuit 5 in FIG. The encoding timing generation circuit 5 includes a comparator 51, a selector 52, an exclusive OR (EXOR) gate 53, first and second registers 54 and 55, a pattern generator 56, first and second AND gates 57. And 58.
【００２３】図２において、比較器５１はバッファメモ
リ占有量ｇを予め定めたしきい値と比較し、たとえばバ
ッファメモリ占有量ｇがしきい値よりも小さいとき論理
“１”レベル、それ以外は論理“０”レベルの比較結果
５ａを出力する。第１のレジスタ５４は二画面識別信号
ｃを第１のレジスタクロック５ｄのタイミングで保持
し、前符号化画面識別信号５ｂとして出力する。ＥＸＯ
Ｒゲート５３は、その一方の入力端子に二画面識別信号
ｃを、前符号化画面識別信号５ｂを他方の入力端子に受
け、排他的論理和結果を符号化許可選択信号５ｃとして
セレクタ５２の選択端子に供給する。すなわち、符号化
許可選択信号５ｃは二画面識別信号ｃと前符号化画面識
別信号５ｂの両者が異なる値のときには論理“１”レベ
ル、同じ値のときには論理“０”レベルとなる。セレク
タ５２は、符号化許可選択信号５ｃが論理“１”レベル
のとき比較器５１の出力を、論理“０”レベルのとき０
の値を選択し、符号化許可信号ｉとして出力する。この
結果、Ａ画面（二画面識別信号ｃが論理“０”レベル）
とＢ画面（二画面識別信号ｃが論理“１”レベル）が交
互に符号化されるように符号化許可信号ｉで制御でき
る。In FIG. 2, the comparator 51 compares the buffer memory occupation amount g with a predetermined threshold value. For example, when the buffer memory occupation amount g is smaller than the threshold value, a logical "1" level is obtained. The comparison result 5a of logic "0" level is output. The first register 54 holds the two-screen identification signal c at the timing of the first register clock 5d and outputs it as the pre-encoded screen identification signal 5b. EXO
The R gate 53 receives the dual screen identification signal c at one of its input terminals and the pre-encoded screen identification signal 5b at the other input terminal thereof, and the exclusive OR result is selected by the selector 52 as the encoding permission selection signal 5c. Supply to the terminal. That is, the encoding permission selection signal 5c is at a logical "1" level when both the two-screen identification signal c and the pre-encoded screen identification signal 5b are at different values, and at the same value at a logical "0" level. The selector 52 outputs the output of the comparator 51 when the coding permission selection signal 5c is at the logic "1" level, and outputs 0 when it is at the logic "0" level.
Value is selected and output as the encoding permission signal i. As a result, A screen (dual screen identification signal c is logic "0" level)
And the B screen (the two-screen identification signal c is a logical "1" level) can be controlled by the encoding permission signal i so that they are encoded alternately.
【００２４】パターン発生器５６は、二画面識別信号
ｃ、画像データｂおよび符号化許可信号ｉを受け、それ
ぞれ各フレームの先頭画素および最終画素に対応する第
１および第２のパルス信号と、Ａ画面選択信号ｋおよび
Ｂ画面選択信号ｌとを発生する。The pattern generator 56 receives the two-screen identification signal c, the image data b and the coding permission signal i, and receives the first and second pulse signals corresponding to the first pixel and the last pixel of each frame, respectively, and A The screen selection signal k and the B screen selection signal 1 are generated.
【００２５】符号化許可信号ｉは、第１および第２のア
ンドゲート５７および５８の一方の入力端子に入力され
る。これらアンドゲートの他方の入力端子にはパターン
発生器５６からの第１および第２のパルス信号がそれぞ
れ入力されており、第１のアンドゲート５７の出力は第
１のレジスタクロック５ｄとして、第２のアンドケード
５８の出力は第２のレジスタクロック５ｅとして、それ
ぞれ第１および第２のレジスタ５４および５５へ供給さ
れる。第２のレジスタ５５は、第２のレジスタクロック
５ｅのタイミングで二画面識別信号ｃを保持し、符号化
画面識別信号ｍとして出力する。The encoding permission signal i is input to one input terminal of the first and second AND gates 57 and 58. The first and second pulse signals from the pattern generator 56 are input to the other input terminals of these AND gates, respectively, and the output of the first AND gate 57 is the second register clock 5d. The output of the AND gate 58 is supplied to the first and second registers 54 and 55 as the second register clock 5e, respectively. The second register 55 holds the two-screen identification signal c at the timing of the second register clock 5e and outputs it as the encoded screen identification signal m.
【００２６】図３は、図１（Ａ）における符号化パラメ
ータ制御回路６の構成例を示すブロック図である。この
符号化パラメータ制御回路６は、第３および第４のレジ
スタ６１および６３、パラメータＲＯＭ（Ａ）６２、パ
ラメータＲＯＭ（Ｂ）６４および第２のセレクタ６５か
ら構成される。FIG. 3 is a block diagram showing a configuration example of the coding parameter control circuit 6 in FIG. The encoding parameter control circuit 6 is composed of third and fourth registers 61 and 63, a parameter ROM (A) 62, a parameter ROM (B) 64 and a second selector 65.
【００２７】図３において、第３のレジスタ６１は、発
生情報量算出回路７からの発生情報量ｈとパラメータＲ
ＯＭ（Ａ）６２から出力されるＡ画面の符号化パラメー
タ６ｂをＢ画面選択信号ｌによって保持する。同様に、
第４のレジスタ６３は、発生情報量ｈとパラメータＲＯ
Ｍ（Ｂ）６４から出力されるＢ画面の符号化パラメータ
６ｅをＡ画面選択信号ｋによって保持する。パラメータ
ＲＯＭ（Ａ）６２は、第３のレジスタ６１から出力され
る前回符号化したＡ画面に対する発生情報量６ａと符号
化パラメータ６ｃとに基づき、次に符号化するＡ画面の
符号化パラメータ６ｂを出力する。同様に、パラメータ
ＲＯＭ（Ｂ）６４は、第４のレジスタ６３から出力され
る前回符号化したＢ画面に対する発生情報量６ｄと符号
化パラメータ６ｆとに基づき、次に符号化するＢ画面の
符号化パラメータ６ｅを出力する。第２のセレクタ６５
は、符号化画面識別信号ｍに従ってＡ画面の符号化パラ
メータ６ｂとＢ画面の符号化パラメータ６ｅの一方を選
択し、選択したパラメータを符号化パラメータｎとして
出力する。この符号化パラメータｎは各Ａ・Ｂ画面に対
して、それぞれの発生情報量が大きいときには前回のパ
ラメータよりも粗く、例えば、量子化のステップ幅は粗
くされ、逆に、発生情報量が少ないときは前回のパラメ
ータよりも細かくされるよう、予めパラメータＲＯＭ
（Ａ）６２およびパラメータＲＯＭ（Ｂ）６４に書き込
まれている。In FIG. 3, the third register 61 includes a generated information amount h from the generated information amount calculation circuit 7 and a parameter R.
The encoding parameter 6b of the A screen output from the OM (A) 62 is held by the B screen selection signal 1. Similarly,
The fourth register 63 stores the generated information amount h and the parameter RO.
The encoding parameter 6e of the B screen output from the M (B) 64 is held by the A screen selection signal k. The parameter ROM (A) 62 stores the encoding parameter 6b of the A screen to be encoded next, based on the generated information amount 6a and the encoding parameter 6c for the A screen encoded last time output from the third register 61. Output. Similarly, the parameter ROM (B) 64 encodes the B screen to be encoded next based on the generated information amount 6d and the encoding parameter 6f for the previously encoded B screen output from the fourth register 63. The parameter 6e is output. Second selector 65
Selects one of the A screen coding parameter 6b and the B screen coding parameter 6e according to the coded screen identification signal m, and outputs the selected parameter as a coding parameter n. For each A / B screen, the encoding parameter n is coarser than the previous parameter when the generated information amount is large, for example, the quantization step width is made coarse, and conversely, when the generated information amount is small. Parameter ROM beforehand so that it is made more detailed than the previous parameter
(A) 62 and parameter ROM (B) 64.
【００２８】図４は、図１（Ａ）における符号化回路３
の構成例を示すブロック図である。符号化回路３は、第
３のセレクタ３１、量子化器３２、逆量子化器３３、可
変長符号化回路３４、フレームメモリ（Ａ）３５、フレ
ームメモリ（Ｂ）３６、第４のセレクタ３７、多重化回
路３８、減算器３９および加算器４０から構成される。FIG. 4 shows the encoding circuit 3 in FIG.
3 is a block diagram showing a configuration example of FIG. The encoding circuit 3 includes a third selector 31, a quantizer 32, an inverse quantizer 33, a variable length encoding circuit 34, a frame memory (A) 35, a frame memory (B) 36, and a fourth selector 37. It is composed of a multiplexing circuit 38, a subtractor 39 and an adder 40.
【００２９】図４において、第３のセレクタ３１は符号
化許可信号ｉによって、二画面多重化画像データｂと予
測信号３ｂの一方を選択する。本実施例では符号化する
とき、すなわち符号化許可信号ｉが論理“１”レベルの
とき、第３のセレクタ３１は二画面多重化画像データｂ
を選択する。選択された信号３ａは減算器３９の一方の
入力端子に入力される。減算器３９は選択された信号３
ａと予測信号３ｂとの差をとり、減算結果を予測誤差信
号として量子化器３２に入力する。量子化器３２は符号
化パラメータｎに従い予測誤差信号を量子化し、量子化
結果を量子化レベル番号３ｃとして逆量子化器３３およ
び可変長符号化回路３４へ供給する。逆量子化器３３は
量子化レベル番号３ｃを予測誤差信号に逆量子化し、加
算器４０に出力する。加算器４０は予測信号３ｂと逆量
子化された予測誤差信号とを加算し、加算結果を局部復
号画像データ３ｄとして出力する。局部復号画像データ
３ｄはフレームメモリ（Ａ）３５およびフレームメモリ
（Ｂ）３６に入力される。可変長符号化回路３４では量
子化レベル番号３ｃをエントロピー符号化によるコード
変換を行って圧縮符号化し、コード変換したときの符号
長ｅと符号化データ３ｇとを出力する。多重化回路３８
は符号化データ３ｇに符号化パラメータｎと符号化画面
識別信号ｍとを多重化し、多重化したデータを符号化デ
ータｄとして出力する。In FIG. 4, the third selector 31 selects one of the two-screen multiplexed image data b and the prediction signal 3b by the encoding permission signal i. In the present embodiment, when encoding, that is, when the encoding permission signal i is at the logic "1" level, the third selector 31 causes the two-screen multiplexed image data b.
Select. The selected signal 3a is input to one input terminal of the subtractor 39. The subtractor 39 selects the selected signal 3
The difference between a and the prediction signal 3b is calculated, and the subtraction result is input to the quantizer 32 as a prediction error signal. The quantizer 32 quantizes the prediction error signal according to the coding parameter n, and supplies the quantized result to the inverse quantizer 33 and the variable length coding circuit 34 as the quantization level number 3c. The inverse quantizer 33 inversely quantizes the quantization level number 3c into a prediction error signal and outputs it to the adder 40. The adder 40 adds the prediction signal 3b and the dequantized prediction error signal, and outputs the addition result as locally decoded image data 3d. The locally decoded image data 3d is input to the frame memory (A) 35 and the frame memory (B) 36. In the variable length coding circuit 34, the quantization level number 3c is subjected to code conversion by entropy coding and compression-coded, and a code length e and coded data 3g when the code conversion is performed are output. Multiplexing circuit 38
Outputs the coded data 3g with the coded parameter n and the coded screen identification signal m, and outputs the multiplexed data as the coded data d.
【００３０】フレームメモリ（Ａ）３５に対する局部復
号画像データ３ｄの書き込みはＡ画面選択信号ｋが論理
“１”レベルのときに行われる。同様に、フレームメモ
リ（Ｂ）３６に対する局部復号画像データ３ｄの書き込
みはＢ画面選択信号ｌが論理“１”レベルのときに行わ
れる。そして、フレームメモリ（Ａ）３５から読み出さ
れるＡ画面予測信号３ｅとフレームメモリ（Ｂ）３６か
ら読み出されるＢ画面予測信号３ｆとはセレクタ３７に
おいて、符号化画像識別信号ｍに応じて一方が選択さ
れ、選択された信号は次の符号化フレームに対する予測
信号３ｂとして減算器３９へ供給される。本実施例で
は、セレクタ３７は、符号化画面識別信号ｍが論理
“０”レベルのときＡ画面予測信号３ｅを、論理“１”
レベルのときＢ画面予測信号３ｆを選ぶとしている。Writing of the locally decoded image data 3d to the frame memory (A) 35 is performed when the A screen selection signal k is at the logic "1" level. Similarly, the locally decoded image data 3d is written in the frame memory (B) 36 when the B screen selection signal 1 is at the logic "1" level. Then, one of the A screen prediction signal 3e read from the frame memory (A) 35 and the B screen prediction signal 3f read from the frame memory (B) 36 is selected by the selector 37 in accordance with the encoded image identification signal m. The selected signal is supplied to the subtractor 39 as the prediction signal 3b for the next encoded frame. In this embodiment, the selector 37 outputs the A screen prediction signal 3e to the logic "1" when the encoded screen identification signal m is at the logic "0" level.
When the level is set, the B screen prediction signal 3f is selected.
【００３１】次に、図５に示したタイミングチャートを
参照して、図１（Ａ）に示した符号化装置の動作につい
て説明する。Next, the operation of the coding apparatus shown in FIG. 1A will be described with reference to the timing chart shown in FIG.
【００３２】図５（１）はフィールド二画面多重化デジ
タル画像信号ａを示し、“Ａ”、“Ｂ”はそれぞれフィ
ールド多重されたＡ画面、Ｂ画面を示す。二画面多重化
デジタル画像信号ａはフォーマット変換回路２で１フレ
ーム間引きされ、図５（２）に示すようにフレーム単位
にＡ画面とＢ画面とを多重化した二画面多重化データｂ
に変換される。フォーマット変換回路２はまた、二画面
多重化画像データｂがＡ画面かＢ画面かを示す二画面識
別信号ｃを図５（３）のように出力する。FIG. 5 (1) shows a field two-screen multiplexed digital image signal a, and "A" and "B" respectively show field-multiplexed A screen and B screen. The two-screen multiplexed digital image signal a is decimated by the format conversion circuit 2 for one frame, and the two-screen multiplexed data b in which the A screen and the B screen are multiplexed frame by frame as shown in FIG. 5B.
Is converted to. The format conversion circuit 2 also outputs a two-screen identification signal c indicating that the two-screen multiplexed image data b is the A screen or the B screen, as shown in FIG. 5C.
【００３３】図５の（４）はバッファメモリ占有量ｇを
示し、符号化により増加し、符号化しない期間では一定
速度で減少する。このときの符号化許可信号ｉは図５
（５）のように判定される。図５（５）において破線部
分はＡ画面とＢ画面とを交互に符号化するように修正さ
れたことを示している。(4) in FIG. 5 shows the buffer memory occupancy amount g, which increases with encoding and decreases at a constant speed in the non-encoding period. The encoding permission signal i at this time is shown in FIG.
It is determined as in (5). In FIG. 5 (5), the broken line portion indicates that the A screen and the B screen are modified so as to be encoded alternately.
【００３４】符号化タイミング発生回路５において、図
５（６）は、レジスタクロック５ｄの波形を示し、図５
（７）は、レジスタクロック５ｅの波形を示している。
図５（８）は、二画面識別信号ｃをレジスタクロック５
ｄでサンプリングした前符号画面識別信号５ｂを示して
いる。図５（９）は、二画面識別信号ｃをレジスタクロ
ック５ｅでサンプリングした符号画面識別信号ｍを示し
ている。図５（１０）は、二画面識別信号ｃと前符号画
面識別信号５ｂとの排他的論理和をとったときの出力で
あり、符号化許可信号の修正のために使用する符号化許
可選択信号５ｃを示している。In the encoding timing generation circuit 5, FIG. 5 (6) shows the waveform of the register clock 5d.
(7) shows the waveform of the register clock 5e.
In FIG. 5 (8), the two-screen identification signal c is transferred to the register clock 5
The pre-coded screen identification signal 5b sampled at d is shown. FIG. 5 (9) shows a code screen identification signal m obtained by sampling the dual screen identification signal c with the register clock 5e. FIG. 5 (10) shows an output when the exclusive OR of the two-screen identification signal c and the preceding code screen identification signal 5b is obtained, and is a coding permission selection signal used for correcting the coding permission signal. 5c is shown.
【００３５】図５（１１）は、符号化フレームの発生情
報量ｈを示している。符号化回路３から出力される符号
長ｅを入力して、符号長ｅを１フレーム累積加算した結
果から発生情報量ｈ（図において、ＩA0、ＩB0、ＩA1、
ＩB1で示す）が得られる。FIG. 5 (11) shows the generated information amount h of the encoded frame. The code length e output from the encoding circuit 3 is input, and the generated information amount h (in the figure, I A0 , I B0 , I A1 ,
I B1 ) is obtained.
【００３６】図５（１２）は、符号化タイミング発生回
路５から出力されるＢ画面選択信号ｌを示し、符号化パ
ラメータ制御回路６と符号化回路３とに入力される。図
５（１３）は、符号化タイミング発生回路５から出力さ
れるＡ画面選択信号ｋを示し、符号化パラメータ制御回
路６と符号化回路３とに入力される。FIG. 5 (12) shows the B screen selection signal 1 output from the encoding timing generation circuit 5, which is input to the encoding parameter control circuit 6 and the encoding circuit 3. FIG. 5 (13) shows the A screen selection signal k output from the encoding timing generation circuit 5, which is input to the encoding parameter control circuit 6 and the encoding circuit 3.
【００３７】符号化パラメータ制御回路６において、図
５（１４）は、発生情報量ｈをＢ画面選択信号ｌでサン
プリングしたＡ画面の発生情報量６ａ（図において、Ｉ
A0、ＩA1で示す）を示す。図５（１５）は、発生情報量
ｈをＡ画面選択信号ｋでサンプリングしたＢ画面の発生
情報量６ｄ（図において、ＩB-1 、ＩB0、ＩB1で示す）
を示す。図５（１６）は、前回Ａ画面を符号化したとき
の符号化パラメータ６ｂをＢ画面選択信号ｌでサンプリ
ングしたＡ画面符号化パラメータ６ｃ（図において、Ｐ
A0、ＰA1で示す）を示す。図５（１７）は、前回Ｂ画面
を符号化したときの符号化パラメータ６ｅをＡ画面選択
信号ｋでサンプリングしたＢ画面符号化パラメータ６ｆ
（図において、ＰB-1 、ＰB0、ＰB1で示す）を示す。図
５（１８）は、Ａ画面の発生情報量６ａとＡ画面符号化
パラメータ６ｃをパラメータＲＯＭ（Ａ）６２に入力
し、出力される次に符号化するフレームの符号化パラメ
ータ６ｂ（図において、ＰA1、ＰA2で示す）と、Ｂ画面
の発生情報量６ｄとＢ画面符号化パラメータ６ｆをパラ
メータＲＯＭ（Ｂ）６４に入力し、出力される次に符号
化するフレームの符号化パラメータ６ｅ（図において、
ＰB0、ＰB1で示す）とをセレクタ６５に入力し、符号化
画面識別信号ｍで選択されて出力される符号化パラメー
タｎを示している。In the coding parameter control circuit 6, FIG. 5 (14) shows the generated information amount 6a (I in the figure) of the A screen obtained by sampling the generated information amount h with the B screen selection signal l.
A0 and I A1 ) are shown. FIG. 5 (15) shows the generated information amount 6d of the B screen obtained by sampling the generated information amount h with the A screen selection signal k (indicated by I B-1 , I B0 , and I B1 in the figure).
Indicates. FIG. 5 (16) shows an A screen coding parameter 6c (P in the figure, which is obtained by sampling the coding parameter 6b when the A screen was previously coded with the B screen selection signal 1).
A0 and P A1 ) are shown. FIG. 5 (17) shows a B screen coding parameter 6f obtained by sampling the coding parameter 6e when the B screen was previously coded with the A screen selection signal k.
(Indicated by P B-1 , P B0 , and P B1 in the figure). In FIG. 5 (18), the generated information amount 6a of the A screen and the A screen encoding parameter 6c are input to the parameter ROM (A) 62, and the encoding parameter 6b (in the figure, of the frame to be encoded next to be output. P A1 and P A2 ), the generated information amount 6d of the B screen and the B screen encoding parameter 6f are input to the parameter ROM (B) 64, and the encoding parameter 6e of the frame to be encoded next is output ( In the figure,
P B0 and P B1 ) are input to the selector 65, and the encoding parameter n selected by the encoded screen identification signal m and output is shown.
【００３８】図６は、図１（Ｂ）における復号化タイミ
ング発生回路１３の構成例を示すブロック図である。復
号化タイミング発生回路１３はフレーム同期発生回路１
３１、ゲート回路（Ａ）１３２、ゲート回路（Ｂ）１３
３、および反転ゲート１３４によって構成されている。FIG. 6 is a block diagram showing a configuration example of the decoding timing generation circuit 13 in FIG. 1 (B). The decoding timing generation circuit 13 is the frame synchronization generation circuit 1.
31, gate circuit (A) 132, gate circuit (B) 13
3 and an inverting gate 134.
【００３９】図６において、フレーム同期発生回路１３
１は、バッファメモリ１１から出力された同期信号ｒを
入力し、画像のフレーム周期に同期し、また受信した符
号化データが復号化される有効期間だけフレーム同期信
号１３ａを発生し出力する。このフレーム同期信号１３
ａは、ゲート回路（Ａ）１３２とゲート回路（Ｂ）１３
３とに入力する。復号化回路１２から出力された二画面
識別信号ｖは、反転ゲート１３４に入力し、ここで二画
面識別反転信号１３ｂとされる。ゲート回路（Ａ）１３
２は、フレーム同期信号１３ａと二画面識別反転信号１
３ｂとを入力し、二画面識別反転信号１３ｂが論理
“１”レベルのときはフレーム同期信号１３ａそのまま
の信号を、論理“０”レベルのときは論理“０”レベル
の信号を、Ａ画面選択信号ｗとして出力する。同様に、
ゲート回路（Ｂ）１３３は、フレーム同期信号１３ａと
二画面識別信号ｖとを入力し、二画面識別信号ｖが論理
“１”レベルのときはフレーム同期信号１３ａそのまま
の信号を、論理“０”レベルのときは論理“０”レベル
の信号を、Ｂ画面選択信号ｙとして出力する。In FIG. 6, the frame synchronization generation circuit 13
1 receives the synchronization signal r output from the buffer memory 11, synchronizes with the frame period of the image, and generates and outputs the frame synchronization signal 13a only during the effective period in which the received encoded data is decoded. This frame synchronization signal 13
a is a gate circuit (A) 132 and a gate circuit (B) 13
Enter 3 and. The two-screen identification signal v output from the decoding circuit 12 is input to the inversion gate 134, where it becomes the two-screen identification inversion signal 13b. Gate circuit (A) 13
2 is the frame synchronization signal 13a and the two-screen identification inversion signal 1
3b is input, and when the two-screen identification inversion signal 13b is at the logic "1" level, the same signal as the frame synchronization signal 13a is selected, and when it is at the logic "0" level, the signal at the logic "0" level is selected. Output as signal w. Similarly,
The gate circuit (B) 133 inputs the frame synchronization signal 13a and the dual-screen identification signal v. When the dual-screen identification signal v is at the logic "1" level, the frame synchronization signal 13a remains the same signal as the logic "0". When it is at a level, a logic "0" level signal is output as the B screen selection signal y.
【００４０】図７は、図１（Ｂ）における復号化回路１
２の構成例を示すブロック図である。復号化回路１２
は、分離回路１２１、可変長復号化回路１２２、逆量子
化器１２３、加算器１２４、フレームメモリ（Ａ）１２
５、フレームメモリ（Ｂ）１２６、およびセレクタ１２
７から構成される。FIG. 7 shows the decoding circuit 1 in FIG. 1 (B).
It is a block diagram which shows the structural example of 2. Decoding circuit 12
Is a separation circuit 121, a variable length decoding circuit 122, an inverse quantizer 123, an adder 124, a frame memory (A) 12
5, frame memory (B) 126, and selector 12
It consists of 7.
【００４１】図７において、分離回路１２１は、符号化
データｑから二画面識別信号ｖと符号化パラメータ１２
ｇを分離し、符号化データｑと二画面識別信号ｖと符号
化パラメータ１２ｇとを出力する。可変長復号化回路１
２２は、エントロピー符号化によるコード変換を行って
圧縮符号化された符号化データ１２ａを、逆に伸長復号
化し、量子化レベル番号１２ｂを出力する。逆量子化器
１２３は、符号化パラメータ１２ｇに従って量子化レベ
ル番号１２ｂを予測誤差信号１２ｃに逆量子化し、予測
誤差信号１２ｃを加算器１２４の一方の入力端子へ供給
する。加算器１２４の他方の入力端子には、セレクタ１
２７から出力される予測信号１２ｄが供給され、加算器
１２４は復号画像データｓを発生する。復号画像データ
ｓは、フレームメモリ（Ａ）１２５およびフレームメモ
リ（Ｂ）１２６に入力する。In FIG. 7, the separation circuit 121 uses the encoded data q to generate the two-screen identification signal v and the encoding parameter 12.
g is separated, and the encoded data q, the two-screen identification signal v, and the encoding parameter 12g are output. Variable length decoding circuit 1
Reference numeral 22 inversely expands and decodes the encoded data 12a that has been compression-encoded by performing code conversion by entropy encoding, and outputs a quantization level number 12b. The dequantizer 123 dequantizes the quantization level number 12b into the prediction error signal 12c according to the coding parameter 12g, and supplies the prediction error signal 12c to one input terminal of the adder 124. The selector 1 is connected to the other input terminal of the adder 124.
The prediction signal 12d output from 27 is supplied, and the adder 124 generates decoded image data s. The decoded image data s is input to the frame memory (A) 125 and the frame memory (B) 126.
【００４２】フレームメモリ（Ａ）１２５に対する復号
画像データｓの書き込みはＡ画像選択信号ｗが論理
“１”レベルのときに行われる。同様に、フレームメモ
リ（Ｂ）１２６に対する復号画像データｓの書き込みは
Ｂ画像選択信号ｙが論理“１”レベルのときに行われ
る。そして、フレームメモリ（Ａ）１２５から読み出さ
れるＡ画面予測信号１２ｅとフレームメモリ（Ｂ）１２
６から読み出されるＢ画面予測信号１２ｆとは、セレク
タ１２７へ供給される。セレクタ１２７は、二画面識別
信号ｖに応じてＡ画面予測信号１２ｅかＢ画面予測信号
１２ｆのいずれか一方を選択し、選択した信号を次に復
号化するフレームの予測信号１２ｄとして出力する。本
実施例では、セレクタ１２７は、二画面識別信号ｖが論
理“０”レベルのときＡ画面予測信号１２ｅを、論理
“１”レベルのときＢ画面予測信号１２ｆを選ぶとして
いる。The writing of the decoded image data s to the frame memory (A) 125 is performed when the A image selection signal w is at the logic "1" level. Similarly, writing of the decoded image data s to the frame memory (B) 126 is performed when the B image selection signal y is at the logic "1" level. Then, the A screen prediction signal 12e read from the frame memory (A) 125 and the frame memory (B) 12
The B-screen prediction signal 12f read from 6 is supplied to the selector 127. The selector 127 selects either the A screen prediction signal 12e or the B screen prediction signal 12f according to the two-screen identification signal v, and outputs the selected signal as the prediction signal 12d of the frame to be decoded next. In this embodiment, the selector 127 selects the A screen prediction signal 12e when the two-screen identification signal v is at the logical "0" level and the B screen prediction signal 12f when it is at the logical "1" level.
【００４３】図８は、図１（Ｂ）における二画面多重化
整形メモリ１４の構成例を示すブロック図である。二画
面多重化整形メモリ１４は、フレームメモリ（Ｃ）１４
１、フレームメモリ（Ｄ）１４２、選択回路１４３およ
び選択信号発生回路１４４から構成される。FIG. 8 is a block diagram showing a configuration example of the two-screen multiplex shaping memory 14 in FIG. 1 (B). The dual screen multiplexing shaping memory 14 is a frame memory (C) 14
1, a frame memory (D) 142, a selection circuit 143, and a selection signal generation circuit 144.
【００４４】図８において、復号画像データｓは、フレ
ームメモリ（Ｃ）１４１とフレームメモリ（Ｄ）１４２
とに入力する。Ａ画面選択信号ｗが論理“１”レベルの
とき、復号画像データｓ中のＡ画面のデータがフレーム
メモリ（Ｃ）１４１に書き込まれながら、そのまま出力
される。Ａ画面選択信号ｗが論理“０”レベルのとき
は、フレーム毎に書き込まれたＡ画面のデータがフレー
ムメモリ（Ｃ）１４１から繰り返し読み出される。同様
に、Ｂ画面選択信号ｙが論理“１”レベルのとき、復号
画像データｓ中のＢ画面のデータがフレームメモリ
（Ｄ）１４２に書き込まれながら、そのまま出力され
る。Ｂ画面選択信号ｙが論理“０”レベルのときは、フ
レーム毎に書き込まれたＢ画面のデータがフレームメモ
リ（Ｄ）１４２から繰り返し読み出される。フレームメ
モリ（Ｃ）１４１から読み出されたＡ画面の復号画像デ
ータ１４ａとフレームメモリ（Ｄ）１４２から読み出さ
れたＢ画面の復号画像データ１４ｂとは選択回路１４３
に供給される。選択信号発生回路１４４はＢ画面選択信
号ｙを入力し、Ａ画面とＢ画面とをフレーム毎に交互に
選択する画面切替信号１４ｃを出力する。選択回路１４
３は画面切替信号１４ｃに従ってＡ画面の復号画像デー
タ１４ａとＢ画面の復号画像データ１４ｂとをフレーム
毎に選択し、新たに二画面多重化画像データｔを出力す
る。本実施例では、選択信号発生回路１４４にＢ画面選
択信号ｙを入力しているが、Ａ画面選択信号ｗを入力し
てもよい。In FIG. 8, the decoded image data s has a frame memory (C) 141 and a frame memory (D) 142.
And enter. When the A screen selection signal w is at the logic "1" level, the A screen data in the decoded image data s is written to the frame memory (C) 141 and is output as it is. When the A screen selection signal w is at the logic “0” level, the A screen data written for each frame is repeatedly read from the frame memory (C) 141. Similarly, when the B screen selection signal y is at the logic "1" level, the B screen data in the decoded image data s is output as it is while being written in the frame memory (D) 142. When the B screen selection signal y is at the logical “0” level, the B screen data written for each frame is repeatedly read from the frame memory (D) 142. The decoded image data 14a of the A screen read from the frame memory (C) 141 and the decoded image data 14b of the B screen read from the frame memory (D) 142 are selected by the selection circuit 143.
Is supplied to. The selection signal generation circuit 144 inputs the B screen selection signal y and outputs a screen switching signal 14c for alternately selecting the A screen and the B screen for each frame. Selection circuit 14
3 selects the decoded image data 14a of the A screen and the decoded image data 14b of the B screen for each frame according to the screen switching signal 14c, and newly outputs the two-screen multiplexed image data t. In this embodiment, the B screen selection signal y is input to the selection signal generation circuit 144, but the A screen selection signal w may be input.
【００４５】次に、図９に示したタイミングチャートを
参照して、図１（Ｂ）に示した復号化装置の動作につい
て説明する。Next, the operation of the decoding apparatus shown in FIG. 1B will be described with reference to the timing chart shown in FIG.
【００４６】図９（１）は入力される符号化データｐを
示し、“Ａ1 ”と“Ａ2 ”はＡ画面、“Ｂ0 ”と
“Ｂ1 ”はＢ画面を示す。図９（２）はバッファメモリ
占有量を示し、符号化データｐが一定速度で入力される
につれて増加し、バッファメモリ１１からデータを読み
出してアンダーフローしないと判断されたとき、１フレ
ーム分読み出されて減少する。バッファメモリ１１から
符号化データが読み出されるとき、バッファメモリ１１
は符号化データの先頭を示す同期信号ｒを図９（３）の
ように出力する。FIG. 9A shows the input coded data p. "A 1 " and "A 2 " indicate the A screen, and "B 0 " and "B 1 " indicate the B screen. FIG. 9B shows the buffer memory occupancy amount, which increases as the encoded data p is input at a constant speed, and when the data is read from the buffer memory 11 and it is determined that there is no underflow, one frame is read. Is reduced. When the encoded data is read from the buffer memory 11, the buffer memory 11
Outputs a sync signal r indicating the beginning of encoded data as shown in FIG. 9 (3).
【００４７】復号化タイミング発生回路１３において、
図９（４）はフレーム同期信号１３ａの波形を示し、図
９（５）は二画面識別信号ｖを示している。図９（６）
はＡ画面選択信号ｗを示し、二画面識別信号ｖが論理
“０”レベルのときフレーム同期信号が出力される。図
９（７）はＢ画面選択信号ｙを示し、二画面識別信号ｖ
が論理“１”レベルのときフレーム同期信号が出力され
る。In the decoding timing generation circuit 13,
9 (4) shows the waveform of the frame synchronization signal 13a, and FIG. 9 (5) shows the two-screen identification signal v. Figure 6 (6)
Indicates an A screen selection signal w, and when the dual screen identification signal v is at a logical "0" level, a frame synchronization signal is output. FIG. 9 (7) shows the B screen selection signal y, and the dual screen identification signal v
Is a logic "1" level, a frame sync signal is output.
【００４８】図９（８）は復号画像データｓを示す。復
号画像データｓは、Ａ画面選択信号ｗが論理“１”レベ
ルのときＡ画面（図において、Ａ0 、Ａ1 で示す）を示
し、Ｂ画面選択信号ｙが論理“１”レベルのときＢ画面
（図において、Ｂ0 、Ｂ1 で示す）を示す。Ａ画面選択
信号ｗおよびＢ画面選択信号ｙがともに論理“０”レベ
ルのときは、不定データが出力されるか、あるいは復号
化された画面のデータがフレーム毎に繰り返し出力され
る。FIG. 9 (8) shows the decoded image data s. The decoded image data s shows the A screen (indicated by A 0 and A 1 in the figure) when the A screen selection signal w is at the logical “1” level, and B when the B screen selection signal y is at the logical “1” level. A screen (indicated by B 0 and B 1 in the figure) is shown. When the A screen selection signal w and the B screen selection signal y are both at the logic "0" level, indefinite data is output or the decoded screen data is repeatedly output for each frame.
【００４９】二画面多重化整形メモリ１４において、図
９（９）は、フレームメモリ（Ｃ）１４１から出力され
るＡ画面の復号画像データ１４ａ（図において、Ａ0 、
Ａ1で示す）を示す。図９（１０）は、フレームメモリ
（Ｄ）１４２から出力されるＢ画面の復号画像データ１
４ｂ（図において、Ｂ-1、Ｂ0 、Ｂ1 で示す）を示す。
図９（１１）は、選択信号発生回路１４４から出力され
る画面切替信号１４ｃを示す。選択回路１４３は、画面
切替信号１４ｃが論理“０”レベルのときＡ画面を選択
し、論理“１”レベルのときＢ画面を選択する。図９
（１２）は、画面切替信号１４ｃによってＡ画面の復号
画像データ１４ａとＢ画面の復号画像データ１４ｂとが
交互に選択された結果、すなわち、二画面多重化画像デ
ータｔを示す。図９（１３）は、フォーマット逆変換回
路１５によって、フレーム時間単位の二画面多重フォー
マットからフィールド時間単位の二画面多重フォーマッ
トに変換されたデジタル動画像信号ｕを示す。In the dual-screen multiplex shaping memory 14, FIG. 9 (9) shows the decoded image data 14 a (A 0 , in the figure) of the A screen output from the frame memory (C) 141.
A 1 ). FIG. 9 (10) shows the decoded image data 1 of the B screen output from the frame memory (D) 142.
4b (indicated by B -1 , B 0 , B 1 in the figure).
FIG. 9 (11) shows the screen switching signal 14 c output from the selection signal generation circuit 144. The selection circuit 143 selects the screen A when the screen switching signal 14c is at the logic "0" level, and selects the screen B when it is at the logic "1" level. Figure 9
(12) shows the result of alternately selecting the decoded image data 14a of the A screen and the decoded image data 14b of the B screen by the screen switching signal 14c, that is, the two-screen multiplexed image data t. FIG. 9 (13) shows the digital moving image signal u converted from the two-screen multiplex format of the frame time unit to the two-screen multiplex format of the field time unit by the format inverse conversion circuit 15.
【００５０】[0050]
【発明の効果】以上説明したように、本発明の符号化装
置によれば、バッファメモリから出力される符号化開始
直前の占有量情報によって次のフレームが符号化できる
か否かを判定し、さらにフォーマット変換回路から出力
される二画面識別信号に基づいて、Ａ画面のフレームと
Ｂ画面のフレームとを交互に符号化するように、符号化
タイミング信号および符号化許可信号を制御するので、
二画面（Ａ・Ｂ）それぞれの動きに対する追従性を損な
うことなく効率のよい予測符号化ができるという効果が
ある。As described above, according to the coding apparatus of the present invention, it is determined whether the next frame can be coded by the occupancy information immediately before the start of coding output from the buffer memory. Further, the encoding timing signal and the encoding permission signal are controlled so that the frame of the A screen and the frame of the B screen are alternately encoded based on the two-screen identification signal output from the format conversion circuit.
There is an effect that efficient predictive coding can be performed without impairing the followability to the movement of each of the two screens (A and B).
【００５１】また、本発明の復号化装置によれば、送ら
れてきた符号化データから二画面識別信号を分離し、こ
の二画面識別信号に基づいて、Ａ画面のフレームとＢ画
面のフレームとを交互に復号化するように、復号化タイ
ミング信号を制御するので、二画面（Ａ・Ｂ）それぞれ
の動きに対する追従性を損なうことなく効率のよい予測
復号化ができるという効果がある。Further, according to the decoding device of the present invention, the two-screen identification signal is separated from the transmitted encoded data, and the A-screen frame and the B-screen frame are separated based on this two-screen identification signal. Since the decoding timing signal is controlled so as to be alternately decoded, there is an effect that efficient predictive decoding can be performed without impairing the followability to the movement of each of the two screens (A and B).
【図１】本発明の一実施例による二画面多重化動画像の
符号化装置／復号化装置の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an encoding / decoding device for two-screen multiplexed moving image according to an embodiment of the present invention.
【図２】図１（Ａ）における符号化タイミング発生回路
の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an encoding timing generation circuit in FIG.
【図３】図１（Ａ）における符号化パラメータ制御回路
の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a coding parameter control circuit in FIG.
【図４】図１（Ａ）における符号化回路の構成を示すブ
ロック図である。FIG. 4 is a block diagram showing a configuration of an encoding circuit in FIG.
【図５】図１（Ａ）における二画面多重化動画像の符号
化装置の動作を説明するためのタイミングチャートであ
る。5 is a timing chart for explaining the operation of the two-screen multiplexed moving image encoding apparatus in FIG. 1 (A).
【図６】図１（Ｂ）における復号化タイミング発生回路
の構成を示すブロック図である。6 is a block diagram showing a configuration of a decoding timing generation circuit in FIG. 1 (B).
【図７】図１（Ｂ）における復号化回路の構成を示すブ
ロック図である。FIG. 7 is a block diagram showing a configuration of a decoding circuit in FIG.
【図８】図１（Ｂ）における二画面多重化整形メモリの
構成を示すブロック図である。8 is a block diagram showing a configuration of a two-screen multiplex shaping memory in FIG. 1 (B).
【図９】図１（Ｂ）における二画面多重化動画像の復号
化装置の動作を説明するためのタイミングチャートであ
る。9 is a timing chart for explaining the operation of the two-screen multiplexed moving image decoding apparatus in FIG. 1 (B).
【図１０】従来の二画面スプリット合成動画像の符号化
装置／復号化装置の構成を示すブロック図である。FIG. 10 is a block diagram showing a configuration of a conventional two-screen split combined moving image encoding / decoding device.
【図１１】従来の二画面スプリット合成画面を示す説明
図である。FIG. 11 is an explanatory diagram showing a conventional two-screen split composite screen.
１ 入力端子 ２ フォーマット変換回路 ３ 符号化回路 ４ バッファメモリ ５ 符号化タイミング発生回路 ６ 符号化パラメータ制御回路 ７ 発生情報量算出回路 ８ 出力端子 １０ 入力端子 １１ バッファメモリ １２ 復号化回路 １３ 復号化タイミング発生回路 １４ 二画面多重化整形メモリ １５ フォーマット逆変換回路 １６ 出力端子 1 Input Terminal 2 Format Conversion Circuit 3 Encoding Circuit 4 Buffer Memory 5 Encoding Timing Generation Circuit 6 Encoding Parameter Control Circuit 7 Generated Information Amount Calculation Circuit 8 Output Terminal 10 Input Terminal 11 Buffer Memory 12 Decoding Circuit 13 Decoding Timing Generation Circuit 14 Two-screen multiplex shaping memory 15 Format inverse conversion circuit 16 Output terminal
Claims (6)
して符号化する動画像符号化装置において、 フィールド時間毎に２種類の画面（Ａ，Ｂ）が交互に多
重化されたデジタル画像信号を入力し、フレーム時間毎
に交互に多重化した二画面多重化画像データに変換し、
この二画面多重化画像データと多重化された二画面
（Ａ，Ｂ）を識別する二画面識別信号とを出力するフォ
ーマット変換回路と、 該フォーマット変換回路から出力される二画面多重化画
像データと符号化許可信号とを入力し、この符号化許可
信号入力時には、前記二画面多重化画像データを符号化
し、符号化画像データとこの符号化画像データの符号長
情報とを出力する符号化回路と、 該符号化回路から出力される符号化画像データを一旦記
憶し一定速度で出力すると共に、データの占有量情報を
出力するバッファメモリと、 前記符号化回路から出力される符号長情報を入力し、符
号化された直後のフレームの発生情報量を算出する発生
情報量算出回路と、 該発生情報量算出回路から出力された発生情報量に基づ
いて、符号化パラメータを制御する符号化パラメータ制
御回路と、 前記バッファメモリから出力される符号化開始直前の占
有量情報によって次のフレームが符号化できるか否かを
判定し、前記フォーマット変換回路から出力される二画
面識別信号に基づいて、Ａ画面のフレームとＢ画面のフ
レームとを交互に符号化するように、符号化タイミング
信号および前記符号化許可信号を発生する符号化タイミ
ング制御手段とを具備したことを特徴とする二画面多重
化動画像の符号化装置。1. A moving image coding apparatus for multiplexing and coding two kinds of image signals having different patterns, a digital image signal in which two kinds of screens (A, B) are alternately multiplexed every field time. Is input and converted into two-screen multiplexed image data that is alternately multiplexed every frame time,
A format conversion circuit for outputting the dual-screen multiplexed image data and a dual-screen identification signal for identifying the multiplexed dual screens (A, B); and dual-screen multiplexed image data output from the format conversion circuit. And a coding circuit for inputting a coding permission signal, coding the two-screen multiplexed image data at the time of inputting the coding permission signal, and outputting the coded image data and code length information of the coded image data. The coded image data output from the coding circuit is temporarily stored and output at a constant speed, and the buffer memory that outputs data occupancy information and the code length information output from the coding circuit are input. , A generated information amount calculation circuit for calculating the generated information amount of the frame immediately after being encoded, and an encoding parameter based on the generated information amount output from the generated information amount calculation circuit. The encoding parameter control circuit to control, and the occupancy information immediately before the start of encoding output from the buffer memory determines whether the next frame can be encoded, and the two-screen identification output from the format conversion circuit. A coding timing control means for generating a coding timing signal and the coding permission signal so as to alternately code the frame of the A screen and the frame of the B screen based on the signal. A two-screen multiplexed moving picture encoding device.
得られたタイミング信号に従って、２つのフレームメモ
リからの符号化予測値をフレーム単位に選択する符号化
予測値選択手段を備え、 前記符号化回路は、前記符号化予測値選択手段によって
選択された予測値と前記符号化パラメータ制御回路から
出力される符号化パラメータに従って符号化し、Ａ・Ｂ
画面のどちらかのフレームが符号化されたかを示す識別
信号と前記符号化パラメータとを前記符号化画像データ
に多重する手段を備えたことを特徴とする請求項１記載
の二画面多重化動画像の符号化装置。2. A coding prediction value selecting unit that selects a coding prediction value from two frame memories on a frame-by-frame basis in accordance with the timing signal obtained by the coding timing control unit, and the coding circuit includes: Encoding is performed according to the prediction value selected by the coding prediction value selection means and the coding parameter output from the coding parameter control circuit, and A / B
2. The two-screen multiplexed moving image according to claim 1, further comprising means for multiplexing an identification signal indicating which frame of the screen has been encoded and the encoding parameter with the encoded image data. Encoding device.
生情報量をＡ・Ｂ画面別に一旦保持し、この保持された
発生情報量と前回符号化したときの符号化パラメータに
基づいて、Ａ画面とＢ画面別々に符号化パラメータを決
定する符号化パラメータ制御手段を備え、 次に符号化されるフレームがＡ画面かＢ画面かによって
それぞれの符号化パラメータのどちらかを選択する符号
化パラメータ選択手段を具備したことを特徴とする請求
項１記載の二画面多重化動画像の符号化装置。3. The generated information amount calculated by the generated information amount calculation circuit is temporarily held for each A / B screen, and A is set based on the held generated information amount and the encoding parameter at the time of the previous encoding. Coding parameter control means for determining coding parameters separately for the screen and the B screen is provided, and coding parameter selection for selecting either of the coding parameters depending on whether the frame to be coded next is the A screen or the B screen. 2. The two-screen multiplexed moving image encoding apparatus according to claim 1, further comprising means.
して符号化したデジタル信号を受信し、画像信号に復号
する動画像復号化装置において、 入力された符号化画像データを一定速度で書き込み、一
旦記憶した後、符号化画像データと画像同期信号とを出
力するバッファメモリと、 該バッファメモリから出力される符号化画像データを入
力して復号化し、多重化された二画面（Ａ，Ｂ）を識別
する二画面識別信号と復号化された画像データとを出力
する復号化回路と、 該復号化回路から出力される画像データを入力し、二画
面（Ａ，Ｂ）を交互に多重化整形し、二画面が正しく多
重化された画像データを出力する二画面多重化整形メモ
リと、 該二画面多重化整形メモリから出力される二画面多重化
画像データを入力し、二画面（Ａ，Ｂ）がフレーム時間
毎に交互に多重化された二画面多重化画像データを、フ
ィールド時間毎に交互に多重化された画像信号に逆変換
するフォーマット逆変換回路と、 前記バッファメモリから出力される画像同期信号と前記
復号化回路から出力される二画面識別信号とを入力し、
該二画面識別信号に基づいて二画面（Ａ，Ｂ）のフレー
ムを交互に復号化するように、復号化タイミング信号を
発生する復号化タイミング制御手段とを具備したことを
特徴とする二画面多重化動画像の復号化装置。4. A moving image decoding apparatus for receiving a digital signal obtained by multiplexing and encoding two kinds of image signals having different patterns, and decoding the digital signal into an image signal, in which input encoded image data is written at a constant speed. , A buffer memory that outputs coded image data and an image synchronization signal after being stored, and coded image data output from the buffer memory is input, decoded, and multiplexed into two screens (A, B). ), A decoding circuit that outputs a two-screen identification signal and decoded image data, and the image data output from the decoding circuit are input, and two screens (A, B) are alternately multiplexed. A two-screen multiplex shaping memory for shaping and outputting image data in which the two screens are correctly multiplexed, and two-screen multiplex image data output from the two-screen multiplex shaping memory are input, and two screens (A, B) A format inverse conversion circuit for inversely converting two-screen multiplexed image data alternately multiplexed for each frame time into an image signal alternately multiplexed for each field time, and an image synchronization signal output from the buffer memory And the two-screen identification signal output from the decoding circuit,
And a decoding timing control means for generating a decoding timing signal so as to alternately decode the frames of two screens (A, B) based on the two screen identification signal. Decoding device for encrypted video.
グ制御手段によって得られたタイミング信号に従って、
２つのフレームメモリからの復号化予測値をフレーム単
位に選択する復号化予測値選択手段を備え、 Ａ・Ｂ画面のどちらかのフレームかを示す識別信号と符
号化に使用された符号化パラメータとを前記符号化画像
データから分離する手段を備え、 前記復号化予測値選択手段によって選択された予測値と
前記符号化パラメータとに従って復号化する手段を具備
したことを特徴とする請求項４記載の二画面多重化動画
像の復号化装置。5. The decoding circuit according to the timing signal obtained by the decoding timing control means,
Decoding prediction value selecting means for selecting a decoding prediction value from two frame memories on a frame-by-frame basis is provided, and an identification signal indicating which frame of the A / B screen is present and an encoding parameter used for encoding. 5. The method according to claim 4, further comprising means for separating from the encoded image data, and means for decoding according to the prediction value selected by the decoding prediction value selecting means and the encoding parameter. Two-screen multiplexed video decoding device.
号化タイミング制御手段によって得られたタイミング信
号に従って、Ａ画面とＢ画面をそれぞれ別々のフレーム
メモリに一旦書き込み、読み出されたＡ画面とＢ画面が
交互に多重化されるように選択する手段を具備したこと
を特徴とする請求項４記載の二画面多重化動画像の復号
化装置。6. The A-screen and the B-screen are temporarily written and read into separate frame memories of the A-screen and the B-screen according to the timing signal obtained by the decoding timing control means. 5. The two-screen multiplexed moving picture decoding apparatus according to claim 4, further comprising means for selecting so that the B screens are alternately multiplexed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27714592A JP3071579B2 (en) | 1991-10-16 | 1992-10-15 | Encoding apparatus and decoding apparatus for two-screen multiplexed moving image |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26783891 | 1991-10-16 | ||
| JP3-267838 | 1991-10-16 | ||
| JP27714592A JP3071579B2 (en) | 1991-10-16 | 1992-10-15 | Encoding apparatus and decoding apparatus for two-screen multiplexed moving image |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05227516A true JPH05227516A (en) | 1993-09-03 |
| JP3071579B2 JP3071579B2 (en) | 2000-07-31 |
Family
ID=26548056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27714592A Expired - Fee Related JP3071579B2 (en) | 1991-10-16 | 1992-10-15 | Encoding apparatus and decoding apparatus for two-screen multiplexed moving image |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071579B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998015121A1 (en) * | 1996-09-30 | 1998-04-09 | Sony Corporation | Sending device, receiving device, sending-receiving device, transmitter, and transmitting method |
| WO1998025406A1 (en) * | 1996-12-06 | 1998-06-11 | Sanyo Electric Co., Ltd. | Digital broadcasting system |
| JP2014175945A (en) * | 2013-03-11 | 2014-09-22 | Toshiba Corp | Video accumulation device, video accumulation reproduction device, video accumulation method, and video accumulation reproduction method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102083077B1 (en) * | 2018-03-19 | 2020-02-28 | 한상구 | Cable for argon gas welding |
-
1992
- 1992-10-15 JP JP27714592A patent/JP3071579B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998015121A1 (en) * | 1996-09-30 | 1998-04-09 | Sony Corporation | Sending device, receiving device, sending-receiving device, transmitter, and transmitting method |
| US6553073B1 (en) | 1996-09-30 | 2003-04-22 | Sony Corporation | Sending device, receiving device, sending-receiving device, transmitter, and transmitting method |
| WO1998025406A1 (en) * | 1996-12-06 | 1998-06-11 | Sanyo Electric Co., Ltd. | Digital broadcasting system |
| KR100319355B1 (en) * | 1996-12-06 | 2002-01-05 | 다카노 야스아키 | Digital broadcasting system |
| US6784917B1 (en) | 1996-12-06 | 2004-08-31 | Sanyo Electric Co., Ltd. | Digital broadcasting system |
| JP2014175945A (en) * | 2013-03-11 | 2014-09-22 | Toshiba Corp | Video accumulation device, video accumulation reproduction device, video accumulation method, and video accumulation reproduction method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3071579B2 (en) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10257502A (en) | Hierarchical image encoding method, hierarchical image multiplexing method, hierarchical image decoding method and device therefor | |
| KR20060088461A (en) | Method and apparatus for deriving motion vectors of macro blocks from motion vectors of pictures of base layer when encoding/decoding video signal | |
| US6795498B1 (en) | Decoding apparatus, decoding method, encoding apparatus, encoding method, image processing system, and image processing method | |
| JP3040336B2 (en) | Data encoder buffer control system and method | |
| JPS61118085A (en) | Coding system and device for picture signal | |
| EP1280356A2 (en) | Apparatus and method for compressing multiplexed video signals | |
| JP4410414B2 (en) | Video signal compression processing method | |
| JP3071579B2 (en) | Encoding apparatus and decoding apparatus for two-screen multiplexed moving image | |
| JP3351855B2 (en) | Coded transmission device | |
| JP3834170B2 (en) | Video code processing system | |
| KR20010034304A (en) | Variable-length encoder | |
| KR100269882B1 (en) | Image coding and decoding method and related apparatus | |
| KR20060059773A (en) | Method and apparatus for encoding/decoding video signal using vectors of pictures in a base layer | |
| KR0162201B1 (en) | Dc dpcm system for image data | |
| JPH08191434A (en) | Moving picture/audio coding data multiplexing method and moving picture/audio coding data multiplexer | |
| JPH0686253A (en) | Moving image data transmitter | |
| KR19990049348A (en) | FRAME RATE CONVERTER AND METHOD USING MOTION VECTOR. | |
| JPH0670307A (en) | Moving picture conding decoding device | |
| JPH10294943A (en) | Video signal encoding system, video signal encoder, video signal decoding system and video signal decoder | |
| JP3368164B2 (en) | Encoding / decoding system | |
| JPH02162984A (en) | Picture encoder and decoder | |
| JPH06319124A (en) | Picture data converter and its inverter | |
| JPH08340540A (en) | Image frame coding of decoding method and device therefor | |
| JPH06189295A (en) | Moving image encoder | |
| JPH0549018A (en) | Picture encoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000510 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |