JPH05219119A - Data input regulating system - Google Patents

Data input regulating system

Info

Publication number
JPH05219119A
JPH05219119A JP2096092A JP2096092A JPH05219119A JP H05219119 A JPH05219119 A JP H05219119A JP 2096092 A JP2096092 A JP 2096092A JP 2096092 A JP2096092 A JP 2096092A JP H05219119 A JPH05219119 A JP H05219119A
Authority
JP
Japan
Prior art keywords
data
buffer
transmission control
control procedure
load factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2096092A
Other languages
Japanese (ja)
Inventor
Makoto Takahashi
誠 高橋
Yumiko Nagase
由美子 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2096092A priority Critical patent/JPH05219119A/en
Publication of JPH05219119A publication Critical patent/JPH05219119A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To exhibit the capacity of a data processor to the maximum by regulating the input of data in accordance with the load factor of the data processor or data retention time at a buffer. CONSTITUTION:A load factor measuring means 4 for a data processor 3 is provided, and when the measured load factor exceeds a prescribed value, the input of the data to an opposite system is regulated in a transmission control procedure processing means 1. Besides, a retention time monitoring timer 5 which is started at the time when the data is stored in a buffer 2 from the transmission control procedure processing means 1 and is reset at the time when this data is taken out to the data processor 3 is provided. Then, in the transmission control procedure processing means 1, the input of the data to the opposite system is regulated on the basis of the time-out of the retention time monitoring timer 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パケット伝送を行う通
信システムのノード装置等におけるデータ入力規制方式
に関し、特にプロセッサの負荷率またはバッファのデー
タ滞留時間によって、入力規制を行うようにしたデータ
入力規制方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data input restriction method in a node device or the like of a communication system for packet transmission, and in particular, data input is restricted by the load factor of a processor or the data retention time of a buffer. It concerns the regulation system.

【0002】パケット伝送を行う通信システムにおいて
は、入力データ数が多くなると、データバッファがフル
(full)になってデータロスを発生したり、または
データ処理を行うプロセッサが過負荷になったりするた
め、相手システムからのデータ入力を規制することが必
要となる。
In a communication system for packet transmission, when the number of input data increases, a data buffer becomes full and data loss occurs, or a processor for data processing becomes overloaded. , It is necessary to regulate the data input from the partner system.

【0003】このような入力データ規制方式は、入力デ
ータを蓄積するバッファにおけるデータ数の最適値を決
定する必要なしに、システムの能力限界に達した時点
で、適切に行われるものであることが要望される。
Such an input data control method is appropriately performed when the system capacity limit is reached without having to determine the optimum value of the number of data in the buffer for storing the input data. Requested.

【0004】[0004]

【従来の技術】通信システムにおける従来のデータ入力
規制方式としては、伝送制御手順処理部からバッファに
蓄積可能なデータ数によって規制を行うようにして、デ
ータ数がフルになった時点で、相手システムに対して入
力規制を行う方法がとられている。
2. Description of the Related Art As a conventional data input regulation system in a communication system, a transmission control procedure processing unit regulates the number of data that can be stored in a buffer, and when the number of data becomes full, the other system There is a method of restricting the input.

【0005】通信システムにおけるデータ入力規制は、
通信処理を行うプロセッサの能力を最大限に発揮すると
ともに、能力限界に達した時点で、適切な入力規制が行
われるようにする必要があるが、そのためには、伝送制
御手順処理部で、バッファにおけるデータ数の最適値を
把握することが必要である。データ数の最適値は、デー
タ処理プロセッサの能力,回線数,回線速度,データの
発生頻度等の要因によって決定される変数である。
The data input regulation in the communication system is
It is necessary to maximize the capacity of the processor that performs communication processing, and to make appropriate input restrictions when the capacity limit is reached. It is necessary to grasp the optimum value of the number of data in. The optimum value of the number of data is a variable determined by factors such as the capacity of the data processor, the number of lines, the line speed, and the frequency of data generation.

【0006】しかしながら、実際のシステムにおいて
は、バッファにおけるデータ数の最適値を決定すること
は容易ではない。そのため従来、通信システムにおける
データ入力規制方式として、次の二つの方式が用いられ
ている。
However, in an actual system, it is not easy to determine the optimum value of the number of data in the buffer. Therefore, conventionally, the following two methods have been used as data input restriction methods in communication systems.

【0007】図6は、従来の第1のデータ入力規制方式
を示したものであって、全回線に対して1個のバッファ
を用いてMAX回線仕様でバッファにおけるデータ数を
管理する方式を示している。図6において、11は伝送
制御手順処理部、12はバッファ12である。13は通
信処理を行うデータ処理プロセッサ、21はデータ処理
プロセッサ13の過負荷を防止するためのウオッチドッ
グタイマ(WDT)、22は回線を接続するための回線
制御アダプタ、231,232,, 23n は回線#1,#
2,…,#nに対するドライバ、24は回線制御アダプ
タ22を制御する通信制御装置(CCU)である。
FIG. 6 shows a first conventional data input regulation system, in which one buffer is used for all lines to manage the number of data in the buffer according to the MAX line specification. ing. In FIG. 6, 11 is a transmission control procedure processing unit, and 12 is a buffer 12. 13 is a data processing processor for performing communication processing, 21 is a watchdog timer (WDT) for preventing overload of the data processing processor 13, 22 is a line control adapter for connecting lines, 23 1, 23 2, ... , 23 n are lines # 1, #
2, ..., #n are drivers, and 24 is a communication control unit (CCU) that controls the line control adapter 22.

【0008】図6において、バッファ12は、全回線#
1,#2,…,#nに対して1個だけ設けられ、蓄積可
能なデータ数がフルになったとき、全回線に対して一斉
に入力規制を行うようになっている。
In FIG. 6, the buffer 12 has all lines #
1, # 2, ..., #n are provided only once, and when the number of data that can be stored becomes full, the input restriction is applied to all lines at once.

【0009】図6に示されたデータ入力規制方式では、
できるだけ多くの通信を処理できるようにするため、バ
ッファ12において蓄積可能なデータ数をできるだけ大
きくすることが望ましい。しかしながら、システム運用
上起こり得る最大(MAX)回線仕様で設定されたと
き、資源としてのバッファ領域に無駄を生じることがあ
る。
In the data input regulation system shown in FIG. 6,
In order to be able to process as much communication as possible, it is desirable to make the number of data that can be stored in the buffer 12 as large as possible. However, when the maximum (MAX) line specifications that can occur in system operation are set, the buffer area as a resource may be wasted.

【0010】図6に示されたシステムにおいて、バッフ
ァがMAX回線で運用されている場合に、各回線から均
等にデータが入力されて、平均的にデータが蓄積されれ
ば、バッファに対して設計通りの最適の制御が行われる
ことになる。
In the system shown in FIG. 6, when the buffer is operated on the MAX line, if data is evenly input from each line and the data is accumulated on average, the buffer is designed. Optimal control of the street will be performed.

【0011】しかしながら、実運用においては、設計値
のMAX回線容量で運用されるとは限らず、むしろ通常
はMAX回線数より少ない回線数で運用されることが多
いが、このような場合には、資源としてのバッファ領域
に大きな無駄を生じることになる。
However, in actual operation, the MAX line capacity of the designed value is not always used, and in many cases, the number of lines is usually smaller than the number of MAX lines, but in such a case, However, a large waste will occur in the buffer area as a resource.

【0012】また、特定の回線だけから大量のデータが
入力された場合には、バッファ12はMAX回線を想定
しているので、バッファ容量が大きいため、データ処理
プロセッサ13の負荷率が100%の状態になっている
にもかかわらず、バッファがフル状態でないため、入力
の規制が行われず、データを受信し続けることになる。
そのため、最後にはデータ処理プロセッサの過負荷を防
止するウオッチドッグタイマ21が動作して、システム
を初期設定(IPL)してしまうことになる。ウオッチ
ドッグタイマ21は、通常、データ処理プロセッサ13
の負荷率100%の状態が10分間継続したとき、IP
Lを行うように設定される。
When a large amount of data is input from only a specific line, the buffer 12 is assumed to be a MAX line, so that the buffer capacity is large and the load factor of the data processor 13 is 100%. Even though it is in the state, since the buffer is not full, the input is not regulated and the data continues to be received.
Therefore, finally, the watchdog timer 21 that prevents the overload of the data processor operates to initialize the system (IPL). The watchdog timer 21 is normally the data processor 13
When the load factor of 100% continues for 10 minutes, IP
L is set.

【0013】一方、全回線に対して1個のバッファ12
を用いて蓄積可能なデータ数を小さくした場合には、デ
ータ処理プロセッサ13の負荷率は例えば20%程度で
低く、十分その能力を発揮していないにもかかわらず、
バッファ12がフルになるため、データの入力規制が行
われるようになる。
On the other hand, one buffer 12 for all lines
When the number of data that can be stored is reduced by using, the load factor of the data processor 13 is low, for example, about 20%.
Since the buffer 12 becomes full, data input is restricted.

【0014】このように、システムの能力を最大限に発
揮するための、バッファにおけるデータ数の最適値を決
定することは、極めて困難である。
As described above, it is extremely difficult to determine the optimum value of the number of data in the buffer in order to maximize the capacity of the system.

【0015】図7は、従来の第2のデータ入力規制方式
を示したものであって、図6におけると同じものを同じ
番号で示し、121,122,, 12n は各回線#1,#
2,…,#nに対応して設けられたバッファである。
[0015] Figure 7 is a shows a conventional second data input regulation scheme, the same meanings in the same numbers as in FIG. 6, 12 1, 12 2, ..., 12 n each line # 1, #
, ..., #n are provided in the buffer.

【0016】図7に示された方式においては、各回線ご
とに、回線速度やデータの発生頻度を考慮して、それぞ
れの回線に適当なバッファのデータ数を決定して、各回
線ごとにバッファの管理を行う。例えば、回線速度が高
くデータの発生頻度が大きい回線に対してはバッファを
大きくし、回線速度が遅くデータの発生頻度が小さい回
線に対してはバッファを小さくする。
In the system shown in FIG. 7, the number of data buffers suitable for each line is determined in consideration of the line speed and the frequency of data generation for each line, and the buffer for each line is determined. Manage. For example, the buffer is made large for a line having a high line speed and a high data generation frequency, and the buffer is made small for a line having a low line speed and a low data generation frequency.

【0017】図7に示された第2のデータ入力規制方式
では、第1の方式のように、全体としてのバッファのデ
ータ数を決めるのではないので、個々のバッファについ
ては、かなり適したバッファのデータ数を決定すること
ができ、また回線ごとにデータ入力規制を行うこともで
きる。
In the second data input regulation system shown in FIG. 7, the number of data in the buffer as a whole is not decided unlike the first system, and therefore, a buffer suitable for each buffer is considerably suitable. It is possible to determine the number of data items for each line, and it is also possible to regulate the data input for each line.

【0018】しかしながら最近のシステムでは、回線制
御は、図6におけるドライバ231,232,, 23
n や、CCU24内のファームウェアで実現することが
多く、それらのレベルごとに共通のバッファプールが必
要であり、システム全体からみると、これらの伝送制御
手順処理部全体としてのバッファの最適値が必要であっ
て、全体的なバッファの最適値を考えなければならな
い。
However, in the recent system, the line control is performed by the drivers 23 1, 23 2, ... , 23 in FIG.
This is often realized by firmware in the CCU 24 or CCU 24, and a common buffer pool is required for each level. From the viewpoint of the system as a whole, the optimum buffer value for these transmission control procedure processing units is required. Therefore, we must consider the optimum value of the overall buffer.

【0019】[0019]

【発明が解決しようとする課題】このように、バッファ
の最適値の決定は、システムの性能を決定する上で重要
なファクタであるにかかわらず、その決定は極めて困難
である。そのため、従来のシステムではバッファにおけ
るデータ数に基づくデータ入力規制は、必ずしもデータ
処理プロセッサにおける処理の負荷状態とは関係がな
く、従ってデータ処理プロセッサの能力を最大限に発揮
させることができないという問題があった。
Thus, although the determination of the optimum buffer value is an important factor in determining the performance of the system, the determination is extremely difficult. Therefore, in the conventional system, the data input regulation based on the number of data in the buffer is not always related to the processing load state in the data processing processor, and therefore, there is a problem that the capacity of the data processing processor cannot be maximized. there were.

【0020】本発明はこのような従来技術の課題を解決
しようとするものであって、データ処理プロセッサの負
荷率またはバッファにおけるデータ滞留時間によってデ
ータの入力規制を行うことによって、バッファにおける
データ数決定の困難さがないとともに、データ処理プロ
セッサの能力を最大限に発揮できる、データ入力規制方
式を提供することを目的としている。
The present invention is intended to solve the problems of the prior art, and determines the number of data in the buffer by restricting the data input according to the load factor of the data processor or the data retention time in the buffer. It is an object of the present invention to provide a data input regulation method that can maximize the capabilities of the data processor without the difficulty of the above.

【0021】[0021]

【課題を解決するための手段】図1は、本発明の原理的
構成を示したものである。本発明は、通信回線を介して
接続された相手システムとの間で所定の伝送制御手順を
行ってデータを受信する伝送制御手順処理手段1と、受
信されたデータを回線ごとに格納するバッファ2と、格
納されたデータを取り出して所定の処理を行うデータ処
理プロセッサ3とを備えた通信システムにおいて、デー
タ処理プロセッサ3における負荷率を測定する負荷率測
定手段4を設け、伝送制御手順処理手段1において、測
定された負荷率が所定値を超えたとき相手システムに対
するデータ入力規制を行うとともに、この負荷率が別の
所定値以下になったときデータ入力規制を解除するもの
である。
FIG. 1 shows the basic configuration of the present invention. The present invention includes a transmission control procedure processing means 1 for receiving a data by performing a predetermined transmission control procedure with a partner system connected via a communication line, and a buffer 2 for storing the received data for each line. In a communication system including a data processing processor 3 for taking out stored data and performing a predetermined process, a load factor measuring means 4 for measuring a load factor in the data processing processor 3 is provided, and the transmission control procedure processing means 1 is provided. In (1), when the measured load factor exceeds a predetermined value, the data input restriction to the partner system is performed, and when the load factor becomes equal to or less than another predetermined value, the data input restriction is released.

【0022】また本発明は、通信回線を介して接続され
た相手システムとの間で所定の伝送制御手順を行ってデ
ータを受信する伝送制御手順処理手段1と、受信された
データを回線ごとに格納するバッファ2と、格納された
データを取り出して所定の処理を行うデータ処理プロセ
ッサ3とを備えた通信システムにおいて、伝送制御手順
処理手段1からバッファ2へデータを格納するとき起動
して一定時間を計数し、このデータのデータ処理プロセ
ッサ3への取り出し時リセットする滞留時間監視タイマ
5と、バッファ2に格納されたデータ数が0になったこ
とを判定するデータ数判定手段6とを設け、伝送制御手
順処理手段1において、滞留時間監視タイマ5のタイム
アウトによって相手システムに対するデータ入力規制を
行うとともに、データ数判定手段6においてデータ数が
0になったことが判定されたとき、相手システムに対す
るデータ入力規制を解除するものである。
Further, according to the present invention, a transmission control procedure processing means 1 for receiving data by performing a predetermined transmission control procedure with a partner system connected via a communication line, and the received data for each line. In a communication system including a buffer 2 for storing data and a data processor 3 for taking out stored data and performing a predetermined process, when data is stored from the transmission control procedure processing means 1 into the buffer 2, it is activated for a fixed time. Is provided, and a staying time monitoring timer 5 that resets the data when it is taken out to the data processor 3 and a data number determination means 6 that determines that the number of data stored in the buffer 2 has become 0 are provided. In the transmission control procedure processing means 1, the data input to the partner system is regulated by the timeout of the residence time monitoring timer 5, and When the number of data in the data count determination unit 6 becomes 0 is determined, it is intended to release the data input controls on the remote system.

【0023】[0023]

【作用】パケット通信システムのノード装置において
は、基本的に、パケットの内容やデータ長に無関係に、
パケット当りの処理時間は同一とみなせるので、処理負
荷状態は、単位時間当りの処理パケット数で表すことが
でき、処理性能は、処理可能最大パケット数で表すこと
ができる。
In the node device of the packet communication system, basically, regardless of the contents of the packet or the data length,
Since the processing time per packet can be regarded as the same, the processing load state can be represented by the number of processed packets per unit time, and the processing performance can be represented by the maximum number of packets that can be processed.

【0024】バッファへのパケットの滞留は、データ処
理プロセッサの処理負荷状態が100%(すなわちオー
バロード)になったときに発生し、その間にパケットの
流入が継続すると、バッファ内の滞留パケット数が増加
してゆく。逆に滞留したパケットは、データ処理プロセ
ッサの負荷率がある程度低下しない限り解消されない。
すなわち、ある時点のデータ処理プロセッサの負荷率
は、それ以降のパケットの滞留状態を支配する。
The retention of packets in the buffer occurs when the processing load state of the data processor becomes 100% (that is, overload), and if the inflow of packets continues during that period, the number of retained packets in the buffer will change. Increase. On the contrary, the accumulated packets cannot be eliminated unless the load factor of the data processor decreases to some extent.
That is, the load factor of the data processing processor at a certain point governs the staying state of packets thereafter.

【0025】本発明においては、データ処理プロセッサ
の負荷率をバッファ内のパケット滞留の先行指標として
捉え、これをデータの入力規制に利用する。
In the present invention, the load factor of the data processor is regarded as a leading indicator of packet retention in the buffer, and this is used for data input regulation.

【0026】図2は、データ処理プロセッサによるデー
タ入力規制方式を説明するものであって、図1における
と同じものを同じ番号で示している。すなわち、本発明
においては、バッファ2として適当な大きさのものを使
用するとともに、 データ処理プロセッサ3の負荷率がある一定値n%
(n%は100%に近い値)を超えたとき、パケット滞
留を予測して、その防止のためにデータの入力規制を行
う。
FIG. 2 illustrates a data input regulation system by the data processor, and the same components as those in FIG. 1 are designated by the same numbers. That is, in the present invention, the buffer 2 having an appropriate size is used, and the load factor of the data processor 3 is a constant value n%.
When (n% is a value close to 100%) is exceeded, packet retention is predicted and data input is restricted to prevent it.

【0027】 データ処理プロセッサ3の負荷率が一
定値m%(m<n)より低下したとき、データ入力規制
を解除する。頻繁に入力規制の有効←→解除を繰り返す
ことを防止するために、nとmとは、ある程度離れた値
に設定する。
When the load factor of the data processor 3 falls below a fixed value m% (m <n), the data input restriction is released. In order to prevent repetition of valid input restriction ← → cancellation frequently, n and m are set to values that are apart from each other to some extent.

【0028】 データ処理プロセッサ3の負荷率は、
ハードウェアまたはオペレーションシステム(OS)に
備えられている測定機能、またはアプリケーションによ
る負荷率の測定機能を用いて検出する。
The load factor of the data processor 3 is
The detection is performed using the measurement function provided in the hardware or the operating system (OS) or the load factor measurement function by the application.

【0029】 データの流入規制は、伝送制御手順レ
ベルやネットワークプロトコルのバッファビジィ通知応
答や、応答の無返送等の手段で実現する。
The data inflow regulation is realized by means such as a buffer-busy notification response of the transmission control procedure level or the network protocol, and no response return.

【0030】また他の方法として、バッファ内における
受信データの滞留時間によって、データの入力規制を行
うこともできる。この場合は、上述のデータ処理プロセ
ッサの負荷率の代わりにバッファ内におけるデータの滞
留時間を用い、これがある一定値Tを超えた時点で、パ
ケットの滞留を予測して、その防止のためにデータの入
力規制を行う。そしてバッファ内における受信データ数
が0となった時点で、データ入力規制を解除する。
As another method, the data input can be restricted by the retention time of the received data in the buffer. In this case, the retention time of the data in the buffer is used instead of the load factor of the data processor described above, and when this exceeds a certain value T, the retention of the packet is predicted, and data is stored to prevent it. Input restriction. When the number of received data in the buffer becomes 0, the data input restriction is released.

【0031】バッファ内におけるデータの滞留時間T
は、滞留時間を監視するタイマを用いて、受信データご
とに、バッファ格納時から取り出し時までの時間を測定
することによって、知ることができる。
Data retention time T in the buffer
Can be known by measuring the time from the buffer storage time to the extraction time for each received data using a timer that monitors the residence time.

【0032】[0032]

【実施例】図3は、本発明のデータ入力規制方式の一実
施例を示したものであって、図6におけると同じものを
同じ番号で示し、14は負荷率測定部である。
FIG. 3 shows an embodiment of the data input regulation system of the present invention, in which the same components as those in FIG. 6 are designated by the same reference numerals, and 14 is a load factor measuring unit.

【0033】本発明のデータ入力規制方式においては、
例えば、データの入力規制を行うべきデータ処理プロセ
ッサの負荷率を90%、入力規制解除を行うべきデータ
処理プロセッサの負荷率を50%として、通常のデータ
処理を行っている場合に、データ処理プロセッサの負荷
率が90%以上になったときは、前述ので示されたデ
ータ入力規制を行い、さらに、データの入力規制を行っ
たことによって、データ処理プロセッサの負荷率が低下
して、50%未満になったときは、前述ので示された
データの入力規制解除を行う。
In the data input regulation system of the present invention,
For example, when the load factor of the data processor that should perform the input restriction of data is 90% and the load factor of the data processor that should release the input restriction is 50% and normal data processing is performed, the data processor When the load factor of is more than 90%, the data input regulation shown in the above is performed, and further the data input regulation is performed, so that the load factor of the data processor is reduced to less than 50%. When it becomes, the data input restriction shown in the above is canceled.

【0034】このように、本発明方式においては、デー
タ入力規制を設定しまたは解除するべき、データ処理プ
ロセッサの負荷率を予め設定しておくことによって、任
意の負荷率以上になった場合に、データの入力規制を行
うようにする。
As described above, in the method of the present invention, by setting the load factor of the data processor for setting or canceling the data input regulation in advance, when the load factor exceeds an arbitrary load factor, Enforce data entry restrictions.

【0035】図3に示された実施例では、データ処理プ
ロセッサの負荷率によってデータ入力規制を行うように
したので、従来、非常に困難であったバッファにおける
データ数の最適値を厳密に決定する必要がなくなるとと
もに、データ処理プロセッサの負荷率でデータの入力規
制を行うので、バッファにおけるデータ数については、
ある程度の適当な大きさをとっておくことで済むように
なる。さらに、回線数や回線速度,データの発生頻度に
ついても、特に考える必要がなく、また、少なくともデ
ータ処理プロセッサの負荷率オーバに基づくウオッチド
ッグタイマ動作によるシステムのIPLは生じなくな
る。さらにデータ処理プロセッサの負荷率でデータの入
力規制を行うので、データ処理プロセッサの能力を最大
限に発揮することが可能である。
In the embodiment shown in FIG. 3, since the data input is regulated according to the load factor of the data processor, the optimum value of the number of data in the buffer, which has been very difficult in the past, is strictly determined. Since it is not necessary and the input of data is regulated by the load factor of the data processor, the number of data in the buffer is
All you need to do is set a suitable size. Further, it is not necessary to consider the number of lines, the line speed, and the frequency of data generation, and at least the IPL of the system due to the watchdog timer operation based on the overload of the data processor will not occur. Further, since the input of data is regulated by the load factor of the data processor, it is possible to maximize the capacity of the data processor.

【0036】図4は、本発明のデータ入力規制方式の他
の実施例を示したものであって、図3におけると同じも
のを同じ番号で示し、15はバッファ12におけるデー
タの滞留時間を測定する滞留時間監視タイマ、16はバ
ッファ12におけるデータ数を判定するデータ数判定部
である。
FIG. 4 shows another embodiment of the data input regulation system of the present invention, in which the same components as those in FIG. 3 are designated by the same numbers, and 15 measures the retention time of data in the buffer 12. A staying time monitoring timer is provided, and a data number determination unit 16 determines the number of data in the buffer 12.

【0037】また図5は、図4に示された実施例におけ
るデータ入力規制の処理を説明するものである。いま、
データ入力規制を行うべき、受信データバッファにおけ
るデータの滞留時間をTとしたとき、本実施例におけ
る、データの入力規制の処理は、以下のようにして行わ
れる。
FIG. 5 illustrates the data input regulation process in the embodiment shown in FIG. Now
Assuming that the retention time of data in the reception data buffer for which data input restriction is to be performed is T, the data input restriction process in this embodiment is performed as follows.

【0038】 伝送制御手順処理部11は、滞留時間
監視タイマ15が停止した状態で、データ1を受信して
バッファ12に格納するとともに、滞留時間監視タイマ
15を起動する。 データ処理プロセッサ13は、データ1をバッファ
12から取り出して、滞留時間監視タイマ15を停止す
る。なおこの間における、他のデータの格納,取り出し
に対しては、滞留時間の測定は行わない。
The transmission control procedure processing unit 11 receives the data 1 and stores the data 1 in the buffer 12 while the residence time monitoring timer 15 is stopped, and also activates the residence time monitoring timer 15. The data processor 13 takes out the data 1 from the buffer 12 and stops the residence time monitoring timer 15. During this period, the retention time is not measured when storing or retrieving other data.

【0039】 このような処理を繰り返して行い、例
えばデータ6において、滞留時間監視タイマ15のタイ
ムアウトが発生したときは、伝送制御手順処理部11は
通信相手システムに対して、データの入力規制を通知す
る。 データ数判定部16において、バッファ12から取
り出すべきデータ数が0になったことが判定されたと
き、伝送制御手順処理部11は、通信相手システムに対
して、データの入力規制解除を通知する。
When such processing is repeatedly performed and, for example, in the data 6, the residence time monitoring timer 15 times out, the transmission control procedure processing unit 11 notifies the communication partner system of the data input restriction. To do. When the data number determination unit 16 determines that the number of data items to be retrieved from the buffer 12 has become 0, the transmission control procedure processing unit 11 notifies the communication partner system of the data input restriction release.

【0040】図4に示された実施例では、システムの輻
輳状態とデータ入力規制のタイミングが合致するので、
確実に受信データを処理できない状態になったことを判
定して、データの入力規制を行うことができるととも
に、所定のスループットを保証することができる。また
滞留時間監視タイマ15の監視時間値を、ウオッチドッ
グタイマの監視時間値より、ある程度短くしておくこと
によって、高負荷状態の継続によるシステムの停止を回
避することができる。本実施例の場合、システムのハー
ドウェア構成,データ発生頻度等を考慮する必要がない
ため、データ入力規制を行うべきタイマ値の設定が比較
的容易である。
In the embodiment shown in FIG. 4, since the congestion state of the system and the timing of data input regulation match,
It is possible to reliably determine that the received data cannot be processed, regulate the data input, and ensure a predetermined throughput. Further, by setting the monitoring time value of the residence time monitoring timer 15 to be somewhat shorter than the monitoring time value of the watchdog timer, it is possible to avoid the system from stopping due to the continuation of the high load state. In the case of the present embodiment, since it is not necessary to consider the hardware configuration of the system, the data generation frequency, etc., it is relatively easy to set the timer value for which the data input restriction is to be performed.

【0041】[0041]

【発明の効果】以上説明したように本発明によれば、通
信システムにおけるデータの入力規制を確実に行うこと
ができるとともに、データ入力規制条件の設定が容易で
あり、さらにデータ処理プロセッサの過負荷に基づくウ
オッチドッグタイマの動作をある程度防止することがで
き、データ処理プロセッサの能力を最大限に発揮させる
ことが可能となる。
As described above, according to the present invention, it is possible to reliably regulate the data input in the communication system, to easily set the data input regulation condition, and to overload the data processor. It is possible to prevent the operation of the watchdog timer based on the above to some extent, and it is possible to maximize the performance of the data processor.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理的構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.

【図2】データ処理プロセッサによるデータ入力規制方
式を説明する図である。
FIG. 2 is a diagram illustrating a data input restriction system by a data processor.

【図3】本発明のデータ入力規制方式の一実施例を示す
図である。
FIG. 3 is a diagram showing an embodiment of a data input regulation system of the present invention.

【図4】本発明のデータ入力規制方式の他の実施例を示
す図である。
FIG. 4 is a diagram showing another embodiment of the data input regulation system of the present invention.

【図5】図4に示された実施例におけるデータ入力規制
の処理を説明する図である。
5 is a diagram illustrating a data input restriction process in the embodiment illustrated in FIG.

【図6】従来の第1のデータ入力規制方式を示す図であ
る。
FIG. 6 is a diagram showing a first conventional data input regulation system.

【図7】従来の第2のデータ入力規制方式を示す図であ
る。
FIG. 7 is a diagram showing a second conventional data input regulation system.

【符号の説明】[Explanation of symbols]

1 伝送制御手順処理手段 2 バッファ 3 データ処理プロセッサ 4 負荷率測定手段 5 滞留時間監視タイマ 6 データ数判定手段 DESCRIPTION OF SYMBOLS 1 Transmission control procedure processing means 2 Buffer 3 Data processor 4 Load factor measuring means 5 Residence time monitoring timer 6 Data number judging means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 通信回線を介して接続された相手システ
ムとの間で所定の伝送制御手順を行ってデータを受信す
る伝送制御手順処理手段(1)と、該受信されたデータ
を回線ごとに格納するバッファ(2)と、該格納された
データを取り出して所定の処理を行うデータ処理プロセ
ッサ(3)とを備えた通信システムにおいて、 該データ処理プロセッサ(3)における負荷率を測定す
る負荷率測定手段(4)を設け、 前記伝送制御手順処理手段(1)において、該測定され
た負荷率が所定値を超えたとき相手システムに対するデ
ータ入力規制を行うとともに、該負荷率が別の所定値以
下になったとき該データ入力規制を解除することを特徴
とするデータ入力規制方式。
1. A transmission control procedure processing means (1) for receiving data by performing a predetermined transmission control procedure with a partner system connected via a communication line, and the received data for each line. In a communication system including a buffer (2) for storing and a data processor (3) for taking out the stored data and performing a predetermined process, a load factor for measuring a load factor in the data processor (3) A measurement means (4) is provided, and when the measured load factor exceeds a predetermined value, the transmission control procedure processing means (1) restricts data input to the partner system, and the load factor has another predetermined value. A data input restriction method, wherein the data input restriction is released when the following occurs.
【請求項2】 通信回線を介して接続された相手システ
ムとの間で所定の伝送制御手順を行ってデータを受信す
る伝送制御手順処理手段(1)と、該受信されたデータ
を回線ごとに格納するバッファ(2)と、該格納された
データを取り出して所定の処理を行うデータ処理プロセ
ッサ(3)とを備えた通信システムにおいて、 前記伝送制御手順処理手段(1)から前記バッファ
(2)へデータを格納するとき起動して一定時間を計数
し、該データの前記データ処理プロセッサ(3)への取
り出し時リセットする滞留時間監視タイマ(5)と、 前記バッファ(2)に格納されたデータ数が0になった
ことを判定するデータ数判定手段(6)とを設け、 前記伝送制御手順処理手段(1)において、前記滞留時
間監視タイマ(5)のタイムアウトによって相手システ
ムに対するデータ入力規制を行うとともに、前記データ
数判定手段(6)においてデータ数が0になったことが
判定されたとき、相手システムに対するデータ入力規制
を解除することを特徴とするデータ入力規制方式。
2. A transmission control procedure processing means (1) for receiving data by performing a predetermined transmission control procedure with a partner system connected via a communication line, and the received data for each line. In a communication system comprising a buffer (2) for storing and a data processor (3) for taking out the stored data and performing a predetermined process, the transmission control procedure processing means (1) to the buffer (2) And a data stored in the buffer (2), which is activated when the data is stored in the buffer, counts a certain time, and resets the data when the data is taken out to the data processor (3). A data number judging means (6) for judging that the number has become 0 is provided, and in the transmission control procedure processing means (1), the retention time monitoring timer (5) is timed out. Therefore, the data input is restricted to the partner system, and the data input restriction to the partner system is released when the data number judging means (6) judges that the number of data becomes 0. Regulation system.
JP2096092A 1992-02-06 1992-02-06 Data input regulating system Withdrawn JPH05219119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2096092A JPH05219119A (en) 1992-02-06 1992-02-06 Data input regulating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2096092A JPH05219119A (en) 1992-02-06 1992-02-06 Data input regulating system

Publications (1)

Publication Number Publication Date
JPH05219119A true JPH05219119A (en) 1993-08-27

Family

ID=12041745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2096092A Withdrawn JPH05219119A (en) 1992-02-06 1992-02-06 Data input regulating system

Country Status (1)

Country Link
JP (1) JPH05219119A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324960A (en) * 1993-05-17 1994-11-25 Ricoh Co Ltd Conference device
JPH06324974A (en) * 1993-05-10 1994-11-25 N T T Data Tsushin Kk Joint job processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324974A (en) * 1993-05-10 1994-11-25 N T T Data Tsushin Kk Joint job processing system
JPH06324960A (en) * 1993-05-17 1994-11-25 Ricoh Co Ltd Conference device

Similar Documents

Publication Publication Date Title
KR100817676B1 (en) Method and apparatus for dynamic class-based packet scheduling
US10015104B2 (en) Processing received data
US5771356A (en) Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds
US5974518A (en) Smart buffer size adaptation apparatus and method
US6397287B1 (en) Method and apparatus for dynamic bus request and burst-length control
US5276898A (en) System for selectively compressing data frames based upon a current processor work load identifying whether the processor is too busy to perform the compression
US5859980A (en) Network interface having adaptive transmit start point for each packet to avoid transmit underflow
US6570853B1 (en) Method and apparatus for transmitting data to a node in a distributed data processing system
JP3566699B2 (en) Server computer protection device and data transfer control method for the same
US5732286A (en) FIFO based receive packet throttle for receiving long strings of short data packets
US6981084B2 (en) Apparatus and method for packet ingress interrupt moderation
EP0753817A1 (en) Method and apparatus for data communication
US20050086338A1 (en) Adaptive bandwidth throttling for network services
US6877049B1 (en) Integrated FIFO memory management control system using a credit value
US20030147347A1 (en) Method for congestion control and associated switch controller
EP0521892A1 (en) Method and apparatus for scheduling access to a csma communication medium
JP2002538729A (en) Method and apparatus for suppressing interrupts in a high-speed network environment
US6173343B1 (en) Data processing system and method with central processing unit-determined peripheral device service
US6338090B1 (en) Method and apparatus for selectively using input/output buffers as a retransmit vehicle in an information handling system
JP2001014243A (en) Reception interrupt processor
JPH05219119A (en) Data input regulating system
US6073181A (en) Multi-buffer error detection for an open data-link interface LAN adapter
JP2001197119A (en) Server device, network system and receiving load control method therefor
US8769164B2 (en) Methods and apparatus for allocating bandwidth for a network processor
US20010017860A1 (en) Communication control device and method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518