JPH05218910A - Abnormal bit signal transmitting method and transmitter therefor - Google Patents

Abnormal bit signal transmitting method and transmitter therefor

Info

Publication number
JPH05218910A
JPH05218910A JP4768792A JP4768792A JPH05218910A JP H05218910 A JPH05218910 A JP H05218910A JP 4768792 A JP4768792 A JP 4768792A JP 4768792 A JP4768792 A JP 4768792A JP H05218910 A JPH05218910 A JP H05218910A
Authority
JP
Japan
Prior art keywords
signal
abnormal
circuit
abnormal bit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4768792A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
正人 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP4768792A priority Critical patent/JPH05218910A/en
Publication of JPH05218910A publication Critical patent/JPH05218910A/en
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Transmission In General (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To inform other node of an abnormal state at a point of time as fast as possible independently of a token by sending abnormal bit signals by the twice of a time capable of detecting the abnormal bit signal in addition to a frame period time length. CONSTITUTION:A switching circuit 2 for switching a signal is controlled so that a driving circuit 4 sends the abnormal bit signal by twice of a time capable of detecting the error bit signal generated by an error bit pattern generating circuit 1 from other node at least in addition to the time of a normal frame since an abnormality detection signal is fed to the driving circuit 4 from a detection circuit (not shown) when a node including the transmitter is faulty. The error bit signal sent in such a manner is transmitted to other node via a transmission output circuit 5a and a transmission line 5b. The other node fetches the signal via a transmission input circuit 5c and an error bit pattern detection circuit 6 and a frame reception circuit 7 receive the signal. The frame reception circuit 7 receives a normal frame signal normally and the error bit pattern detection circuit 6 detects the error bit pattern in the abnormal state.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、トークンバス方式を使
用する通信システムにおける異常ビット信号伝送方法お
よびその伝送装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of transmitting an abnormal bit signal in a communication system using a token bus system and a transmission device therefor.

【0002】[0002]

【従来の技術】従来、トークンを使用したトークンバス
に接続されるノードはトークンを保持している期間中の
みフレームを伝送路へ送出することができるように構成
されている。
2. Description of the Related Art Conventionally, a node connected to a token bus using a token is constructed so that a frame can be transmitted to a transmission line only while a token is held.

【0003】[0003]

【発明が解決しようとする課題】しかしながらこのよう
な従来のシステムは重大な障害がノードに発生した場合
は、他のノードにその異常状態を伝える必要があるが、
そのノードにトークンが回ってきてからでないと異常状
態を他のノードに伝えることができないという課題を有
していた。
However, in such a conventional system, when a serious failure occurs in a node, it is necessary to inform other nodes of the abnormal state.
There was a problem that the abnormal state could not be transmitted to another node until the token came to that node.

【0004】本発明はこのような状況に鑑みてなされた
もので、できる限り最短時間で他のノードに異常を知ら
せるようにするものである。
The present invention has been made in view of such circumstances, and is to notify other nodes of abnormality in the shortest possible time.

【0005】[0005]

【課題を解決するための手段】このような課題を解決す
るために第1の発明は、フレーム信号時間に加え少なく
とも受信側における異常ビット検出可能時間の2倍の時
間だけ余分に前記異常ビット信号を伝送するようにした
ものである。第2の発明は、トークンを含む正常フレー
ム信号を生成する正常フレーム生成回路と、異常状態を
表す異常ビット信号を生成する異常ビットパターン生成
回路と、正常フレーム生成回路出力と異常ビットパター
ン生成回路出力を切り換えて出力する切換回路と、異常
状態が検出されたとき異常ビットパターン生成回路出力
信号を正常フレーム信号の長さに加え少なくとも異常ビ
ット検出可能ビット数の2倍の時間だけ余分に送出する
ように前記切換回路を制御する駆動回路とを備えたもの
である。
In order to solve such a problem, a first aspect of the present invention is to add the abnormal bit signal at least twice as long as the abnormal bit detectable time at the receiving side in addition to the frame signal time. Is to be transmitted. A second invention is a normal frame generation circuit for generating a normal frame signal including a token, an abnormal bit pattern generation circuit for generating an abnormal bit signal indicating an abnormal state, a normal frame generation circuit output and an abnormal bit pattern generation circuit output. And a switching circuit for switching and outputting the abnormal bit pattern generation circuit when an abnormal condition is detected, and in addition to the length of the normal frame signal, an extra signal is transmitted at least twice as long as the number of detectable bits of the abnormal bit. And a drive circuit for controlling the switching circuit.

【0006】[0006]

【作用】本発明は正常フレームビットの時間に加え、異
常ビットを検出できる長さの2倍の時間だけ余分の長さ
にわたり送るようにしているので、異常ビットを送って
いるときに他のノードからの信号と衝突しても、他のノ
ードからの送信が終了した後もなお異常ビットが送られ
ており、しかもそれは少なくとも受信側が異常ビットと
して検出できる時間だけ余分に送られているので、他の
ノードにおいてその異常ビットの検出を行うことができ
る。
According to the present invention, in addition to the time of the normal frame bit, the extra length is transmitted for a time twice as long as the abnormal bit can be detected. Even if it collides with the signal from the other node, the abnormal bit is still sent even after the transmission from other nodes is completed, and since it is sent at least for the time that the receiving side can detect as an abnormal bit, Can detect the abnormal bit.

【0007】[0007]

【実施例】図1は本発明の一実施例を示すブロック図で
あり、異常ビットパターン生成回路1はそのノードが異
常となったときに、そのことを他のノードに知らせるた
めの異常ビット信号を常時発生している。また正常フレ
ーム生成回路3はトークンを含み、正常時に送信するた
めのフレーム信号を発生している。そしてこれらは切換
回路2によって切り換えて何れか一方が送出されるよう
になっている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of the present invention. An abnormal bit pattern generation circuit 1 notifies an abnormal bit signal to another node when that node becomes abnormal. Is constantly occurring. Further, the normal frame generation circuit 3 includes a token and generates a frame signal to be transmitted at a normal time. These are switched by the switching circuit 2 and either one of them is sent out.

【0008】その信号の切換はこの装置を含むノードが
異常となったとき図示しない検出回路から異常検出信号
が駆動回路4に供給されるので、駆動回路4は正常フレ
ームの時間に加え、少なくとも他のノードが異常ビット
パターン生成回路1で発生する異常ビット信号を検出す
ることができる時間の2倍だけ余分に、異常ビット信号
を送出するように切換回路2を制御するようになってい
る。
When the node including this device becomes abnormal, an abnormality detection signal is supplied to the drive circuit 4 from a detection circuit (not shown), so that the drive circuit 4 switches at least other signals in addition to the normal frame time. The node 2 controls the switching circuit 2 so as to send out the abnormal bit signal for an extra time twice as long as the time when the abnormal bit signal generated by the abnormal bit pattern generation circuit 1 can be detected.

【0009】このようにして送信された異常ビット信号
は伝送出力回路5a、伝送路5bを介して他のノードに
伝送される。他のノードではその信号を伝送入力回路5
cを介して取り込み、異常ビットパターン検出回路6及
びフレーム受信回路7で受信する。
The abnormal bit signal thus transmitted is transmitted to another node via the transmission output circuit 5a and the transmission line 5b. At the other nodes, the signal is transmitted to the input circuit 5
It is captured via c and received by the abnormal bit pattern detection circuit 6 and the frame reception circuit 7.

【0010】このため、正常時はフレーム受信回路7で
正常フレーム信号が受信され、異常時は異常ビットパタ
ーン検出回路6で異常ビットパターンが受信される。
Therefore, the normal frame signal is received by the frame receiving circuit 7 when normal, and the abnormal bit pattern is received by the abnormal bit pattern detection circuit 6 when abnormal.

【0011】異常時について説明すると、異常ビット信
号は前述したように正常フレーム信号よりも余分に送信
されるようになっている。そしてその余分な時間は少な
くとも他のノードが異常ビットパターンを検出できる時
間の2倍の値となっている。このため、送信中の異常ビ
ット信号と他のノードからの送信信号が衝突しても、異
常ビット信号の送られている期間中にその異常ビット信
号は他のノードで受信されることになる。
The abnormal bit signal is transmitted in excess of the normal frame signal as described above. The extra time is at least twice as long as another node can detect the abnormal bit pattern. Therefore, even if the abnormal bit signal being transmitted collides with the transmission signal from another node, the abnormal bit signal is received by another node during the period in which the abnormal bit signal is being transmitted.

【0012】図2は以上の動作を示すフローチャートで
ある。ステップ100において異常状態が発生したこと
が検出されると、ステップ101において切換回路2が
出力を異常ビットパターン生成回路側に接続し、ステッ
プ102において最大フレーム長よりも検出可能ビット
数の2倍の時間だけその接続状態を維持する。
FIG. 2 is a flow chart showing the above operation. When it is detected in step 100 that an abnormal state has occurred, the switching circuit 2 connects the output to the abnormal bit pattern generating circuit side in step 101, and in step 102, the number of detectable bits is twice the maximum frame length. Keep that connection for a period of time.

【0013】そしてステップ103において正常フレー
ム生成回路が選択され、ステップ104において異常状
態が復旧したか否かが検出され、復旧していた場合はス
テップ100に戻る。
Then, in step 103, the normal frame generation circuit is selected, and in step 104, it is detected whether or not the abnormal state is restored. If it is restored, the process returns to step 100.

【0014】[0014]

【発明の効果】以上説明したように本発明は異常ビット
信号をフレーム期間長に加え、その異常ビット信号を検
出可能な時間の2倍だけ余分に送信するようにしたの
で、どの時点で異常ビット信号と他のノードからの送信
が衝突しても、必ず異常ビット信号の検出可能時間があ
り、この結果トークンに関係なくできるだけ速い時点で
異常状態を他のノードに知らせることができるという効
果を有する。
As described above, according to the present invention, the abnormal bit signal is added to the frame period length, and the abnormal bit signal is transmitted for twice as long as the time period in which the abnormal bit signal can be detected. Even if the signal collides with the transmission from another node, there is always a time when the abnormal bit signal can be detected, and as a result, it has the effect of being able to notify the abnormal state to other nodes at the earliest possible time regardless of the token. ..

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の装置の動作を示すフローチャートFIG. 2 is a flowchart showing the operation of the apparatus of FIG.

【符号の説明】[Explanation of symbols]

1 異常ビットパターン生成回路 2 切換回路 3 正常フレーム生成回路 4 駆動回路 5a 伝送路出力回路 5b 伝送路 5c 伝送路入力回路 6 異常ビットパターン検出回路 7 フレーム受信回路 1 Abnormal Bit Pattern Generation Circuit 2 Switching Circuit 3 Normal Frame Generation Circuit 4 Driving Circuit 5a Transmission Line Output Circuit 5b Transmission Line 5c Transmission Line Input Circuit 6 Abnormal Bit Pattern Detection Circuit 7 Frame Reception Circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 フレーム信号に含まれるトークンを受
信した装置のみが送信権を有する伝送系に接続された装
置に異常状態を表す異常ビット信号を伝送する異常ビッ
ト信号伝送方法において、 前記フレーム信号時間に加え少なくとも受信側における
異常ビット検出可能時間の2倍の時間だけ余分に前記異
常ビット信号を伝送することを特徴とする異常ビット信
号伝送方法。
1. An abnormal bit signal transmission method for transmitting an abnormal bit signal indicating an abnormal state to a device connected to a transmission system having a transmission right only by a device receiving a token included in a frame signal, wherein the frame signal time is In addition to the above, the abnormal bit signal transmission method further comprises transmitting the abnormal bit signal at least twice as long as the abnormal bit detectable time at the receiving side.
【請求項2】 トークンを含む正常フレーム信号を生
成する正常フレーム生成回路と、 異常状態を表す異常ビット信号を生成する異常ビットパ
ターン生成回路と、 前記正常フレーム生成回路出力と異常ビットパターン生
成回路出力を切り換えて出力する切換回路と、 異常状態が検出されたとき前記異常ビットパターン生成
回路出力信号を正常フレーム信号の長さに加え少なくと
も異常ビット検出可能ビット数の2倍の時間だけ余分に
送出するように前記切換回路を制御する駆動回路とを備
えたことを特徴とする異常ビット信号伝送装置。
2. A normal frame generation circuit for generating a normal frame signal including a token, an abnormal bit pattern generation circuit for generating an abnormal bit signal representing an abnormal state, an output of the normal frame generation circuit and an output of the abnormal bit pattern generation circuit. And a switching circuit for switching and outputting the abnormal bit pattern generation circuit output signal when an abnormal state is detected, in addition to the length of the normal frame signal, at least twice as long as the abnormal bit detectable bit number is additionally transmitted. And a drive circuit for controlling the switching circuit as described above.
JP4768792A 1992-02-04 1992-02-04 Abnormal bit signal transmitting method and transmitter therefor Pending JPH05218910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4768792A JPH05218910A (en) 1992-02-04 1992-02-04 Abnormal bit signal transmitting method and transmitter therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4768792A JPH05218910A (en) 1992-02-04 1992-02-04 Abnormal bit signal transmitting method and transmitter therefor

Publications (1)

Publication Number Publication Date
JPH05218910A true JPH05218910A (en) 1993-08-27

Family

ID=12782198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4768792A Pending JPH05218910A (en) 1992-02-04 1992-02-04 Abnormal bit signal transmitting method and transmitter therefor

Country Status (1)

Country Link
JP (1) JPH05218910A (en)

Similar Documents

Publication Publication Date Title
JPH0650876B2 (en) Intermediate relay device
JPH05218910A (en) Abnormal bit signal transmitting method and transmitter therefor
JP3132685B2 (en) Transceiver
JPH07154302A (en) Transmission line switching device
JP3160927B2 (en) Loop test circuit
JP2859086B2 (en) Path monitoring device
JPH06161912A (en) Data bus control system
JP2833543B2 (en) Line switching method for data communication
JP2886674B2 (en) Line monitoring device and line monitoring method using the same
JPH10294723A (en) Multiplex communication system
JP2827942B2 (en) Subscriber interface control method
JPH05122105A (en) Line switching system
KR970009673B1 (en) Repeater of regenerating data
JP3028435B2 (en) Abnormality monitoring device
JPH07303099A (en) Correcting system for transmission frame at the time of switching clock redundant system
JPH05153093A (en) Redundancy transmitting system
JPH031732A (en) Fault monitoring system
JPH06224888A (en) Multiplex transmission line switching device
JPH05316209A (en) Speech path device
JPS6318750A (en) Line blocking system for line editing device
JP2002290423A (en) Communication processing device
JPH08163153A (en) Bus type duplex transmission device
JPH10154971A (en) Multiplex communication equipment
JPH05336090A (en) Synchronous mode switching system
JPH06197044A (en) Transmitter