JPH05207414A - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JPH05207414A
JPH05207414A JP4012000A JP1200092A JPH05207414A JP H05207414 A JPH05207414 A JP H05207414A JP 4012000 A JP4012000 A JP 4012000A JP 1200092 A JP1200092 A JP 1200092A JP H05207414 A JPH05207414 A JP H05207414A
Authority
JP
Japan
Prior art keywords
conversion
video signal
circuit
aspect ratio
setting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4012000A
Other languages
Japanese (ja)
Inventor
Shigenori Shibue
重教 渋江
Miyoichi Watabe
美代一 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4012000A priority Critical patent/JPH05207414A/en
Publication of JPH05207414A publication Critical patent/JPH05207414A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To observe a video at a best segmentation position at all times even when a part desired to be observed is changed timewise by storing the recording position of the video and the segmentation position of a picture at 1st reproduction and referencing to the content of a memory at 2nd and succeeding reproduction so as to set automatically the segmentation position. CONSTITUTION:A conversion position setting means 100 decides which part of a 16:9 wide picture recorded on a recording medium is to be magnified to 4:3, and a time base conversion means 200 magnifies the picture designated by the conversion position setting means 100 in the horizontal direction and converts the aspect ratio into the prescribed ratio (4:3). A recording position detecting means 16 detects in which part of the recording medium the reproduced picture is recorded. A storage means 3 stores an identification signal at a position obtained by the recording position detecting means 16 and the conversion position set by the conversion position setting means 100 and applies aspect conversion in an optimum field angle automatically based on data from the storage means 3 at the time of the reproduction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ワイドアスペクト化さ
れた映像信号を従来の4:3のアスペクト比を持つ受像
機に表示するための映像信号処理回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit for displaying a wide aspect video signal on a conventional receiver having an aspect ratio of 4: 3.

【0002】[0002]

【従来の技術】現在、EDTV方式としてテレビ受像機
のワイドアスペクト化が検討されている。これは、従来
4:3のアスペクト比を持つ受像機を16:9のアスペ
クト比に変更し、大画面受像機の臨場感を高めようとい
うものである。図7はアスペクト比の違いによる画面の
見えかたを示したものである。図7(a)はある場面を
従来の4:3の受像機で表示したもの、図7(b)は1
6:9のアスペクト比をもつ受像機で表示したものであ
る。このようにワイドアスペクト化された受像機ではよ
り広範囲の画像を表示することが可能である。
2. Description of the Related Art At present, a wide aspect aspect of a television receiver is being studied as an EDTV system. This is to change the conventional receiver having an aspect ratio of 4: 3 to the aspect ratio of 16: 9 to enhance the realistic sensation of a large-screen receiver. FIG. 7 shows how the screen looks depending on the aspect ratio. FIG. 7 (a) shows a scene displayed on a conventional 4: 3 receiver, and FIG. 7 (b) shows 1
It is displayed on a receiver having an aspect ratio of 6: 9. In such a wide aspect image receiver, a wider range of images can be displayed.

【0003】 ところで、ワイドアスペクト化された画
像を見るためには規格化されたワイドアスペクト信号源
と受像機が必要である。信号源としては現在検討段階の
EDTVII放送、ワイドアスペクトムービー等が考えら
れるが、特にワイドアスペクトムービーに関しては、従
来の放送方式にとらわれる事が少なく実用化が容易であ
るため急速に普及する可能性がある。受像機に関しても
ソフトの普及に伴い16:9のワイド受像機に買い換え
るユーザーが増えることが予想される。しかし、従来の
4:3の受像機からワイド受像機に完全に切り替わるま
ではかなり長い期間が必要である。また二つの方式が混
在する移行期の間はつぎに示すような不都合を生じる可
能性が高い。即ちワイドムービーを持っているのにワイ
ド受像機は持っていない場合である。ムービーが16:
9と4:3との切替が可能であっても、ユーザーは将来
的にワイド受像機を購入するという前提で16:9のモ
ードで撮影する可能性がある。このような場合、従来の
4:3の受像機では図8(a)に示すように縦長の画像
になってしまい、本来の画像とはかけ離れたものとなっ
てしまう。また、図8(b)に示すように、たとえアス
ペクト比が補正されたとしても、表示範囲が狭くなるの
で見たい部分が画面の外に出てしまうということにな
る。
By the way, a standardized wide aspect signal source and a receiver are required to view a wide aspect image. EDTVII broadcasting, a wide-aspect movie, etc., which are currently under study, can be considered as a signal source. Especially for a wide-aspect movie, it is easy to put into practical use because it is rarely confined to the conventional broadcasting system, and it is likely that it will spread rapidly. is there. With regard to image receivers, it is expected that more users will buy new 16: 9 wide image receivers as the software spreads. However, it takes a considerably long time to completely switch from the conventional 4: 3 receiver to the wide receiver. In addition, the following inconveniences are likely to occur during the transition period when the two methods coexist. That is, this is the case where the user has a wide movie but does not have a wide receiver. Movie 16:
Even if it is possible to switch between 9 and 4: 3, there is a possibility that the user will shoot in the 16: 9 mode on the assumption that a wide image receiver will be purchased in the future. In such a case, a conventional 4: 3 image receiver produces a vertically long image as shown in FIG. 8A, which is far from the original image. Further, as shown in FIG. 8B, even if the aspect ratio is corrected, the display range is narrowed, so that the portion to be viewed goes out of the screen.

【0004】[0004]

【発明が解決しようとする課題】以上説明したように、
4:3のアスペクト比から16:9のワイドアスペクト
への移行期間にワイドムービーなどの信号源を持ちなが
ら、アスペクト比4:3の受像機しか持っていない場
合、受像機に表示される画像は縦長になりオリジナルの
画像とはかけ離れたものになってしまうという欠点があ
った。また4:3のアスペクトに変換されたとしても画
面の表示範囲が狭くなるので画面の両端が見えなくなり
見たい部分が見えないという問題点があった。
As described above,
If you have a signal source such as a wide movie in the transition period from a 4: 3 aspect ratio to a wide aspect ratio of 16: 9 but only a receiver with an aspect ratio of 4: 3, the image displayed on the receiver is There was a drawback that it became vertically long and was far from the original image. Further, even if the aspect ratio is converted to 4: 3, the display range of the screen is narrowed, so that both ends of the screen cannot be seen and the desired portion cannot be seen.

【0005】本発明は上記のような問題点を解決するた
めになされたもので、16:9のワイド画像を4:3の
受像機に正しいアスペクト比で表示することができると
ともに、視聴者が見たい領域を設定することにより、設
定された部分が動いた場合でも16:9の画像のうち設
定された領域がほぼ中心となるよう自動的に切り出し位
置を選択して表示可能で、また記録媒体上から再生され
るワイドソースの場合は場面と水平位置を対応させて記
憶させることにより再生時に自動的に最適の画角で表示
可能な映像信号処理回路を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and it is possible to display a wide image of 16: 9 on a 4: 3 receiver with a correct aspect ratio, and at the By setting the area you want to see, even if the set part moves, it is possible to automatically select and display the cutout position so that the set area of the 16: 9 image is almost in the center, and it is also recorded. In the case of a wide source reproduced from a medium, it is an object to obtain a video signal processing circuit capable of automatically displaying an optimum angle of view during reproduction by storing a scene and a horizontal position in association with each other.

【0006】[0006]

【課題を解決するための手段】本発明に係る請求項1の
映像信号処理回路は、記録媒体上に記録されたワイド信
号を入力として入力映像信号の任意の水平位置を指定す
るための変換位置設定手段と、変換位置設定手段によっ
て設定された画像部分を所定のアスペクト比になるよう
に拡大するための時間軸変換手段と、画像の記録位置を
示す記録位置検出手段と、記録位置検出手段により得ら
れた画像位置に対する前記変換位置設定手段の設定値を
記憶する記憶手段とを具備するものである。
A video signal processing circuit according to a first aspect of the present invention is a conversion position for designating an arbitrary horizontal position of an input video signal using a wide signal recorded on a recording medium as an input. The setting means, the time axis conversion means for enlarging the image portion set by the conversion position setting means to have a predetermined aspect ratio, the recording position detecting means for indicating the recording position of the image, and the recording position detecting means. And a storage unit for storing the set value of the conversion position setting unit with respect to the obtained image position.

【0007】本発明に係る請求項2の映像信号処理回路
は、アスペクト比16:9の映像信号を入力として、画
面内に任意の位置の領域設定を行う領域設定手段と領域
設定手段によって設定された領域の水平方向の動きを検
出する動き検出手段と、動き検出手段の出力信号を受け
て入力映像信号の任意の水平位置を指定するための変換
位置設定手段と、変換位置設定手段によって設定された
画像部分を所定のアスペクト比になるように拡大するた
めの時間軸変換手段とを具備するものである。
A video signal processing circuit according to a second aspect of the present invention is set by a region setting means and a region setting means for setting a region at an arbitrary position on a screen by inputting a video signal having an aspect ratio of 16: 9. Set by the conversion position setting means for receiving an output signal of the motion detection means and designating an arbitrary horizontal position of the input video signal And a time axis conversion means for enlarging the image portion so as to have a predetermined aspect ratio.

【0008】[0008]

【作用】本発明に係る請求項1の変換位置設定手段は、
記録媒体上に記録された16:9のワイド画像のうちど
の部分を4:3に拡大するかを決定し、時間軸変換手段
は変換位置設定手段により指定された部分の画像を水平
方向に拡大し所定(4:3)のアスペクト比に変換す
る。記録位置検出手段は再生されている画像が記録媒体
上どの部分に記録されているかを検出し、記憶手段は記
録位置検出手段により得られた位置の識別信号と前記変
換位置設定手段により設定された変換位置とを記憶し、
再生時、記憶手段からのデータによって自動的に最適な
画角でアスペクト変換を行う。
The conversion position setting means of claim 1 according to the present invention is
It is determined which part of the 16: 9 wide image recorded on the recording medium is to be expanded to 4: 3, and the time axis conversion means horizontally expands the image of the part designated by the conversion position setting means. Then, the aspect ratio is converted to a predetermined (4: 3) aspect ratio. The recording position detecting means detects in which part of the recording medium the reproduced image is recorded, and the storing means sets the position identification signal obtained by the recording position detecting means and the conversion position setting means. Remember the conversion position and
At the time of reproduction, the aspect conversion is automatically performed at the optimum angle of view by the data from the storage means.

【0009】本発明に係る請求項2の領域設定手段は分
割された入力画面の一領域を指定し、動き検出手段は指
定された領域の画面水平方向の動きを検出し、変換位置
設定手段は、指定された領域の水平方向の動きに応じて
16:9のワイド画像のうち、どの部分を4:3に拡大
するかを決定し、時間軸変換手段は変換位置設定手段に
より指定された部分の画像を水平方向に拡大し所定
(4:3)のアスペクト比に変換する。
According to a second aspect of the present invention, the area setting means specifies one area of the divided input screen, the motion detecting means detects a horizontal movement of the specified area, and the conversion position setting means , Determining which part of the 16: 9 wide image is to be enlarged to 4: 3 in accordance with the horizontal movement of the specified region, and the time axis conversion means is the part specified by the conversion position setting means. Image is enlarged in the horizontal direction and converted into a predetermined (4: 3) aspect ratio.

【0010】[0010]

【実施例】実施例1.以下、本発明の一実施例を図につ
いて説明する。 図1は本実施例のブロック図で、ビデ
オテープレコーダーに応用した場合を示している。アス
ペクト比16:9のワイド画像を4:3のアスペクト比
に変換する場合、最良の切りだし部分が時間的に変化す
ることが考えられる。例えばムービーなどで撮影した後
再生した場合、見たい部分が左端から中央部分であった
のが、時間とともに右側に移動して中央から右端を見た
いというふうに変わることがある。このような場合、1
回目の再生で画面と切りだし位置を対応させて記憶させ
ておくことで、2回目以降の再生時には自動的に切りだ
し位置を制御することが可能である。図1において、1
は入力端子で16:9のアスペクト比を持つ映像信号が
入力される。2はA/D変換器で入力された映像信号を
アナログ信号からディジタル信号に変換する。3はメモ
リー回路でディジタル化された映像信号を一時的に記憶
する。4は同期分離回路で入力映像信号から同期信号を
分離する。5は書き込みクロック発生器でメモリー回路
3の書き込みに必要なクロックを発生する。6は書き込
みアドレスカウンタでメモリー回路3の書き込み番地を
発生させる。7はプリセット回路で書き込みアドレスカ
ウンタのカウンターを0番地にリセットする位置を決め
るものである。8は書き込みアドレスリセットパルス発
生回路で、プリセット回路出力信号に従ってリセットパ
ルスを発生する。9は読みだしクロック発生回路でメモ
リー回路3からの映像データを読み出すのに必要なクロ
ックを発生する。10は読みだしアドレスカウンタでデ
ータの読みだし番地を発生する。11は同期信号発生回
路で読みだしクロック発生回路の出力信号を入力として
複合同期信号および読みだしアドレスカウンタのリセッ
ト信号を発生する。12は同期信号付加回路でメモリー
回路3出力の映像データに同期信号を付加する。13は
D/A変換器であり、ディジタル映像信号をアナログ信
号に変換する。15は端子でCTL信号が入力される。
16は記録位置検出回路でテープ位置と画像内容を関係
づける。17は記録位置記憶回路で、テープ位置とアス
ペクト変換範囲データを対で記憶する。18はスイッチ
回路で記録位置記憶回路への書き込みを制御する。
EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of the present embodiment and shows a case where it is applied to a video tape recorder. When converting a wide image with an aspect ratio of 16: 9 into an aspect ratio of 4: 3, it is conceivable that the best cutout portion changes with time. For example, when a movie or the like is shot and then played back, the part to be viewed was from the left end to the center part, but with time, it may change to move to the right side and look at the right end from the center. In such cases, 1
By storing the screen and the cut-out position in association with each other in the second reproduction, it is possible to automatically control the cut-out position in the second and subsequent reproductions. In FIG. 1, 1
Is an input terminal to which a video signal having an aspect ratio of 16: 9 is input. Reference numeral 2 converts the video signal input by the A / D converter from an analog signal to a digital signal. A memory circuit 3 temporarily stores the digitized video signal. Reference numeral 4 denotes a sync separation circuit that separates the sync signal from the input video signal. A write clock generator 5 generates a clock necessary for writing to the memory circuit 3. A write address counter 6 generates a write address of the memory circuit 3. Reference numeral 7 is a preset circuit which determines the position where the counter of the write address counter is reset to address 0. A write address reset pulse generation circuit 8 generates a reset pulse according to a preset circuit output signal. Reference numeral 9 is a read-out clock generating circuit, which generates a clock necessary for reading the video data from the memory circuit 3. A read address counter 10 generates a data read address. Reference numeral 11 denotes a sync signal generation circuit, which receives the output signal of the read clock generation circuit as an input and generates a composite sync signal and a reset signal of the read address counter. A sync signal adding circuit 12 adds a sync signal to the video data output from the memory circuit 3. A D / A converter 13 converts a digital video signal into an analog signal. A terminal 15 receives a CTL signal.
Reference numeral 16 is a recording position detection circuit that associates the tape position with the image content. A recording position storage circuit 17 stores the tape position and aspect conversion range data in pairs. A switch circuit 18 controls writing to the recording position storage circuit.

【0011】図2は本発明の基本的な動作を説明するた
めのイメージ図であり、同図(a)は16:9の入力映
像信号の中央部分を4:3にアスペクト変換したもの
で、同図(b)は16:9の入力映像信号の左部分を
4:3にアスペクト変換した様子を示したものである。
図3はメモリーへの書き込み処理における各部の入出力
信号の波形図であり、同図(a)は16:9の映像信号
入力波形、同図(b)は水平同期信号、同図(c)は書
き込みクロック、同図(d)はプリセット信号波形、同
図(e)はアドレス発生回路出力波形である。図4はメ
モリー読みだし処理における各部の入出力信号の波形図
で、同図(a)は読みだしクロック波形、同図(b)は
読みだしアドレスカウンタリセットパルス出力波形、同
図(c)は読みだしアドレス発生器出力信号波形、同図
(d)は16:9入力映像信号波形、同図(e)は4:
3にアスペクト変換された出力信号波形である。
FIG. 2 is an image diagram for explaining the basic operation of the present invention. FIG. 2 (a) shows the central part of a 16: 9 input video signal which is aspect-converted to 4: 3. FIG. 6B shows a state in which the left part of the 16: 9 input video signal is aspect-converted to 4: 3.
3A and 3B are waveform diagrams of input / output signals of respective parts in the writing process to the memory. FIG. 3A is a 16: 9 video signal input waveform, FIG. 3B is a horizontal synchronizing signal, and FIG. Is a write clock, (d) is a preset signal waveform, and (e) is an address generation circuit output waveform. FIG. 4 is a waveform diagram of input / output signals of each part in the memory reading process. FIG. 4A is a reading clock waveform, FIG. 4B is a reading address counter reset pulse output waveform, and FIG. Readout address generator output signal waveform, 16: 9 input video signal waveform in the same figure (d), 4: 4 in the same figure (e).
3 is an output signal waveform whose aspect is converted to 3.

【0012】つぎに動作について説明する。はじめに、
第一回目の再生時におけるメモリへの書き込み過程につ
いて説明する。端子1には図3(a)に示すようにアス
ペクト比16:9の映像信号が入力され、A/D変換器
2および同期分離回路4に供給される。A/D変換器2
に入力されたアナログ映像信号はディジタル化された後
メモリー回路3に供給される。メモリー回路3は一般に
DRAMまたはSRAMなどの半導体素子で構成され
る。同期分離回路4は映像信号から図3(b)に示す水
平同期信号を抽出する。分離された水平同期信号は、書
き込みクロック発生回路5に供給され、約19MHZの
周波数まで逓倍される。書き込みクロック周波数fW は
アスペクトの変換比率によって決り、後述する読みだし
クロック周波数fR を約14.318MHz(910f
h..fhは水平周波数15.734KHz)とすれば
次式によって示される。図3(c)に時間軸を拡大した
書き込みクロック波形を示す。 fW=(16/3/4)*fR =1.33*14.318MHz≒19MHz(1210fh)
Next, the operation will be described. First,
The writing process to the memory during the first reproduction will be described. As shown in FIG. 3A, a video signal having an aspect ratio of 16: 9 is input to the terminal 1 and supplied to the A / D converter 2 and the sync separation circuit 4. A / D converter 2
The analog video signal input to is supplied to the memory circuit 3 after being digitized. The memory circuit 3 is generally composed of semiconductor elements such as DRAM or SRAM. The sync separation circuit 4 extracts the horizontal sync signal shown in FIG. 3B from the video signal. The separated horizontal synchronizing signal is supplied to the write clock generating circuit 5 and is multiplied up to a frequency of about 19 MHZ. The write clock frequency fW is determined by the aspect conversion ratio, and the read clock frequency fR described later is about 14.318 MHz (910f
h. . If fh is a horizontal frequency of 15.734 KHz), it is represented by the following equation. FIG. 3C shows the write clock waveform with the time axis enlarged. fW = (16/3/4) * fR = 1.33 * 14.318MHz≈19MHz (1210fh)

【0013】つぎに、書き込みクロック発生回路5出力
信号は書き込みアドレスカウンタ6に供給され、メモリ
ー回路3への書き込みに必要なアドレスを発生させる。
映像信号の1H期間(1Hは1水平周期)すべてをメモ
リに取り込む場合1210のアドレスが必要であるが、
水平同期部分を含むブランキング部分は記憶する必要が
ないので、ここでは720サンプル分をメモリに書き込
むものとする。
Next, the output signal of the write clock generation circuit 5 is supplied to the write address counter 6 to generate an address necessary for writing to the memory circuit 3.
When the entire 1H period (1H is 1 horizontal cycle) of the video signal is taken into the memory, the address 1210 is required.
Since it is not necessary to store the blanking portion including the horizontal synchronization portion, it is assumed here that 720 samples are written in the memory.

【0014】一方端子15からはCTL(コントロール
信号)が入力され画像位置検出回路16に入力される。
画像位置検出回路16ではVHS規格で採用されている
VASSまたはタイムコードのようにデューティー比
を変えてデータ記録されたものとすれば、高精度に画像
の記録位置を検出することができる。つぎに画像位置検
出回路16出力信号は記録位置記憶回路17に供給され
る。視聴者は再生画像を見ながら、プリセット回路7に
よって画面の切りだし位置すなわち書き込みアドレスカ
ウンタ6のリセット位置をSW回路18をONとして記
録位置記憶回路17に供給する。記録位置記憶回路17
はこれら2つの信号(画像記録位置と切りだし位置)を
対応させて記憶する。切りだし位置を変えればその都度
記録位置記憶回路17に記憶される。記録位置記憶回路
17出力信号は書き込みアドレスリセットパルス発生回
路8に供給され図3(d)に示すパルスを発生させる。
ここで、プリセット回路7および書き込みアドレスリセ
ットパルス発生回路8は変換位置設定手段100を構成
する。書き込みアドレスリセットパルス発生回路8出力
信号は書き込みアドレスカウンタ6に供給され、アドレ
スカウンタを0番地にリセットする。実施例の場合この
アドレス0番地に書き込まれるデータが画面上の左端に
位置することになる。プリセット回路7によるリセット
位置の設定は使用者が画面の内容によって任意に決める
ことができる。すなわち画面の左部分が見たい場合はリ
セット位置を左に、また画面の右部分が見たい場合は右
にリセット位置を設定すれば良い。図3(e)に画面の
左部分を見る場合の書き込みアドレスカウンタ6出力信
号波形図を示している。書き込みアドレスカウンタ6出
力信号はメモリー回路3に供給されて、映像データが0
番地から順に書き込まれる。以上が第一回目のメモりへ
の書き込み動作である。
On the other hand, CTL (control signal) is inputted from the terminal 15 and inputted to the image position detecting circuit 16.
If the image position detection circuit 16 records data by changing the duty ratio like VASS or time code adopted in the VHS standard, the image recording position can be detected with high accuracy. Next, the output signal of the image position detection circuit 16 is supplied to the recording position storage circuit 17. While viewing the reproduced image, the viewer supplies the recording position storing circuit 17 with the preset circuit 7 at the cut-out position of the screen, that is, the reset position of the write address counter 6 by turning on the SW circuit 18. Recording position storage circuit 17
Stores these two signals (image recording position and cut-out position) in association with each other. Each time the cutting position is changed, it is stored in the recording position storage circuit 17 each time. The output signal of the recording position storage circuit 17 is supplied to the write address reset pulse generation circuit 8 to generate the pulse shown in FIG.
Here, the preset circuit 7 and the write address reset pulse generation circuit 8 constitute the conversion position setting means 100. The output signal of the write address reset pulse generation circuit 8 is supplied to the write address counter 6 to reset the address counter to address 0. In the case of the embodiment, the data written at this address 0 is located at the left end on the screen. The setting of the reset position by the preset circuit 7 can be arbitrarily decided by the user according to the contents of the screen. That is, the reset position may be set to the left when the left portion of the screen is desired to be seen, and the reset position may be set to the right when the right portion of the screen is desired to be seen. FIG. 3E shows a waveform diagram of the output signal of the write address counter 6 when the left part of the screen is viewed. The output signal of the write address counter 6 is supplied to the memory circuit 3 so that the video data becomes 0.
It is written in order from the address. The above is the first write operation to the memory.

【0015】つぎに、2回目以降のメモり書き込み動作
について説明する。端子15からはCTL信号が入力さ
れ画像位置検出回路16に入力される。画像位置検出回
路16出力信号は記録位置記憶回路17に供給される。
記録位置記憶回路17出力信号には1回目の再生時にに
プリセット回路7によって指定した切りだし位置の設定
信号が得られ、書き込みアドレスリセットパルス発生回
路8に供給される。この場合SW回路18によって記録
位置記憶回路17とプリセット7回路は接続されない。
以降のメモリへの書き込み動作は第一回目の動作と同様
である。
Next, the second and subsequent memory writing operations will be described. The CTL signal is input from the terminal 15 and input to the image position detection circuit 16. The output signal of the image position detection circuit 16 is supplied to the recording position storage circuit 17.
As the output signal of the recording position storage circuit 17, a setting signal of the cut-out position designated by the preset circuit 7 at the time of the first reproduction is obtained and supplied to the write address reset pulse generation circuit 8. In this case, the SW position 18 does not connect the recording position storage circuit 17 and the preset 7 circuit.
The subsequent write operation to the memory is the same as the first operation.

【0016】次に、メモリ回路からの読みだし動作につ
いて説明する。読みだしクロック発生回路9では図4
(a)に示すように14.318MHz(910fh)
の周波数のクロックが作成され、同期信号発生回路11
および読みだしアドレスカウンタ10に供給される。同
期信号発生回路11は複合同期信号や後述の図4(b)
に示す読みだしアドレスカウンタ10のリセット信号な
どを発生する。読みだしアドレスカウンタ10は書き込
みアドレスカウンタ6と同様にカウンターであって、メ
モリー回路3に書き込まれた映像データを読み出す際の
番地指定を行う。読みだしアドレスカウンタ10は同期
信号発生回路11で作成される水平同期信号から、一定
位置にパルスを発生するリセット信号によって図4
(c)に示すようにカウンタは0番地にリセットされ、
この位置が映像データの始点となる。ここで、メモリー
回路3、同期分離回路4、書き込みクロック発生回路
5、書き込みアドレスカウンタ6、読みだしクロック発
生回路9、読みだしアドレスカウンタ10、同期信号発
生回路11は時間軸変換回路200を構成している。
Next, the reading operation from the memory circuit will be described. The read clock generation circuit 9 is shown in FIG.
As shown in (a), 14.318 MHz (910 fh)
A clock having a frequency of
It is also supplied to the read address counter 10. The sync signal generation circuit 11 uses a composite sync signal and a later-described FIG.
The reset signal of the read address counter 10 and the like shown in FIG. The read address counter 10 is a counter similar to the write address counter 6, and specifies an address when reading the video data written in the memory circuit 3. The read address counter 10 uses the reset signal that generates a pulse at a fixed position from the horizontal synchronizing signal generated by the synchronizing signal generating circuit 11 as shown in FIG.
The counter is reset to 0 as shown in (c),
This position is the starting point of the video data. Here, the memory circuit 3, the sync separation circuit 4, the write clock generation circuit 5, the write address counter 6, the read clock generation circuit 9, the read address counter 10, and the sync signal generation circuit 11 constitute a time axis conversion circuit 200. ing.

【0017】メモリー回路3から読み出される映像デー
タは、書き込みクロックと読みだしクロックの周波数の
違いによって時間軸が変換され、読みだしと同時にアス
ペクト比は16:9から4:3へと変換される。つぎ
に、メモリー回路3出力信号は同期付加回路12に供給
されて、複合同期信号が付加された後、D/A変換器1
3により図4(e)に示すようなアナログ信号に変換さ
れる。このように、図4(d)に示す16:9の入力映
像信号の左部分が切り出されると同時に4:3のアスペ
クトに変換される。
The video data read from the memory circuit 3 has its time axis converted by the difference in the frequencies of the write clock and the read clock, and at the same time as the read, the aspect ratio is changed from 16: 9 to 4: 3. Next, the output signal of the memory circuit 3 is supplied to the synchronization adding circuit 12 to add the composite synchronizing signal, and then the D / A converter 1
3 converts into an analog signal as shown in FIG. In this way, the left portion of the 16: 9 input video signal shown in FIG. 4D is cut out and simultaneously converted into a 4: 3 aspect.

【0018】なお、上記実施例では、NTSC方式を例
に読みだしクロック周波数を14.318MHz、書き
込みクロック周波数を19MHzに設定したが特にこの
周波数に限定されるものではない。また映像の切りだし
位置を書き込みアドレスのリセット位置で決定するよう
に構成したが、読みだしアドレスのリセット位置で決定
する構成でも同様の効果が得られる。
In the above embodiment, the NTSC system was used as an example to set the read clock frequency to 14.318 MHz and the write clock frequency to 19 MHz, but the present invention is not limited to these frequencies. Although the video cutout position is determined by the write address reset position, the same effect can be obtained by the read address reset position.

【0019】 さらに、上記実施例では、記録位置検出
にCTL信号を使用したがこれに限るものではなく、フ
レーム番号等が記録されていればこれを使用することが
できる。上記実施例は輝度信号のみの説明であったが、
入力信号を色差信号とすれば同様の構成で処理できるこ
とはいうまでもない。
Further, in the above-described embodiment, the CTL signal is used for detecting the recording position, but the present invention is not limited to this. If the frame number or the like is recorded, this can be used. In the above embodiment, only the luminance signal was explained,
It goes without saying that if the input signal is a color difference signal, the same processing can be performed.

【0020】実施例2.つぎに、請求項2の発明の一実
施例を図について説明する。図5は本実施例のブロック
図で、テレビ放送受信の場合を示している。図におい
て、20は領域設定回路で、画面上の一領域を設定す
る。21は動き検出回路で、設定された領域の水平方向
の動き量を検出する。
Example 2. Next, an embodiment of the invention of claim 2 will be described with reference to the drawings. FIG. 5 is a block diagram of this embodiment, and shows a case of receiving a television broadcast. In the figure, 20 is an area setting circuit for setting one area on the screen. Reference numeral 21 is a motion detection circuit that detects the amount of horizontal movement of the set area.

【0021】つぎに動作について説明する。端子1に入
力されたワイドアスペクトの映像信号はA/D変換器2
でディジタル信号に変換される。A/D変換器2出力信
号は領域設定回路20に供給される。領域設定回路20
は図6(a)に示すように視聴者が画面上で特に注目し
たい部分の領域を設定する。設定手段としてはマウスや
ジョグダイヤルのようなものが考えられる。つぎに、領
域設定回路20出力信号は動き検出回路21に供給され
る。動き検出回路21は領域設定された映像信号の水平
方向の動きを検出する。動きを検出する具体的な方法と
してはフレーム間差分の相関を調べれば良い。動き検出
回路21出力信号はプリセット回路7に供給され図6
(b)に示すように、動きに応じて領域設定された領域
が4:3の受像機の画面内に入るようにアスペクト変換
すべき範囲を設定する。プリセット回路7出力信号はリ
セットパルス発生回路に供給されて変換範囲に応じてリ
セットパルスを発生する。以下のメモりへの書き込みお
よびメモりからの読みだし動作は実施例1と同様である
ので省略する。
Next, the operation will be described. The wide aspect video signal input to the terminal 1 is sent to the A / D converter 2
Is converted into a digital signal by. The output signal of the A / D converter 2 is supplied to the area setting circuit 20. Area setting circuit 20
As shown in FIG. 6A, the viewer sets a region of a portion on the screen that the viewer particularly wants to pay attention to. A mouse or a jog dial can be used as the setting means. Next, the output signal of the area setting circuit 20 is supplied to the motion detection circuit 21. The motion detection circuit 21 detects the horizontal motion of the video signal for which the area is set. As a specific method for detecting the motion, the correlation of the inter-frame difference may be checked. The output signal of the motion detection circuit 21 is supplied to the preset circuit 7 and the output signal of FIG.
As shown in (b), the range to be aspect-converted is set so that the area set according to the movement falls within the screen of the 4: 3 receiver. The output signal of the preset circuit 7 is supplied to the reset pulse generation circuit to generate a reset pulse according to the conversion range. The following operations for writing to and reading from the memory are the same as those in the first embodiment, and therefore will be omitted.

【0022】[0022]

【発明の効果】以上のように、請求項1の発明によれ
ば、記録されたアスペクト比16:9の映像信号の再生
を行うに当り、1回目の再生時に映像の記録位置と画像
の切りだし位置を記憶し、2回目以降の再生時にはメモ
リの内容を参照して、自動的に切りだし位置を設定する
ように構成したので、見たい部分が時間的に変化する場
合でも常に最良の切りだし位置で映像を見ることができ
るという効果を有する。
As described above, according to the first aspect of the present invention, when the recorded video signal having the aspect ratio of 16: 9 is reproduced, the recording position of the video and the cut of the image are reproduced during the first reproduction. Since the playback position is stored and the playback position is automatically set by referring to the contents of the memory during the second and subsequent playbacks, the best playback position is always set even when the part you want to see changes with time. This has the effect of being able to see the image at the dashi position.

【0023】また、請求項2の発明によれば、見たい領
域を設定すればその領域を4:3の受像機の画面内に入
るよう制御するように構成したので、、一過性の映像ソ
ースの場合でも視聴者が見たい領域を設定すれば自動的
に最適の切りだし位置で映像を見ることができるという
効果を有する。
Further, according to the invention of claim 2, when the area to be viewed is set, the area is controlled so as to be within the screen of the 4: 3 receiver. Even in the case of the source, if the viewer sets the desired area, the video can be automatically viewed at the optimum cutting position.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による映像信号処理回路のブ
ロック回路図である。
FIG. 1 is a block circuit diagram of a video signal processing circuit according to an embodiment of the present invention.

【図2】本実施例の画像の切りだし方法を説明するため
の図である。
FIG. 2 is a diagram for explaining an image cutout method of the present embodiment.

【図3】本実施例のメモりへの書き込み動作を説明する
ための図である。
FIG. 3 is a diagram for explaining a memory writing operation according to the present embodiment.

【図4】本実施例のメモりからの読みだし動作を説明す
るための図である。
FIG. 4 is a diagram for explaining a reading operation from a memory according to the present embodiment.

【図5】本発明の他の実施例による映像信号処理回路の
ブロック回路図である。
FIG. 5 is a block circuit diagram of a video signal processing circuit according to another embodiment of the present invention.

【図6】図5の動作を説明するための図である。FIG. 6 is a diagram for explaining the operation of FIG.

【図7】ワイドアスペクト画像と従来のアスペクト画像
の見え方の違いを示した図である。
FIG. 7 is a diagram showing a difference in appearance between a wide aspect image and a conventional aspect image.

【図8】従来のアスペクト変換方法による表示例および
ワイドアスペクト画像を従来の受像器に接続した場合の
表示例を示す図である。
FIG. 8 is a diagram showing a display example by a conventional aspect conversion method and a display example when a wide aspect image is connected to a conventional image receiver.

【符号の説明】[Explanation of symbols]

1 ワイド画像入力端子 2 A/D変換器 3 メモリ−回路 4 同期分離回路 5 書き込みクロック発生回路 6 書き込みアドレスカウンタ 7 プリセット回路 8 リセットパルス発生回路 9 読みだしクロック発生回路 10 読みだしアドレスカウンタ 11 同期信号発生回路 12 同期付加回路 13 D/A変換器 15 CTL信号入力端子 16 記録位置検出回路 17 記録位置記憶回路 18 SW回路 20 領域設定回路 21 動き検出回路 100 変
換位置設定手段 200 時間軸変換手段
1 Wide Image Input Terminal 2 A / D Converter 3 Memory-Circuit 4 Sync Separation Circuit 5 Write Clock Generation Circuit 6 Write Address Counter 7 Preset Circuit 8 Reset Pulse Generation Circuit 9 Read Clock Generation Circuit 10 Read Address Counter 11 Sync Signal Generation circuit 12 Synchronization addition circuit 13 D / A converter 15 CTL signal input terminal 16 Recording position detection circuit 17 Recording position storage circuit 18 SW circuit 20 Area setting circuit 21 Motion detection circuit 100 Conversion position setting means 200 Time axis conversion means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 記録媒体上に記録された16:9のアス
ペクト比を持つ映像信号を入力信号として、アスペクト
比4:3の受像機に表示するための映像信号処理回路で
あって、前記アスペクト比16:9の入力映像信号の任
意の水平位置を設定する変換位置設定手段と、該変換位
置設定手段によって決定される部分の映像信号を4:3
のアスペクト比に変換する時間軸変換手段と、映像信号
の記録位置を示す記録位置検出手段と、記録位置に対す
る前記変換位置設定手段の設定値を記憶する記録位置記
憶回路とを具備し、再生時該記録位置記憶回路出力信号
を前記時間軸変換手段に供給し自動的に映像の切りだし
位置を設定することを特徴とする映像信号処理回路。
1. A video signal processing circuit for displaying a video signal having an aspect ratio of 16: 9 recorded on a recording medium as an input signal on a receiver having an aspect ratio of 4: 3. A conversion position setting means for setting an arbitrary horizontal position of an input video signal having a ratio of 16: 9 and a video signal of a portion determined by the conversion position setting means are 4: 3.
The time axis conversion means for converting the aspect ratio of the video signal, the recording position detection means for indicating the recording position of the video signal, and the recording position storage circuit for storing the set value of the conversion position setting means with respect to the recording position. A video signal processing circuit, characterized in that the output signal of the recording position storage circuit is supplied to the time axis conversion means to automatically set a video cutting position.
【請求項2】16:9のアスペクト比を持つ映像信号を
入力信号として、アスペクト比4:3の受像機に表示す
るための映像信号処理回路であって、画面内の領域指定
を行う領域設定手段と、領域設定手段によって指定され
た領域の動きを検出する動き検出手段と、該動き検出手
段の出力信号を受けてアスペクト変換すべき位置を設定
する変換位置設定手段と、該変換位置設定手段によって
決定される部分の映像信号を4:3のアスペクト比に変
換する時間軸変換手段とを具備し、指定した領域がアス
ペクト比4:3の画面内に入るよう自動的に映像の切り
だし位置を設定することを特徴とする映像信号処理回
路。
2. A video signal processing circuit for displaying a video signal having an aspect ratio of 16: 9 as an input signal on a receiver having an aspect ratio of 4: 3, which is a region setting for designating a region within a screen. Means, a motion detecting means for detecting the motion of the area designated by the area setting means, a conversion position setting means for receiving the output signal of the motion detecting means and setting a position for aspect conversion, and the conversion position setting means. And a time axis conversion means for converting the video signal of the portion determined by the aspect ratio into a 4: 3 aspect ratio, and automatically cuts out the video image so that the designated area falls within the screen with the aspect ratio of 4: 3. A video signal processing circuit, wherein:
JP4012000A 1992-01-27 1992-01-27 Video signal processing circuit Pending JPH05207414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4012000A JPH05207414A (en) 1992-01-27 1992-01-27 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4012000A JPH05207414A (en) 1992-01-27 1992-01-27 Video signal processing circuit

Publications (1)

Publication Number Publication Date
JPH05207414A true JPH05207414A (en) 1993-08-13

Family

ID=11793320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4012000A Pending JPH05207414A (en) 1992-01-27 1992-01-27 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPH05207414A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261657A (en) * 1999-03-12 2000-09-22 Nippon Telegr & Teleph Corp <Ntt> Method for photographing video image for editing with object trimming function, its system and storage medium with program describing the same function stored therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261657A (en) * 1999-03-12 2000-09-22 Nippon Telegr & Teleph Corp <Ntt> Method for photographing video image for editing with object trimming function, its system and storage medium with program describing the same function stored therein

Similar Documents

Publication Publication Date Title
US5631710A (en) Television system containing a video compact disk reproducer
KR20010040317A (en) Video signal processing method and apparatus
US5392069A (en) Image processing apparatus which can process a plurality of kinds of images having different aspect ratios
JP3011224B2 (en) Display device
JPH04334289A (en) Recording and reproducing device for video signal
US5155600A (en) Video disk playback apparatus
JPH05207414A (en) Video signal processing circuit
US5729247A (en) Screen display device
JPH10233996A (en) Video signal reproducing device and video signal reproducing method
JPH06189194A (en) Video synthesizer
JPS61258578A (en) Television receiver
JPH11225296A (en) Video display controller
JPH0646350A (en) Display device
JP2992385B2 (en) Motion detection circuit and video recording / reproducing device
JP2595088B2 (en) Character / pattern storage and playback device
JPH05110947A (en) Superimpose confirming circuit for magnetic recording and reproducing device
JP2599436B2 (en) Image enlargement display method and apparatus
JPS6229381A (en) Video signal recording and reproducing method
JP2911129B2 (en) Video tape recorder
JP2782718B2 (en) Image processing device
JPH04172883A (en) Display controller
JP2642601B2 (en) Television receiver
JP3524288B2 (en) Aspect converter
JPH05347753A (en) Aspect ratio converting method
JPH06284339A (en) Subtitles moving circuit