JPH0520027A - シフト量算出回路および方法 - Google Patents
シフト量算出回路および方法Info
- Publication number
- JPH0520027A JPH0520027A JP3227148A JP22714891A JPH0520027A JP H0520027 A JPH0520027 A JP H0520027A JP 3227148 A JP3227148 A JP 3227148A JP 22714891 A JP22714891 A JP 22714891A JP H0520027 A JPH0520027 A JP H0520027A
- Authority
- JP
- Japan
- Prior art keywords
- value
- equal
- upper value
- shift amount
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 ハードウェア量を少なくして演算時間を短く
することができるシフト量算出回路および方法を提供す
る。 【構成】 第１及び第２の減算回路２６及び２７には第
１及び第２の指数部ＥＡ及びＥＢの第１及び第２の下位
７ビットが供給される。第１の減算回路は第２の下位数
＃ＥＢ１から第１の下位数＃ＥＡ１を減じて第１の差Ｒ
Ｓ１を出力する。第２の減算回路は第１の下位数＃ＥＡ
１から第２の下位数＃ＥＢ１を減じて第２の差ＲＳ２を
出力する。比較装置２８は、第１の指数部ＥＡと第２の
指数部ＥＢとを比較して比較結果を出力する。比較結果
に応答して、第１の選択回路３１は第１の差と第１及び
第２の値“０”および“６４”の１つを選択して第１の
右シフト量ＳＤ１を出力する。比較結果に応答して、第
２の選択回路３２は第２の差と第１及び第２の値の１つ
を選択して第２の右シフト量ＳＤ２を出力する。
することができるシフト量算出回路および方法を提供す
る。 【構成】 第１及び第２の減算回路２６及び２７には第
１及び第２の指数部ＥＡ及びＥＢの第１及び第２の下位
７ビットが供給される。第１の減算回路は第２の下位数
＃ＥＢ１から第１の下位数＃ＥＡ１を減じて第１の差Ｒ
Ｓ１を出力する。第２の減算回路は第１の下位数＃ＥＡ
１から第２の下位数＃ＥＢ１を減じて第２の差ＲＳ２を
出力する。比較装置２８は、第１の指数部ＥＡと第２の
指数部ＥＢとを比較して比較結果を出力する。比較結果
に応答して、第１の選択回路３１は第１の差と第１及び
第２の値“０”および“６４”の１つを選択して第１の
右シフト量ＳＤ１を出力する。比較結果に応答して、第
２の選択回路３２は第２の差と第１及び第２の値の１つ
を選択して第２の右シフト量ＳＤ２を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、各々が浮動小数点表示
によって表される第１および第２の入力データの浮動小
数点演算を実行する浮動小数点演算器に使用されるシフ
ト量算出回路に関する。
によって表される第１および第２の入力データの浮動小
数点演算を実行する浮動小数点演算器に使用されるシフ
ト量算出回路に関する。
【０００２】
【従来の技術】図１０を参照して、従来のシフト量算出
回路について説明する。シフト量算出回路は、第１およ
び第２の入力データＡおよびＢの浮動小数点演算を実行
する浮動小数点演算器に使用される。第１および第２の
入力データＡおよびＢの各々は浮動小数点表示によって
表される。浮動小数点演算は、浮動小数点加算、浮動小
数点減算、などである。
回路について説明する。シフト量算出回路は、第１およ
び第２の入力データＡおよびＢの浮動小数点演算を実行
する浮動小数点演算器に使用される。第１および第２の
入力データＡおよびＢの各々は浮動小数点表示によって
表される。浮動小数点演算は、浮動小数点加算、浮動小
数点減算、などである。
【０００３】第１の入力データＡは、第１の符号部Ｓ
Ａ、第１の指数部ＥＡ，および第１の仮数部ＭＡから成
る。同様に、第２の入力データＡは、第２の符号部Ｓ
Ｂ、第２の指数部ＥＢ，および第２の仮数部ＭＢから成
る。第１および第２の符号部ＳＡおよびＳＢの各々は１
ビットの長さである。第１および第２の仮数部ＭＡおよ
びＭＢの各々はＮビットの長さをもつ。ここで、Ｎは第
１の予め定められた自然数で、２n-1 より大きく２n 以
下、すなわち、２n-1 ＜Ｎ≦２n である。ここで、ｎは
予め定められた正整数である。すなわち、第１および第
２の仮数部ＭＡおよびＭＢの各々は、最上位ビットから
最下位ビットまで配列されたＮビットをもつ。第１およ
び第２の仮数部ＭＡおよびＭＢの各々は、浮動小数点表
示におけるビット数によって指定される。第１および第
２の指数部ＥＡおよびＥＢの各々はＭビットの長さをも
つ。ここで、Ｍは第２の予め定められた自然数で、予め
定められた正整数ｎに１を加えた数より大きい、すなわ
ち、Ｍ＞（ｎ＋１）である。第１および第２の指数部Ｅ
ＡおよびＥＢの各々は２のべきの指数によって表わされ
る。
Ａ、第１の指数部ＥＡ，および第１の仮数部ＭＡから成
る。同様に、第２の入力データＡは、第２の符号部Ｓ
Ｂ、第２の指数部ＥＢ，および第２の仮数部ＭＢから成
る。第１および第２の符号部ＳＡおよびＳＢの各々は１
ビットの長さである。第１および第２の仮数部ＭＡおよ
びＭＢの各々はＮビットの長さをもつ。ここで、Ｎは第
１の予め定められた自然数で、２n-1 より大きく２n 以
下、すなわち、２n-1 ＜Ｎ≦２n である。ここで、ｎは
予め定められた正整数である。すなわち、第１および第
２の仮数部ＭＡおよびＭＢの各々は、最上位ビットから
最下位ビットまで配列されたＮビットをもつ。第１およ
び第２の仮数部ＭＡおよびＭＢの各々は、浮動小数点表
示におけるビット数によって指定される。第１および第
２の指数部ＥＡおよびＥＢの各々はＭビットの長さをも
つ。ここで、Ｍは第２の予め定められた自然数で、予め
定められた正整数ｎに１を加えた数より大きい、すなわ
ち、Ｍ＞（ｎ＋１）である。第１および第２の指数部Ｅ
ＡおよびＥＢの各々は２のべきの指数によって表わされ
る。
【０００４】図２（ａ）および（ｂ）は第１および第２
の入力データＡおよびＢの一例を示す。第１および第２
の入力データＡおよびＢは、実質的に、本発明によるシ
フト量算出回路に使用されるものと同様である。
の入力データＡおよびＢの一例を示す。第１および第２
の入力データＡおよびＢは、実質的に、本発明によるシ
フト量算出回路に使用されるものと同様である。
【０００５】図示の例において、第１の予め定められた
自然数Ｎは４８に等しい。第２の予め定められた自然数
Ｍは１５に等しい。予め定められた正整数ｎは６に等し
い。もっと詳細に述べると、第１の入力データＡは、図
２（ａ）に示されるように、１ビット長の第１の符号部
ＳＡ、１５ビット長の第１の指数部ＥＡ、および４８ビ
ット長の第１の仮数部ＭＡから成る。同様に、第２の入
力データＢは、図２（ｂ）に示されるように、１ビット
長の第２の符号部ＳＢ、１５ビット長の第２の指数部Ｅ
Ｂ、および４８ビット長の第２の仮数部ＭＢから成る。
第１および第２の指数部ＥＡおよびＥＢの各々は、２の
補数表示整数である。第１および第２の仮数部ＭＡおよ
びＭＢの各々は、符号絶対値表示少数である。
自然数Ｎは４８に等しい。第２の予め定められた自然数
Ｍは１５に等しい。予め定められた正整数ｎは６に等し
い。もっと詳細に述べると、第１の入力データＡは、図
２（ａ）に示されるように、１ビット長の第１の符号部
ＳＡ、１５ビット長の第１の指数部ＥＡ、および４８ビ
ット長の第１の仮数部ＭＡから成る。同様に、第２の入
力データＢは、図２（ｂ）に示されるように、１ビット
長の第２の符号部ＳＢ、１５ビット長の第２の指数部Ｅ
Ｂ、および４８ビット長の第２の仮数部ＭＢから成る。
第１および第２の指数部ＥＡおよびＥＢの各々は、２の
補数表示整数である。第１および第２の仮数部ＭＡおよ
びＭＢの各々は、符号絶対値表示少数である。
【０００６】この技術分野で周知のように、浮動小数点
演算器は第１および第２の仮数部ＭＡおよびＭＢのため
の加減算器（図示せず）を含む。図示の例では、加減算
器は１６ビットの保護桁を使用して動作する。すなわ
ち、加減算器は小数点以下６４ビットで加減算を行う。
演算器は第１および第２の仮数部ＭＡおよびＭＢのため
の加減算器（図示せず）を含む。図示の例では、加減算
器は１６ビットの保護桁を使用して動作する。すなわ
ち、加減算器は小数点以下６４ビットで加減算を行う。
【０００７】一般に、第１および第２の仮数部ＭＡおよ
びＭＢの浮動小数点は、浮動小数点加減算を実行する際
に、等しく、すなわち小数点位置合わせされる。このた
めに、浮動小数点演算器は、そのような等化すなわち小
数点位置合わせに必要なシフト量を算出するためのシフ
ト量算出回路を含む。シフト量は、第１および第２の仮
数部ＭＡおよびＭＢを、それぞれ、右方向へシフト、す
なわち、最下位のビットの方向へシフトするための第１
および第２のシフト量から成る。
びＭＢの浮動小数点は、浮動小数点加減算を実行する際
に、等しく、すなわち小数点位置合わせされる。このた
めに、浮動小数点演算器は、そのような等化すなわち小
数点位置合わせに必要なシフト量を算出するためのシフ
ト量算出回路を含む。シフト量は、第１および第２の仮
数部ＭＡおよびＭＢを、それぞれ、右方向へシフト、す
なわち、最下位のビットの方向へシフトするための第１
および第２のシフト量から成る。
【０００８】図１０に戻って、従来のシフト量算出回路
は第１および第２の入力レジスタ２１および２２、第１
および第２の指数部減算回路２６´および２７´、指数
部比較回路２８´、第１および第２の選択回路３１´お
よび３２´、および第１および第２のシフト量レジスタ
３６および３７を有する。
は第１および第２の入力レジスタ２１および２２、第１
および第２の指数部減算回路２６´および２７´、指数
部比較回路２８´、第１および第２の選択回路３１´お
よび３２´、および第１および第２のシフト量レジスタ
３６および３７を有する。
【０００９】第１および第２の入力レジスタＡおよびＢ
は、それぞれ、第１および第２の入力レジスタ２１およ
び２２に保持される。第１および第２の指数部減算回路
２６´および２７´の各々には、第１および第２の入力
レジスタ２１および２２から第１および第２の指数部Ｅ
ＡおよびＥＢのＭビットの全部が供給される。第１の指
数部ＥＡのＭビットはＥＡで示される第１の数を表して
いる。第２の指数部ＥＢのＭビットはＥＢで示される第
２の数を表している。第１の指数部減算回路２６´は第
２の数ＥＢから第１の数ＥＡを減算して、第１の減算結
果を表す第１の差信号Ｒ１を出力する。第２の指数部減
算回路２７´は第１の数ＥＡから第２の数ＥＢを減算し
て、第２の減算結果を表す第２の差信号Ｒ２を出力す
る。第１および第２の差信号の各々は１６ビット長であ
る。
は、それぞれ、第１および第２の入力レジスタ２１およ
び２２に保持される。第１および第２の指数部減算回路
２６´および２７´の各々には、第１および第２の入力
レジスタ２１および２２から第１および第２の指数部Ｅ
ＡおよびＥＢのＭビットの全部が供給される。第１の指
数部ＥＡのＭビットはＥＡで示される第１の数を表して
いる。第２の指数部ＥＢのＭビットはＥＢで示される第
２の数を表している。第１の指数部減算回路２６´は第
２の数ＥＢから第１の数ＥＡを減算して、第１の減算結
果を表す第１の差信号Ｒ１を出力する。第２の指数部減
算回路２７´は第１の数ＥＡから第２の数ＥＢを減算し
て、第２の減算結果を表す第２の差信号Ｒ２を出力す
る。第１および第２の差信号の各々は１６ビット長であ
る。
【００１０】指数部比較回路２８´には、また、第１お
よび第２の指数部ＥＡおよびＥＢのＭビットの全部が供
給される。指数部比較回路２８´は、第１の指数部ＥＡ
のＭビットと第２の指数部ＥＢのＭビットとを比較し
て、比較結果を表す比較結果信号ＣＰを出力する。もっ
と詳細には、比較結果信号ＣＰはＳおよびＴによって示
される２ビットをもつ。２ビットＳおよびＴの各々は、
論理０値および論理１値の１つをもつ。２ビットＳおよ
びＴを、一纏めにして、（Ｓ，Ｔ）によって示されるビ
ット対と呼ぶ。ビット対（Ｓ，Ｔ）は（０，０）、
（０，１）、および（１，０）の１つを表す。
よび第２の指数部ＥＡおよびＥＢのＭビットの全部が供
給される。指数部比較回路２８´は、第１の指数部ＥＡ
のＭビットと第２の指数部ＥＢのＭビットとを比較し
て、比較結果を表す比較結果信号ＣＰを出力する。もっ
と詳細には、比較結果信号ＣＰはＳおよびＴによって示
される２ビットをもつ。２ビットＳおよびＴの各々は、
論理０値および論理１値の１つをもつ。２ビットＳおよ
びＴを、一纏めにして、（Ｓ，Ｔ）によって示されるビ
ット対と呼ぶ。ビット対（Ｓ，Ｔ）は（０，０）、
（０，１）、および（１，０）の１つを表す。
【００１１】第１の数ＥＡが第２の数ＥＢに等しい（Ｅ
Ａ＝ＥＢ）とき、指数部比較回路２８´は、比較結果信
号ＣＰとして、（０，０）に等しいビット対（Ｓ，Ｔ）
（（Ｓ，Ｔ）＝（０，０））を出力する。
Ａ＝ＥＢ）とき、指数部比較回路２８´は、比較結果信
号ＣＰとして、（０，０）に等しいビット対（Ｓ，Ｔ）
（（Ｓ，Ｔ）＝（０，０））を出力する。
【００１２】第１の数ＥＡが第２の数ＥＢより大きい
（ＥＡ＞ＥＢ）とき、指数部比較回路２８´は、比較結
果信号ＣＰとして、（０，１）に等しいビット対（Ｓ，
Ｔ）（（Ｓ，Ｔ）＝（０，１））を出力する。
（ＥＡ＞ＥＢ）とき、指数部比較回路２８´は、比較結
果信号ＣＰとして、（０，１）に等しいビット対（Ｓ，
Ｔ）（（Ｓ，Ｔ）＝（０，１））を出力する。
【００１３】第１の数ＥＡが第２の数ＥＢより小さい
（ＥＡ＜ＥＢ）とき、指数部比較回路２８´は、比較結
果信号ＣＰとして、（１，０）に等しいビット対（Ｓ，
Ｔ）（（Ｓ，Ｔ）＝（１，０））を出力する。
（ＥＡ＜ＥＢ）とき、指数部比較回路２８´は、比較結
果信号ＣＰとして、（１，０）に等しいビット対（Ｓ，
Ｔ）（（Ｓ，Ｔ）＝（１，０））を出力する。
【００１４】第１の選択回路３１´は第１の指数部減算
回路２６´と指数部比較回路２８´とに接続されてい
る。第１の選択回路３１´には０のシフト量を表す値信
号“０”が供給される。比較結果信号ＣＰに応答して、
第１の選択回路３１´は第１の差信号Ｒ１と値信号
“０”の１つを選択して第１の選択された信号Ｓ１を出
力する。もっと詳細に述べると、第１の選択回路３１´
は、比較結果信号ＣＰのビットＳが論理０値をもつ（Ｓ
＝０）とき、第１の選択された信号Ｓ１として値信号
“０”を出力する。第１の選択回路３１´は、比較結果
信号ＣＰのビットＴが論理０値をもつ（Ｔ＝０）とき、
第１の選択された信号Ｓ１として第１の差信号Ｒ１を出
力する。ビットＳおよびＴの両方が論理０値をもつ（Ｓ
＝Ｔ＝０）とき、第１の差信号Ｒ１は値信号“０”に等
しいことに注意されたい。
回路２６´と指数部比較回路２８´とに接続されてい
る。第１の選択回路３１´には０のシフト量を表す値信
号“０”が供給される。比較結果信号ＣＰに応答して、
第１の選択回路３１´は第１の差信号Ｒ１と値信号
“０”の１つを選択して第１の選択された信号Ｓ１を出
力する。もっと詳細に述べると、第１の選択回路３１´
は、比較結果信号ＣＰのビットＳが論理０値をもつ（Ｓ
＝０）とき、第１の選択された信号Ｓ１として値信号
“０”を出力する。第１の選択回路３１´は、比較結果
信号ＣＰのビットＴが論理０値をもつ（Ｔ＝０）とき、
第１の選択された信号Ｓ１として第１の差信号Ｒ１を出
力する。ビットＳおよびＴの両方が論理０値をもつ（Ｓ
＝Ｔ＝０）とき、第１の差信号Ｒ１は値信号“０”に等
しいことに注意されたい。
【００１５】第２の選択回路３２´は第２の指数部減算
回路２７´と指数部比較回路２８´とに接続されてい
る。第２の選択回路３２´には値信号“０”が供給され
る。比較結果信号ＣＰに応答して、第２の選択回路３２
´は第２の差信号Ｒ２と値信号“０”の１つを選択して
第２の選択された信号Ｓ２を出力する。もっと詳細に述
べると、第２の選択回路３２´は、比較結果信号ＣＰの
ビットＴが論理０値をもつ（Ｔ＝０）とき、第２の選択
された信号Ｓ２として値信号“０”を出力する。第２の
選択回路３２´は、比較結果信号ＣＰのビットＳが論理
０値をもつ（Ｓ＝０）とき、第２の選択された信号Ｓ２
として第２の差信号Ｒ２を出力する。ビットＳおよびＴ
の両方が論理０値をもつ（Ｓ＝Ｔ＝０）とき、第２の差
信号Ｒ２は値信号“０”に等しいことに注意されたい。
回路２７´と指数部比較回路２８´とに接続されてい
る。第２の選択回路３２´には値信号“０”が供給され
る。比較結果信号ＣＰに応答して、第２の選択回路３２
´は第２の差信号Ｒ２と値信号“０”の１つを選択して
第２の選択された信号Ｓ２を出力する。もっと詳細に述
べると、第２の選択回路３２´は、比較結果信号ＣＰの
ビットＴが論理０値をもつ（Ｔ＝０）とき、第２の選択
された信号Ｓ２として値信号“０”を出力する。第２の
選択回路３２´は、比較結果信号ＣＰのビットＳが論理
０値をもつ（Ｓ＝０）とき、第２の選択された信号Ｓ２
として第２の差信号Ｒ２を出力する。ビットＳおよびＴ
の両方が論理０値をもつ（Ｓ＝Ｔ＝０）とき、第２の差
信号Ｒ２は値信号“０”に等しいことに注意されたい。
【００１６】第１および第２のシフト量レジスタ３６お
よび３７は、それぞれ、第１および第２の選択回路３１
´および３２´に接続されている。第１のシフト量レジ
スタ３６は第１の選択された信号Ｓ１を第１の保持され
た信号として保持して、第１の保持された信号を第１の
右シフト量を表す第１の右シフト量信号として出力す
る。第２のシフト量レジスタ３７は第２の選択された信
号Ｓ２を第２の保持された信号として保持して、第２の
保持された信号を第２の右シフト量を表す第２の右シフ
ト量信号として出力する。
よび３７は、それぞれ、第１および第２の選択回路３１
´および３２´に接続されている。第１のシフト量レジ
スタ３６は第１の選択された信号Ｓ１を第１の保持され
た信号として保持して、第１の保持された信号を第１の
右シフト量を表す第１の右シフト量信号として出力す
る。第２のシフト量レジスタ３７は第２の選択された信
号Ｓ２を第２の保持された信号として保持して、第２の
保持された信号を第２の右シフト量を表す第２の右シフ
ト量信号として出力する。
【００１７】
【発明が解決しようとする課題】従来のシフト量算出回
路では、第１および第２の指数部減算回路２６´および
２７´が第１および第２の指数部ＥＡおよびＥＢのＭビ
ット全てに対して減算動作を行わなければならないこと
に注意されたい。この技術分野で周知のように、加減算
器は桁上りデータを発生する桁上り発生回路を含む。一
般に、加減算器は、桁上り発生回路によって桁上りデー
タを発生し、それから、桁上りデータによって加減算の
結果を出力する。従って、従来のシフト量算出回路は、
各々が多段構造から成る第１および第２の指数部減算回
路を有する。何故ならば、第１および第２の指数部減算
回路の各々は、第１および第２の指数部のＭビット全て
に対して減算動作を実行しなければならないからであ
る。その結果、従来のシフト量算出回路は、第１および
第２の指数部減算回路２６´および２７´の各々がハー
ドウェア量が増大し、減算時間が増大するという欠点が
ある。
路では、第１および第２の指数部減算回路２６´および
２７´が第１および第２の指数部ＥＡおよびＥＢのＭビ
ット全てに対して減算動作を行わなければならないこと
に注意されたい。この技術分野で周知のように、加減算
器は桁上りデータを発生する桁上り発生回路を含む。一
般に、加減算器は、桁上り発生回路によって桁上りデー
タを発生し、それから、桁上りデータによって加減算の
結果を出力する。従って、従来のシフト量算出回路は、
各々が多段構造から成る第１および第２の指数部減算回
路を有する。何故ならば、第１および第２の指数部減算
回路の各々は、第１および第２の指数部のＭビット全て
に対して減算動作を実行しなければならないからであ
る。その結果、従来のシフト量算出回路は、第１および
第２の指数部減算回路２６´および２７´の各々がハー
ドウェア量が増大し、減算時間が増大するという欠点が
ある。
【００１８】従って、本発明の目的は、構造の簡単なシ
フト量算出回路を提供することにある。
フト量算出回路を提供することにある。
【００１９】本発明の他の目的は、２つの仮数部の浮動
小数点を等しくするために必要なシフト量を高速に計算
することができるシフト量算出回路を提供することにあ
る。
小数点を等しくするために必要なシフト量を高速に計算
することができるシフト量算出回路を提供することにあ
る。
【００２０】
【課題を解決するための手段】本発明のある態様による
要旨を説明すると、それは第１および第２の入力データ
の浮動小数点を実行するための浮動小数点演算器に使用
されるシフト量算出回路であることが理解される。第１
および第２の入力データは、浮動小数点表示によって表
され、第１および第２の指数部と第１および第２の仮数
部とから成る。第１および第２の仮数部の各々はＮビッ
チ長をもつ。ここで、Ｎは第１の予め定められた自然数
で、２n-1 より大きく、２n 以下であり、ｎは予め定め
られた正整数である。第１および第２の指数部の各々は
Ｍビット長をもつ。ここで、Ｍは第２の予め定められた
自然数で、予め定められた正整数に１を加えた数より大
きい。シフト量算出回路は第１および第２の仮数部の浮
動小数点を等しくために必要なシフト量を算出するため
のものである。シフト量は、第１および第２の仮数部
を、それぞれ、右方向へシフトするための第１および第
２の右シフト量から成る。
要旨を説明すると、それは第１および第２の入力データ
の浮動小数点を実行するための浮動小数点演算器に使用
されるシフト量算出回路であることが理解される。第１
および第２の入力データは、浮動小数点表示によって表
され、第１および第２の指数部と第１および第２の仮数
部とから成る。第１および第２の仮数部の各々はＮビッ
チ長をもつ。ここで、Ｎは第１の予め定められた自然数
で、２n-1 より大きく、２n 以下であり、ｎは予め定め
られた正整数である。第１および第２の指数部の各々は
Ｍビット長をもつ。ここで、Ｍは第２の予め定められた
自然数で、予め定められた正整数に１を加えた数より大
きい。シフト量算出回路は第１および第２の仮数部の浮
動小数点を等しくために必要なシフト量を算出するため
のものである。シフト量は、第１および第２の仮数部
を、それぞれ、右方向へシフトするための第１および第
２の右シフト量から成る。
【００２１】本発明の上記態様によれば、上記理解され
たシフト量算出回路は第１および第２の指数部の下位
（ｎ＋１）ビットが供給される第１の減算回路を有す
る。第１および第２の下位数の下位（ｎ＋１）ビット
は、それぞれ、第１および第２の下位数を表す。第１の
減算回路は第２の下位数から第１の下位数を減じて、第
１の減算結果を表す第１の差信号を出力する。第１およ
び第２の指数部の下位（ｎ＋１）ビットが供給される第
２の減算回路は、第１の下位数から第２の下位数を減じ
て、第２の減算結果を表す第２の差信号を出力する。第
１および第２の指数部が供給される比較手段は、第１の
指数部と第２の指数部とを比較して、比較結果を表す比
較結果信号を出力する。第１の減算回路と比較手段とに
接続され、０のシフト量を示す第１の値信号と第１の予
め定められた自然数より大きいシフト量を示す第２の値
信号とが供給される第１の選択回路は、比較結果信号に
応答して、第１の差信号と第１および第２の値信号の１
つを選択して、第１の選択された信号を第１の右シフト
量を表す第１の右シフト量信号として出力する。第２の
減算回路と比較手段とに接続され、第１および第２の値
信号が供給される第２の選択回路は、比較結果信号に応
答して、第２の差信号と第１および第２の値信号の１つ
を選択して、第１の選択された信号を第１の右シフト量
を表す第１の右シフト量信号として出力する。
たシフト量算出回路は第１および第２の指数部の下位
（ｎ＋１）ビットが供給される第１の減算回路を有す
る。第１および第２の下位数の下位（ｎ＋１）ビット
は、それぞれ、第１および第２の下位数を表す。第１の
減算回路は第２の下位数から第１の下位数を減じて、第
１の減算結果を表す第１の差信号を出力する。第１およ
び第２の指数部の下位（ｎ＋１）ビットが供給される第
２の減算回路は、第１の下位数から第２の下位数を減じ
て、第２の減算結果を表す第２の差信号を出力する。第
１および第２の指数部が供給される比較手段は、第１の
指数部と第２の指数部とを比較して、比較結果を表す比
較結果信号を出力する。第１の減算回路と比較手段とに
接続され、０のシフト量を示す第１の値信号と第１の予
め定められた自然数より大きいシフト量を示す第２の値
信号とが供給される第１の選択回路は、比較結果信号に
応答して、第１の差信号と第１および第２の値信号の１
つを選択して、第１の選択された信号を第１の右シフト
量を表す第１の右シフト量信号として出力する。第２の
減算回路と比較手段とに接続され、第１および第２の値
信号が供給される第２の選択回路は、比較結果信号に応
答して、第２の差信号と第１および第２の値信号の１つ
を選択して、第１の選択された信号を第１の右シフト量
を表す第１の右シフト量信号として出力する。
【００２２】本発明の異なった態様による要旨を説明す
ると、それは第１および第２の入力データの浮動小数点
を実行するための浮動小数点演算器に使用されるシフト
量を計算するための方法であることが理解される。第１
および第２の入力データは、浮動小数点表示によって表
され、第１および第２の指数部と第１および第２の仮数
部とから成る。第１および第２の仮数部の各々はＮビッ
チ長をもつ。ここで、Ｎは第１の予め定められた自然数
で、２n-1 より大きく、２n 以下であり、ｎは予め定め
られた正整数である。第１および第２の指数部の各々は
Ｍビット長をもつ。ここで、Ｍは第２の予め定められた
自然数で、予め定められた正整数に１を加えた数より大
きい。シフト量は第１および第２の仮数部の浮動小数点
を等しくために必要なものである。シフト量は、第１お
よび第２の仮数部を、それぞれ、右方向へシフトするた
めの第１および第２の右シフト量から成る。
ると、それは第１および第２の入力データの浮動小数点
を実行するための浮動小数点演算器に使用されるシフト
量を計算するための方法であることが理解される。第１
および第２の入力データは、浮動小数点表示によって表
され、第１および第２の指数部と第１および第２の仮数
部とから成る。第１および第２の仮数部の各々はＮビッ
チ長をもつ。ここで、Ｎは第１の予め定められた自然数
で、２n-1 より大きく、２n 以下であり、ｎは予め定め
られた正整数である。第１および第２の指数部の各々は
Ｍビット長をもつ。ここで、Ｍは第２の予め定められた
自然数で、予め定められた正整数に１を加えた数より大
きい。シフト量は第１および第２の仮数部の浮動小数点
を等しくために必要なものである。シフト量は、第１お
よび第２の仮数部を、それぞれ、右方向へシフトするた
めの第１および第２の右シフト量から成る。
【００２３】本発明の異なった態様によれば、上記理解
された方法は、（Ａ）第１の指数部の上位（Ｍ−ｎ）ビ
ットと第２の指数部の上位（Ｍ−ｎ）ビットとを比較し
て、第１の指数部の上位（Ｍ−ｎ）ビットによって表さ
れる第１の上位値が第２の指数部の上位（Ｍ−ｎ）ビッ
トによって表される第２の上位値より小さいか、等しい
か、または大きいかどうかの判定による第１の比較結果
を与えるステップと；（Ｂ）第１の上位値が第２の上位
値より小さいときに、第１の指数部の上位（Ｍ−ｎ）ビ
ットと第２の指数部の上位（Ｍ−ｎ）ビットとを比較し
て、第２の上位値が第１の上位値に１を加えた値に等し
いかどうかの判定による第２の比較結果を与えるステッ
プと；（Ｃ）第１の上位値が第２の上位値より大きいと
きに、第１の指数部の上位（Ｍ−ｎ）ビットと第２の指
数部の上位（Ｍ−ｎ）ビットとを比較して、第１の上位
値が第２の上位値に１を加えた値に等しいかどうかの判
定による第３の比較結果を与えるステップと；（Ｄ）第
１の上位値が第２の上位値に等しいときに、第１の指数
部の下位ｎビットと第２の指数部の下位ｎビットとを比
較して、第１の指数部の下位ｎビットによって表される
第１の下位値が前記第２の指数部の下位ｎビットによっ
て表される第２の下位値より小さいか、等しいか、また
は大きいかどうかの判定による第４の比較結果を与える
ステップと；（Ｅ）第２の上位値が第１の上位値に１を
加えた値に等しいときに、第１の指数部の下位ｎビット
と第２の指数部の下位ｎビットとを比較して、第１の下
位値が第２の下位値より小さいか、等しいか、または大
きいかどうかの判定による第５の比較結果を与えるステ
ップと；（Ｆ）第１の上位値が第２の上位値に１を加え
た値に等しいときに、第１の指数部の下位ｎビットと第
２の指数部の下位ｎビットとを比較して、第１の下位値
が第２の下位値より小さいか、等しいか、または大きい
かどうかの判定による第６の比較結果を与えるステップ
と；（Ｇ）（Ｇ１）第１および第２の比較結果が、第１
の上位値が第２の上位値より小さいことを示し、かつ第
２の上位値が第１の上位値に１を加えた値に等しくない
ことを示しているとき、または（Ｇ２）第２および第５
の比較結果が、第２の上位値が第１の上位値に１を加え
た値に等しいことを示し、かつ第１の下位値が第２の下
位値より小さいことを示しているとき、第１および第２
の右シフト量として、それぞれ、第１の予め定められた
自然数を越えるシフト量および零のシフト量を出力する
ステップと；（Ｈ）（Ｈ１）第２および第５の比較結果
が、第２の上位値が第１の上位値に１を加えた値に等し
いことを示し、かつ第１の下位値が第２の下位値より大
きいことを示すとき、または（Ｈ２）第１および第４の
比較結果が、第１の上位値が第２の上位値に等しいこと
を示し、かつ第１の下位値が第２の下位値より小さいこ
とを示しているとき、第１および第２の右シフト量とし
て、それぞれ、第２の指数部の下位（ｎ＋１）ビットに
よって表される第２の下位数から第１の指数部の下位
（ｎ＋１）ビットによって表される第１の下位数を減じ
た第１の減算結果および零のシフト量を出力するステッ
プと；（Ｉ）（Ｉ１）第３および第６の比較結果が、第
１の上位値が第２の上位値に１を加えた値に等しいこと
を示し、かつ第１の下位値が第２の下位値より小さいこ
とを示すとき、または（Ｉ２）第１および第４の比較結
果が、第１の上位値が第２の上位値に等しいことを示
し、かつ第１の下位値が第２の下位値より大きいことを
示しているとき、第１および第２の右シフト量として、
それぞれ、零のシフト量および第１の下位数から第２の
下位数を減じた第２の減算結果を出力するステップと；
（Ｊ）（Ｊ１）第１および第３の比較結果が、第１の上
位値が第２の上位値より大きいことを示し、かつ第１の
上位値が第２の上位値に１を加えた値に等しくないこと
を示しているとき、または（Ｊ２）第３および第６の比
較結果が、第１の上位値が第２の上位値に１を加えた値
に等しいことを示し、かつ第１の下位値が第２の下位値
より大きいことを示しているとき、第１および第２の右
シフト量として、それぞれ、零のシフト量および第１の
予め定められた自然数を越えるシフト量を出力するステ
ップと；を含む。
された方法は、（Ａ）第１の指数部の上位（Ｍ−ｎ）ビ
ットと第２の指数部の上位（Ｍ−ｎ）ビットとを比較し
て、第１の指数部の上位（Ｍ−ｎ）ビットによって表さ
れる第１の上位値が第２の指数部の上位（Ｍ−ｎ）ビッ
トによって表される第２の上位値より小さいか、等しい
か、または大きいかどうかの判定による第１の比較結果
を与えるステップと；（Ｂ）第１の上位値が第２の上位
値より小さいときに、第１の指数部の上位（Ｍ−ｎ）ビ
ットと第２の指数部の上位（Ｍ−ｎ）ビットとを比較し
て、第２の上位値が第１の上位値に１を加えた値に等し
いかどうかの判定による第２の比較結果を与えるステッ
プと；（Ｃ）第１の上位値が第２の上位値より大きいと
きに、第１の指数部の上位（Ｍ−ｎ）ビットと第２の指
数部の上位（Ｍ−ｎ）ビットとを比較して、第１の上位
値が第２の上位値に１を加えた値に等しいかどうかの判
定による第３の比較結果を与えるステップと；（Ｄ）第
１の上位値が第２の上位値に等しいときに、第１の指数
部の下位ｎビットと第２の指数部の下位ｎビットとを比
較して、第１の指数部の下位ｎビットによって表される
第１の下位値が前記第２の指数部の下位ｎビットによっ
て表される第２の下位値より小さいか、等しいか、また
は大きいかどうかの判定による第４の比較結果を与える
ステップと；（Ｅ）第２の上位値が第１の上位値に１を
加えた値に等しいときに、第１の指数部の下位ｎビット
と第２の指数部の下位ｎビットとを比較して、第１の下
位値が第２の下位値より小さいか、等しいか、または大
きいかどうかの判定による第５の比較結果を与えるステ
ップと；（Ｆ）第１の上位値が第２の上位値に１を加え
た値に等しいときに、第１の指数部の下位ｎビットと第
２の指数部の下位ｎビットとを比較して、第１の下位値
が第２の下位値より小さいか、等しいか、または大きい
かどうかの判定による第６の比較結果を与えるステップ
と；（Ｇ）（Ｇ１）第１および第２の比較結果が、第１
の上位値が第２の上位値より小さいことを示し、かつ第
２の上位値が第１の上位値に１を加えた値に等しくない
ことを示しているとき、または（Ｇ２）第２および第５
の比較結果が、第２の上位値が第１の上位値に１を加え
た値に等しいことを示し、かつ第１の下位値が第２の下
位値より小さいことを示しているとき、第１および第２
の右シフト量として、それぞれ、第１の予め定められた
自然数を越えるシフト量および零のシフト量を出力する
ステップと；（Ｈ）（Ｈ１）第２および第５の比較結果
が、第２の上位値が第１の上位値に１を加えた値に等し
いことを示し、かつ第１の下位値が第２の下位値より大
きいことを示すとき、または（Ｈ２）第１および第４の
比較結果が、第１の上位値が第２の上位値に等しいこと
を示し、かつ第１の下位値が第２の下位値より小さいこ
とを示しているとき、第１および第２の右シフト量とし
て、それぞれ、第２の指数部の下位（ｎ＋１）ビットに
よって表される第２の下位数から第１の指数部の下位
（ｎ＋１）ビットによって表される第１の下位数を減じ
た第１の減算結果および零のシフト量を出力するステッ
プと；（Ｉ）（Ｉ１）第３および第６の比較結果が、第
１の上位値が第２の上位値に１を加えた値に等しいこと
を示し、かつ第１の下位値が第２の下位値より小さいこ
とを示すとき、または（Ｉ２）第１および第４の比較結
果が、第１の上位値が第２の上位値に等しいことを示
し、かつ第１の下位値が第２の下位値より大きいことを
示しているとき、第１および第２の右シフト量として、
それぞれ、零のシフト量および第１の下位数から第２の
下位数を減じた第２の減算結果を出力するステップと；
（Ｊ）（Ｊ１）第１および第３の比較結果が、第１の上
位値が第２の上位値より大きいことを示し、かつ第１の
上位値が第２の上位値に１を加えた値に等しくないこと
を示しているとき、または（Ｊ２）第３および第６の比
較結果が、第１の上位値が第２の上位値に１を加えた値
に等しいことを示し、かつ第１の下位値が第２の下位値
より大きいことを示しているとき、第１および第２の右
シフト量として、それぞれ、零のシフト量および第１の
予め定められた自然数を越えるシフト量を出力するステ
ップと；を含む。
【００２４】上記シフト量算出方法は、（Ｋ）第２およ
び第５の比較結果が、第２の上位値が第１の上位値に１
を加えた値に等しいことを示し、かつ第１の下位値が第
２の下位値に等しいことを示しているとき、第１および
第２の右シフト量として、それぞれ、第１の予め定めら
れた自然数を越えるシフト量および零のシフト量を出力
するステップを含む。
び第５の比較結果が、第２の上位値が第１の上位値に１
を加えた値に等しいことを示し、かつ第１の下位値が第
２の下位値に等しいことを示しているとき、第１および
第２の右シフト量として、それぞれ、第１の予め定めら
れた自然数を越えるシフト量および零のシフト量を出力
するステップを含む。
【００２５】上記ステップ（Ｋ）の代わりに、（Ｋａ）
第２および第５の比較結果が、第２の上位値が第１の上
位値に１を加えた値に等しいことを示し、かつ第１の下
位値が第２の下位値に等しいことを示しているとき、第
１および第２の右シフト量として、それぞれ、第１の減
算結果および零のシフト量を出力するステップを含んで
も良い。
第２および第５の比較結果が、第２の上位値が第１の上
位値に１を加えた値に等しいことを示し、かつ第１の下
位値が第２の下位値に等しいことを示しているとき、第
１および第２の右シフト量として、それぞれ、第１の減
算結果および零のシフト量を出力するステップを含んで
も良い。
【００２６】上記シフト量算出方法は、（Ｌ）第１およ
び第４の比較結果が、第１の上位値が第２の上位値に等
しいことを示し、かつ第１の下位値が第２の下位値に等
しいことを示しているとき、第１および第２の右シフト
量として、両方とも零のシフト量を出力するステップを
含む。
び第４の比較結果が、第１の上位値が第２の上位値に等
しいことを示し、かつ第１の下位値が第２の下位値に等
しいことを示しているとき、第１および第２の右シフト
量として、両方とも零のシフト量を出力するステップを
含む。
【００２７】上記ステップ（Ｌ）の代わりに、（Ｌａ）
第１および第４の比較結果が、第１の上位値が第２の上
位値に等しいことを示し、かつ第１の下位値が第２の下
位値に等しいことを示しているとき、第１および第２の
右シフト量として、それぞれ、第１および第２の減算結
果を出力するステップを含んでも良い。
第１および第４の比較結果が、第１の上位値が第２の上
位値に等しいことを示し、かつ第１の下位値が第２の下
位値に等しいことを示しているとき、第１および第２の
右シフト量として、それぞれ、第１および第２の減算結
果を出力するステップを含んでも良い。
【００２８】上記ステップ（Ｌ）の代わりに、（Ｌｂ）
第１および第４の比較結果が、第１の上位値が第２の上
位値に等しいことを示し、かつ第１の下位値が第２の下
位値に等しいことを示しているとき、第１および第２の
右シフト量として、それぞれ、零のシフト量および第２
の減算結果を出力するステップを含んでも良い。
第１および第４の比較結果が、第１の上位値が第２の上
位値に等しいことを示し、かつ第１の下位値が第２の下
位値に等しいことを示しているとき、第１および第２の
右シフト量として、それぞれ、零のシフト量および第２
の減算結果を出力するステップを含んでも良い。
【００２９】上記ステップ（Ｌ）の代わりに、（Ｌｃ）
第１および第４の比較結果が、第１の上位値が第２の上
位値に等しいことを示し、かつ第１の下位値が第２の下
位値に等しいことを示しているとき、第１および第２の
右シフト量として、それぞれ、第１の減算結果および零
のシフト量を出力するステップを含んでも良い。
第１および第４の比較結果が、第１の上位値が第２の上
位値に等しいことを示し、かつ第１の下位値が第２の下
位値に等しいことを示しているとき、第１および第２の
右シフト量として、それぞれ、第１の減算結果および零
のシフト量を出力するステップを含んでも良い。
【００３０】上記シフト量算出方法は、（Ｍ）第３およ
び第６の比較結果が、第１の上位値が第２の上位値に１
を加えた値に等しいことを示し、かつ第１の下位値が第
２の下位値に等しいことを示しているとき、第１および
第２の右シフト量として、それぞれ、零のシフト量およ
び第１の予め定められた自然数を越えるシフト量を出力
するステップを含む。
び第６の比較結果が、第１の上位値が第２の上位値に１
を加えた値に等しいことを示し、かつ第１の下位値が第
２の下位値に等しいことを示しているとき、第１および
第２の右シフト量として、それぞれ、零のシフト量およ
び第１の予め定められた自然数を越えるシフト量を出力
するステップを含む。
【００３１】上記ステップ（Ｍ）の代わりに、（Ｍａ）
第３および第６の比較結果が、第１の上位値が第２の上
位値に１を加えた値に等しいことを示し、かつ第１の下
位値が第２の下位値に等しいことを示しているとき、第
１および第２の右シフト量として、それぞれ、零のシフ
ト量および第２の減算結果を出力するステップを含んで
も良い。
第３および第６の比較結果が、第１の上位値が第２の上
位値に１を加えた値に等しいことを示し、かつ第１の下
位値が第２の下位値に等しいことを示しているとき、第
１および第２の右シフト量として、それぞれ、零のシフ
ト量および第２の減算結果を出力するステップを含んで
も良い。
【００３２】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００３３】図１を参照すると、本発明の一実施例によ
るシフト量算出回路は、後で明らかになるように、第１
および第２の指数部減算回路と第１および第２の選択回
路が図１０の記載されたものから変形され、シフト量算
出回路が図１０に示された指数部比較回路２８´の代わ
りに、本発明による指数部比較装置を備えている点を除
いて、図１０に示されたものと同様の構成を有する。し
たがって、第１および第２の指数部減算回路と第１およ
び第２の選択回路を、それぞれ、２６，２７，３１，お
よび３２で描いている。また、指数部比較装置を２８で
描いている。
るシフト量算出回路は、後で明らかになるように、第１
および第２の指数部減算回路と第１および第２の選択回
路が図１０の記載されたものから変形され、シフト量算
出回路が図１０に示された指数部比較回路２８´の代わ
りに、本発明による指数部比較装置を備えている点を除
いて、図１０に示されたものと同様の構成を有する。し
たがって、第１および第２の指数部減算回路と第１およ
び第２の選択回路を、それぞれ、２６，２７，３１，お
よび３２で描いている。また、指数部比較装置を２８で
描いている。
【００３４】図２（ｃ）および（ｄ）を一時的に参照す
ると、第１および第２の指数部ＥＡおよびＥＢの各々は
下位ｎすなわち６ビットと上位（Ｍ−ｎ）すなわち９ビ
ットとから成る。第１および第２の指数部ＥＡおよびＥ
Ｂの下位６ビットは、それぞれ、第１および第２の下位
値ＥＡ１およびＥＢ１を表す。第１および第２の指数部
ＥＡおよびＥＢの上位９ビットは、それぞれ、第１およ
び第２の上位値ＥＡ０およびＥＢ０を表す。また、第１
および第２の指数部ＥＡおよびＥＢの各々は下位（ｎ＋
１）すなわち７ビットをもつ。第１および第２の指数部
ＥＡおよびＥＢの下位７ビットは、それぞれ、第１およ
び第２の下位数＃ＥＡ１および＃ＥＢ１を表す。
ると、第１および第２の指数部ＥＡおよびＥＢの各々は
下位ｎすなわち６ビットと上位（Ｍ−ｎ）すなわち９ビ
ットとから成る。第１および第２の指数部ＥＡおよびＥ
Ｂの下位６ビットは、それぞれ、第１および第２の下位
値ＥＡ１およびＥＢ１を表す。第１および第２の指数部
ＥＡおよびＥＢの上位９ビットは、それぞれ、第１およ
び第２の上位値ＥＡ０およびＥＢ０を表す。また、第１
および第２の指数部ＥＡおよびＥＢの各々は下位（ｎ＋
１）すなわち７ビットをもつ。第１および第２の指数部
ＥＡおよびＥＢの下位７ビットは、それぞれ、第１およ
び第２の下位数＃ＥＡ１および＃ＥＢ１を表す。
【００３５】図１に戻って、第１および第２の指数部減
算回路２６および２７には、第１および第２の入力レジ
スタ２１および２２から第１および第２の指数部ＥＡお
よびＥＢの下位７ビットが供給される。第１の指数部減
算回路２６は第２の下位数＃ＥＢ１から第１の下位数＃
ＥＡ１を減じて、第１の減算結果を表す第１の差信号Ｒ
Ｓ１を出力する。第２の指数部減算回路２７は第１の下
位数＃ＥＡ１から第２の下位数＃ＥＢ１を減じて、第２
の減算結果を表す第２の差信号ＲＳ２を出力する。
算回路２６および２７には、第１および第２の入力レジ
スタ２１および２２から第１および第２の指数部ＥＡお
よびＥＢの下位７ビットが供給される。第１の指数部減
算回路２６は第２の下位数＃ＥＢ１から第１の下位数＃
ＥＡ１を減じて、第１の減算結果を表す第１の差信号Ｒ
Ｓ１を出力する。第２の指数部減算回路２７は第１の下
位数＃ＥＡ１から第２の下位数＃ＥＢ１を減じて、第２
の減算結果を表す第２の差信号ＲＳ２を出力する。
【００３６】指数部比較装置２８には第１および第２の
指数部ＥＡおよびＥＢが供給される。指数部比較装置２
８は第１の指数部ＥＡと第２の指数部ＥＢとを比較して
比較結果を表す比較結果信号を出力する。もっと詳細に
述べると、指数部比較装置２８は第１ないし第４の指数
部比較回路４１，４２，４３，および４４を有する。
指数部ＥＡおよびＥＢが供給される。指数部比較装置２
８は第１の指数部ＥＡと第２の指数部ＥＢとを比較して
比較結果を表す比較結果信号を出力する。もっと詳細に
述べると、指数部比較装置２８は第１ないし第４の指数
部比較回路４１，４２，４３，および４４を有する。
【００３７】第１の指数部比較回路４１には第１および
第２の指数部ＥＡおよびＥＢの上位９ビットが供給され
る。第１の指数部比較回路４１は第１の指数部ＥＡの上
位９ビットと第２の指数部ＥＢの上位９ビットとを比較
して、第１の比較結果の第１の比較された信号ＣＰ１を
出力する。第１の比較結果は、第１の上位値ＥＡ０が第
２の上位値ＥＢ０より大きいか、等しいか、または小さ
いかどうかを表す。もっと詳細に述べると、第１の比較
された信号ＣＰ１はＳ0 およびＴ0 によって示される２
ビットをもつ。２ビットＳ0 およびＴ0 の各々は論理０
および１値の１つをもつ。２ビットＳ0 およびＴ0 を、
一纏めにして、（Ｓ0 ，Ｔ0 ）によって示される第１の
ビット対と呼ぶ。第１のビット対（Ｓ0，Ｔ0 ）は
（０，０），（０，１），および（１，０）の１つを表
す。第１の上位値ＥＡ０が第２の上位値ＥＢ０に等しい
（ＥＡ０＝ＥＢ０）とき、第１の指数部比較回路４１は
第１の比較された信号ＣＰ１として、（０，０）に等し
い第１のビット対（Ｓ0 ，Ｔ0 ）（（Ｓ0 ，Ｔ0 ）＝
（０，０））を出力する。第１の上位値ＥＡ０が第２の
上位値ＥＢ０より大きい（ＥＡ０＞ＥＢ０）とき、第１
の指数部比較回路４１は第１の比較された信号ＣＰ１と
して、（０，１）に等しい第１のビット対（Ｓ0 ，
Ｔ0 ）（（Ｓ0 ，Ｔ0 ）＝（０，１））を出力する。第
１の上位値ＥＡ０が第２の上位値ＥＢ０より小さい（Ｅ
Ａ０＜ＥＢ０）とき、第１の指数部比較回路４１は第１
の比較された信号ＣＰ１として、（１，０）に等しい第
１のビット対（Ｓ0 ，Ｔ0 ）（（Ｓ0 ，Ｔ0 ）＝（１，
０））を出力する。
第２の指数部ＥＡおよびＥＢの上位９ビットが供給され
る。第１の指数部比較回路４１は第１の指数部ＥＡの上
位９ビットと第２の指数部ＥＢの上位９ビットとを比較
して、第１の比較結果の第１の比較された信号ＣＰ１を
出力する。第１の比較結果は、第１の上位値ＥＡ０が第
２の上位値ＥＢ０より大きいか、等しいか、または小さ
いかどうかを表す。もっと詳細に述べると、第１の比較
された信号ＣＰ１はＳ0 およびＴ0 によって示される２
ビットをもつ。２ビットＳ0 およびＴ0 の各々は論理０
および１値の１つをもつ。２ビットＳ0 およびＴ0 を、
一纏めにして、（Ｓ0 ，Ｔ0 ）によって示される第１の
ビット対と呼ぶ。第１のビット対（Ｓ0，Ｔ0 ）は
（０，０），（０，１），および（１，０）の１つを表
す。第１の上位値ＥＡ０が第２の上位値ＥＢ０に等しい
（ＥＡ０＝ＥＢ０）とき、第１の指数部比較回路４１は
第１の比較された信号ＣＰ１として、（０，０）に等し
い第１のビット対（Ｓ0 ，Ｔ0 ）（（Ｓ0 ，Ｔ0 ）＝
（０，０））を出力する。第１の上位値ＥＡ０が第２の
上位値ＥＢ０より大きい（ＥＡ０＞ＥＢ０）とき、第１
の指数部比較回路４１は第１の比較された信号ＣＰ１と
して、（０，１）に等しい第１のビット対（Ｓ0 ，
Ｔ0 ）（（Ｓ0 ，Ｔ0 ）＝（０，１））を出力する。第
１の上位値ＥＡ０が第２の上位値ＥＢ０より小さい（Ｅ
Ａ０＜ＥＢ０）とき、第１の指数部比較回路４１は第１
の比較された信号ＣＰ１として、（１，０）に等しい第
１のビット対（Ｓ0 ，Ｔ0 ）（（Ｓ0 ，Ｔ0 ）＝（１，
０））を出力する。
【００３８】第２の指数部比較回路４２には第１および
第２の指数部ＥＡおよびＥＢの下位６ビットが供給され
る。第２の指数部比較回路４２は第１の指数部ＥＡの下
位６ビットと第２の指数部ＥＢの下位６ビットとを比較
して、第２の比較結果の第２の比較された信号ＣＰ２を
出力する。第２の比較結果は、第１の下位値ＥＡ１が第
２の下位値ＥＢ１より大きいか、等しいか、または小さ
いかどうかを表す。もっと詳細に述べると、第２の比較
された信号ＣＰ２はＳ1 およびＴ1 によって示される２
ビットをもつ。２ビットＳ1 およびＴ1 の各々は論理０
および１値の１つをもつ。２ビットＳ1 およびＴ1 を、
一纏めにして、（Ｓ1 ，Ｔ1 ）によって示される第２の
ビット対と呼ぶ。第２のビット対（Ｓ1，Ｔ1 ）は
（０，０），（０，１），および（１，０）の１つを表
す。第２の下位値ＥＡ１が第２の下位値ＥＢ１に等しい
（ＥＡ１＝ＥＢ１）とき、第２の指数部比較回路４２は
第２の比較された信号ＣＰ２として、（０，０）に等し
い第２のビット対（Ｓ1 ，Ｔ1 ）（（Ｓ1 ，Ｔ1 ）＝
（０，０））を出力する。第１の下位値ＥＡ１が第２の
下位値ＥＢ１より大きい（ＥＡ１＞ＥＢ１）とき、第２
の指数部比較回路４２は第２の比較された信号ＣＰ２と
して、（０，１）に等しい第２のビット対（Ｓ1 ，
Ｔ1 ）（（Ｓ1 ，Ｔ1 ）＝（０，１））を出力する。第
１の下位値ＥＡ１が第２の下位値ＥＢ１より小さい（Ｅ
Ａ１＜ＥＢ１）とき、第２の指数部比較回路４２は第２
の比較された信号ＣＰ２として、（１，０）に等しい第
２のビット対（Ｓ1 ，Ｔ1 ）（（Ｓ1 ，Ｔ1 ）＝（１，
０））を出力する。
第２の指数部ＥＡおよびＥＢの下位６ビットが供給され
る。第２の指数部比較回路４２は第１の指数部ＥＡの下
位６ビットと第２の指数部ＥＢの下位６ビットとを比較
して、第２の比較結果の第２の比較された信号ＣＰ２を
出力する。第２の比較結果は、第１の下位値ＥＡ１が第
２の下位値ＥＢ１より大きいか、等しいか、または小さ
いかどうかを表す。もっと詳細に述べると、第２の比較
された信号ＣＰ２はＳ1 およびＴ1 によって示される２
ビットをもつ。２ビットＳ1 およびＴ1 の各々は論理０
および１値の１つをもつ。２ビットＳ1 およびＴ1 を、
一纏めにして、（Ｓ1 ，Ｔ1 ）によって示される第２の
ビット対と呼ぶ。第２のビット対（Ｓ1，Ｔ1 ）は
（０，０），（０，１），および（１，０）の１つを表
す。第２の下位値ＥＡ１が第２の下位値ＥＢ１に等しい
（ＥＡ１＝ＥＢ１）とき、第２の指数部比較回路４２は
第２の比較された信号ＣＰ２として、（０，０）に等し
い第２のビット対（Ｓ1 ，Ｔ1 ）（（Ｓ1 ，Ｔ1 ）＝
（０，０））を出力する。第１の下位値ＥＡ１が第２の
下位値ＥＢ１より大きい（ＥＡ１＞ＥＢ１）とき、第２
の指数部比較回路４２は第２の比較された信号ＣＰ２と
して、（０，１）に等しい第２のビット対（Ｓ1 ，
Ｔ1 ）（（Ｓ1 ，Ｔ1 ）＝（０，１））を出力する。第
１の下位値ＥＡ１が第２の下位値ＥＢ１より小さい（Ｅ
Ａ１＜ＥＢ１）とき、第２の指数部比較回路４２は第２
の比較された信号ＣＰ２として、（１，０）に等しい第
２のビット対（Ｓ1 ，Ｔ1 ）（（Ｓ1 ，Ｔ1 ）＝（１，
０））を出力する。
【００３９】第３の指数部比較回路４３には第１および
第２の指数部ＥＡおよびＥＢの上位９ビットが供給され
る。第３の指数部比較回路４３は第１の指数部ＥＡの上
位９ビットと第２の指数部ＥＢの上位９ビットとを比較
して、第３の比較結果の第３の比較された信号ＣＰ３を
出力する。第３の比較結果は、第２の上位値ＥＢ０が第
１の上位値ＥＡ０に１を加えた値に等しい（ＥＡ０＋１
＝ＥＢ０）か否かを表す。もっと詳細に述べると、第３
の比較された信号ＣＰ３はＰ0によって示される１ビッ
トをもつ。１ビットＰ0 を第３のビットと呼ぶ。第２の
上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた値に等
しい（ＥＡ０＋１＝ＥＢ０）とき、第３の指数部比較回
路４３は第３の比較された信号ＣＰ３として論理１値に
等しい第３のビットＰ0 （Ｐ0 ＝１）を出力する。第２
の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた値に
等しくない（ＥＡ０＋１≠ＥＢ０）とき、第３の指数部
比較回路４３は第３の比較された信号ＣＰ３として論理
０値に等しい第３のビットＰ0 （Ｐ0＝０）を出力す
る。
第２の指数部ＥＡおよびＥＢの上位９ビットが供給され
る。第３の指数部比較回路４３は第１の指数部ＥＡの上
位９ビットと第２の指数部ＥＢの上位９ビットとを比較
して、第３の比較結果の第３の比較された信号ＣＰ３を
出力する。第３の比較結果は、第２の上位値ＥＢ０が第
１の上位値ＥＡ０に１を加えた値に等しい（ＥＡ０＋１
＝ＥＢ０）か否かを表す。もっと詳細に述べると、第３
の比較された信号ＣＰ３はＰ0によって示される１ビッ
トをもつ。１ビットＰ0 を第３のビットと呼ぶ。第２の
上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた値に等
しい（ＥＡ０＋１＝ＥＢ０）とき、第３の指数部比較回
路４３は第３の比較された信号ＣＰ３として論理１値に
等しい第３のビットＰ0 （Ｐ0 ＝１）を出力する。第２
の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた値に
等しくない（ＥＡ０＋１≠ＥＢ０）とき、第３の指数部
比較回路４３は第３の比較された信号ＣＰ３として論理
０値に等しい第３のビットＰ0 （Ｐ0＝０）を出力す
る。
【００４０】第４の指数部比較回路４４には第１および
第２の指数部ＥＡおよびＥＢの上位９ビットが供給され
る。第４の指数部比較回路４４は第１の指数部ＥＡの上
位９ビットと第２の指数部ＥＢの上位９ビットとを比較
して、第４の比較結果の第４の比較された信号ＣＰ４を
出力する。第４の比較結果は、第１の上位値ＥＡ０が第
２の上位値ＥＢ０に１を加えた値に等しい（ＥＢ０＋１
＝ＥＡ０）か否かを表す。もっと詳細に述べると、第４
の比較された信号ＣＰ４はＰ1によって示される１ビッ
トをもつ。１ビットＰ1 を第４のビットと呼ぶ。第１の
上位値ＥＡ０が第２の上位値ＥＢ０に１を加えた値に等
しい（ＥＢ０＋１＝ＥＡ０）とき、第４の指数部比較回
路４４は第４の比較された信号ＣＰ４として論理１値に
等しい第４のビットＰ1 （Ｐ1 ＝１）を出力する。第１
の上位値ＥＡ０が第２の上位値ＥＢ０に１を加えた値に
等しくない（ＥＢ０＋１≠ＥＡ０）とき、第４の指数部
比較回路４４は第４の比較された信号ＣＰ４として論理
０値に等しい第４のビットＰ1 （Ｐ1＝０）を出力す
る。
第２の指数部ＥＡおよびＥＢの上位９ビットが供給され
る。第４の指数部比較回路４４は第１の指数部ＥＡの上
位９ビットと第２の指数部ＥＢの上位９ビットとを比較
して、第４の比較結果の第４の比較された信号ＣＰ４を
出力する。第４の比較結果は、第１の上位値ＥＡ０が第
２の上位値ＥＢ０に１を加えた値に等しい（ＥＢ０＋１
＝ＥＡ０）か否かを表す。もっと詳細に述べると、第４
の比較された信号ＣＰ４はＰ1によって示される１ビッ
トをもつ。１ビットＰ1 を第４のビットと呼ぶ。第１の
上位値ＥＡ０が第２の上位値ＥＢ０に１を加えた値に等
しい（ＥＢ０＋１＝ＥＡ０）とき、第４の指数部比較回
路４４は第４の比較された信号ＣＰ４として論理１値に
等しい第４のビットＰ1 （Ｐ1 ＝１）を出力する。第１
の上位値ＥＡ０が第２の上位値ＥＢ０に１を加えた値に
等しくない（ＥＢ０＋１≠ＥＡ０）とき、第４の指数部
比較回路４４は第４の比較された信号ＣＰ４として論理
０値に等しい第４のビットＰ1 （Ｐ1＝０）を出力す
る。
【００４１】指数部比較装置２８は第１ないし第４の信
号線４６，４７，４８，および４９を介して第１および
第２の選択回路３１および３２に接続される。第１ない
し第４の比較された信号ＣＰ１〜ＣＰ４は第１ないし第
４の信号線４６〜４９を介して第１および第２の選択回
路３１および３２に供給される。従って、第１ないし第
４の信号線４６〜４９は、第１および第２の選択回路３
１および３２へ第１ないし第４の比較された信号ＣＰ１
〜ＣＰ４を一纏めにして比較結果信号として供給する供
給手段として働く。もっと詳細に述べると、第１ないし
第３の比較された信号ＣＰ１〜ＣＰ３は、第１ないし第
３の信号線４６〜４８を介して第１の選択回路３１へ供
給される。第１、第２、および第４の比較された信号Ｃ
Ｐ１，ＣＰ２，およびＣＰ４は、第１、第２、および第
４の信号線４６，４７，および４９を介して第２の選択
回路３２に供給される。
号線４６，４７，４８，および４９を介して第１および
第２の選択回路３１および３２に接続される。第１ない
し第４の比較された信号ＣＰ１〜ＣＰ４は第１ないし第
４の信号線４６〜４９を介して第１および第２の選択回
路３１および３２に供給される。従って、第１ないし第
４の信号線４６〜４９は、第１および第２の選択回路３
１および３２へ第１ないし第４の比較された信号ＣＰ１
〜ＣＰ４を一纏めにして比較結果信号として供給する供
給手段として働く。もっと詳細に述べると、第１ないし
第３の比較された信号ＣＰ１〜ＣＰ３は、第１ないし第
３の信号線４６〜４８を介して第１の選択回路３１へ供
給される。第１、第２、および第４の比較された信号Ｃ
Ｐ１，ＣＰ２，およびＣＰ４は、第１、第２、および第
４の信号線４６，４７，および４９を介して第２の選択
回路３２に供給される。
【００４２】第１の選択回路３１は第１の減算回路２６
に接続されている。第１の選択回路３１には、０のシフ
ト量を示す第１の値信号“０”と第１の予め定められた
自然数Ｎすなわち４８より大きいシフト量を示す第２の
値信号“６４”が供給される。第１および第２の値信号
“０”および“６４”の各々は７ビットによって表され
る。もっと詳細に述べると、第１の値信号“０”は２進
の０００００００によって表される。第２の値信号“６
４”は２進の１００００００によって表される。比較結
果信号に応答して、後述するように、第１の選択回路３
１は第１の差信号ＲＳ１と第１および第２の値信号
“０”および“６４”の１つを選択して、第１の右シフ
ト量を表す第１の右シフト量信号として第１の選択され
た信号ＳＤ１を出力する。
に接続されている。第１の選択回路３１には、０のシフ
ト量を示す第１の値信号“０”と第１の予め定められた
自然数Ｎすなわち４８より大きいシフト量を示す第２の
値信号“６４”が供給される。第１および第２の値信号
“０”および“６４”の各々は７ビットによって表され
る。もっと詳細に述べると、第１の値信号“０”は２進
の０００００００によって表される。第２の値信号“６
４”は２進の１００００００によって表される。比較結
果信号に応答して、後述するように、第１の選択回路３
１は第１の差信号ＲＳ１と第１および第２の値信号
“０”および“６４”の１つを選択して、第１の右シフ
ト量を表す第１の右シフト量信号として第１の選択され
た信号ＳＤ１を出力する。
【００４３】第２の選択回路３２は第２の減算回路２７
に接続されている。第２の選択回路３２には、第１およ
び第２の値信号“０”および“６４”が供給される。比
較結果信号に応答して、後述するように、第２の選択回
路３２は第２の差信号ＲＳ２と第１および第２の値信号
“０”および“６４”の１つを選択して、第２の右シフ
ト量を表す第２の右シフト量信号として第２の選択され
た信号ＳＤ２を出力する。
に接続されている。第２の選択回路３２には、第１およ
び第２の値信号“０”および“６４”が供給される。比
較結果信号に応答して、後述するように、第２の選択回
路３２は第２の差信号ＲＳ２と第１および第２の値信号
“０”および“６４”の１つを選択して、第２の右シフ
ト量を表す第２の右シフト量信号として第２の選択され
た信号ＳＤ２を出力する。
【００４４】第１のレジスタ３６は第１の選択回路３１
に接続されている。第１のレジスタ３６は第１の選択さ
れた信号ＳＤ１として第１の保持された信号を出力す
る。第１のレジスタ３６は第１の保持された信号を第１
の右シフト量信号として出力する。第２のレジスタ３７
は第２の選択回路３２に接続されている。第２のレジス
タ３７は第２の選択された信号ＳＤ２として第２の保持
された信号を出力する。第２のレジスタ３７は第２の保
持された信号を第２の右シフト量信号として出力する。
に接続されている。第１のレジスタ３６は第１の選択さ
れた信号ＳＤ１として第１の保持された信号を出力す
る。第１のレジスタ３６は第１の保持された信号を第１
の右シフト量信号として出力する。第２のレジスタ３７
は第２の選択回路３２に接続されている。第２のレジス
タ３７は第２の選択された信号ＳＤ２として第２の保持
された信号を出力する。第２のレジスタ３７は第２の保
持された信号を第２の右シフト量信号として出力する。
【００４５】図３および図４に移って、第１および第２
の指数部比較回路４１および４２について説明する。第
１および第２の指数部ＥＡおよびＥＢが下記のように数
式１および数式２で表されるとする。
の指数部比較回路４１および４２について説明する。第
１および第２の指数部ＥＡおよびＥＢが下記のように数
式１および数式２で表されるとする。
【００４６】
【数１】
【００４７】
【数２】
【００４８】第１および第２の指数部比較回路４１およ
び４２による比較のために、ビットｓ1 ，ｓ2 ，ｓ4 ，
ｓ6 ，ｓ8 ，ｓ10，ｓ12，およびｓ14とビットｔ1 ，ｔ
2 ，ｔ4 ，ｔ6 ，ｔ8 ，ｔ10，ｔ12，およびｔ14を、下
記の論理式３〜６によって計算する。
び４２による比較のために、ビットｓ1 ，ｓ2 ，ｓ4 ，
ｓ6 ，ｓ8 ，ｓ10，ｓ12，およびｓ14とビットｔ1 ，ｔ
2 ，ｔ4 ，ｔ6 ，ｔ8 ，ｔ10，ｔ12，およびｔ14を、下
記の論理式３〜６によって計算する。
【００４９】
【数３】
【００５０】
【数４】
【００５１】
【数５】
【００５２】
【数６】
【００５３】ここで、ｉは２，４，６，８，１０，１
２，および１４から選択された第１の変数を表し、記号
×は論理積演算子を表し、記号＋は論理和演算子を表わ
す。このような事情の下では、第１の比較された信号Ｃ
Ｐ１の２ビットＳ0 およびＴ0 と第２の比較された信号
ＣＰ２の２ビットＳ1 およびＴ1 とは下記の論理式７〜
１０によって与えられる。
２，および１４から選択された第１の変数を表し、記号
×は論理積演算子を表し、記号＋は論理和演算子を表わ
す。このような事情の下では、第１の比較された信号Ｃ
Ｐ１の２ビットＳ0 およびＴ0 と第２の比較された信号
ＣＰ２の２ビットＳ1 およびＴ1 とは下記の論理式７〜
１０によって与えられる。
【００５４】
【数７】
【００５５】
【数８】
【００５６】
【数９】
【００５７】
【数１０】
【００５８】従って、第１および第２の指数部比較回路
４１および４２は、それぞれ、図３および図４に示され
るような、複数のゲートによって構成される。
４１および４２は、それぞれ、図３および図４に示され
るような、複数のゲートによって構成される。
【００５９】図５および図６に移って、第３および第４
の指数部比較回路４３および４４について説明する。第
３および第４の指数部比較回路４３および４４による比
較のために、ビットＸ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ，Ｘ5 ，Ｘ
6 ，Ｘ7 ，Ｘ8，およびＸ9 と、ビットＹ1 ，Ｙ2 ，Ｙ
3 ，Ｙ4 ，Ｙ5 ，Ｙ6 ，Ｙ7 ，Ｙ8 ，およびＹ9 と、ビ
ットＺ1 ，Ｚ2 ，Ｚ3 ，Ｚ4 ，Ｚ5 ，Ｚ6 ，Ｚ7 ，
Ｚ8 ，およびＺ9 と、を下記の論理式１１〜１３によっ
て計算する。
の指数部比較回路４３および４４について説明する。第
３および第４の指数部比較回路４３および４４による比
較のために、ビットＸ1 ，Ｘ2 ，Ｘ3 ，Ｘ4 ，Ｘ5 ，Ｘ
6 ，Ｘ7 ，Ｘ8，およびＸ9 と、ビットＹ1 ，Ｙ2 ，Ｙ
3 ，Ｙ4 ，Ｙ5 ，Ｙ6 ，Ｙ7 ，Ｙ8 ，およびＹ9 と、ビ
ットＺ1 ，Ｚ2 ，Ｚ3 ，Ｚ4 ，Ｚ5 ，Ｚ6 ，Ｚ7 ，
Ｚ8 ，およびＺ9 と、を下記の論理式１１〜１３によっ
て計算する。
【００６０】
【数１１】
【００６１】
【数１２】
【００６２】
【数１３】
【００６３】ここで、ｊは１〜９の間から選択された第
２の変数を表し、記号◎は排他的論理和演算子を表わ
す。このような事情の下では、第３の比較された信号Ｃ
Ｐ３のビットＰ0 と第４の比較された信号ＣＰ４のビッ
トＰ1 とは下記の論理式１４および１５によって与えら
れる。
２の変数を表し、記号◎は排他的論理和演算子を表わ
す。このような事情の下では、第３の比較された信号Ｃ
Ｐ３のビットＰ0 と第４の比較された信号ＣＰ４のビッ
トＰ1 とは下記の論理式１４および１５によって与えら
れる。
【００６４】
【数１４】
【００６５】
【数１５】
【００６６】従って、第３および第４の指数部比較回路
４３および４４は、それぞれ、図５および図６に示され
るような、複数のゲートによって構成される。
４３および４４は、それぞれ、図５および図６に示され
るような、複数のゲートによって構成される。
【００６７】図７に移って、第１の選択回路３１につい
て説明する。第１の選択回路３１は、第１の指数部ＥＡ
が第２の指数部ＥＢ以上（ＥＡ≧ＥＢ）であるとき、第
１の選択された信号ＳＤ１として第１の値信号“０”を
選択する。すなわち、第１の選択回路３１は、（１）第
１の比較結果が第１の上位値ＥＡ０が第２の上位値ＥＢ
０より大きい（ＥＡ０＞ＥＢ０）ことを示していると
き、または（２）第１および第２の比較結果が、第１の
上位値ＥＡ０が第２の上位値ＥＢ０に等しく（ＥＡ０＝
ＥＢ０）、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ
１以上（ＥＡ１≧ＥＢ１）であることを示していると
き、第１の選択された信号ＳＤ１として第１の値信号
“０”を選択する。
て説明する。第１の選択回路３１は、第１の指数部ＥＡ
が第２の指数部ＥＢ以上（ＥＡ≧ＥＢ）であるとき、第
１の選択された信号ＳＤ１として第１の値信号“０”を
選択する。すなわち、第１の選択回路３１は、（１）第
１の比較結果が第１の上位値ＥＡ０が第２の上位値ＥＢ
０より大きい（ＥＡ０＞ＥＢ０）ことを示していると
き、または（２）第１および第２の比較結果が、第１の
上位値ＥＡ０が第２の上位値ＥＢ０に等しく（ＥＡ０＝
ＥＢ０）、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ
１以上（ＥＡ１≧ＥＢ１）であることを示していると
き、第１の選択された信号ＳＤ１として第１の値信号
“０”を選択する。
【００６８】換言すれば、第１の選択回路３１は、第１
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＳ1 との組み合わせ
が下記の論理式１６を満足するときに、第１の選択され
た信号ＳＤ１として第１の値信号“０”を選択する。
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＳ1 との組み合わせ
が下記の論理式１６を満足するときに、第１の選択され
た信号ＳＤ１として第１の値信号“０”を選択する。
【００６９】
【数１６】
【００７０】第１の選択回路３１は、（１）第１および
第２の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０に等しく（ＥＡ０＝ＥＢ０）、かつ第１の下位値
ＥＡ１が第２の下位値ＥＢ１以下（ＥＡ１≦ＥＢ１）で
あることを示しているとき、または（２）第３および第
２の比較結果が、第２の上位値ＥＢ０が第１の上位値Ｅ
Ａ０に１を加えた値に等しく（ＥＡ０＋１＝ＥＢ０）、
かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１以上（Ｅ
Ａ１≧ＥＢ１）であることを示しているときに、第１の
選択された信号ＳＤ１として第１の差信号ＲＳ１を選択
する。
第２の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０に等しく（ＥＡ０＝ＥＢ０）、かつ第１の下位値
ＥＡ１が第２の下位値ＥＢ１以下（ＥＡ１≦ＥＢ１）で
あることを示しているとき、または（２）第３および第
２の比較結果が、第２の上位値ＥＢ０が第１の上位値Ｅ
Ａ０に１を加えた値に等しく（ＥＡ０＋１＝ＥＢ０）、
かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１以上（Ｅ
Ａ１≧ＥＢ１）であることを示しているときに、第１の
選択された信号ＳＤ１として第１の差信号ＲＳ１を選択
する。
【００７１】換言すれば、第１の選択回路３１は、第１
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２の２ビットＳ1 およびＴ1 と
第３の比較された信号ＣＰ３のビットＰ0 との組み合わ
せが下記の論理式１７を満足するときに、第１の選択さ
れた信号ＳＤ１として第１の差信号ＲＳ１を選択する。
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２の２ビットＳ1 およびＴ1 と
第３の比較された信号ＣＰ３のビットＰ0 との組み合わ
せが下記の論理式１７を満足するときに、第１の選択さ
れた信号ＳＤ１として第１の差信号ＲＳ１を選択する。
【００７２】
【数１７】
【００７３】第１の選択回路３１は、（１）第３および
第２の比較結果が、第２の上位値ＥＢ０が第１の上位値
ＥＡ０に１を加えた値に等しく（ＥＡ０＋１＝ＥＢ
０）、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１以
下（ＥＡ１≦ＥＢ１）であることを示しているとき，ま
たは（２）第３および第１の比較結果が、第２の上位値
ＥＢ０が第１の上位値ＥＡ０に１を加えた値に等しくな
く（ＥＡ０＋１≠ＥＢ０）、かつ第１の上位値ＥＡ０が
第２の上位値ＥＢ０より小さい（ＥＡ０＜ＥＢ０）こと
を示しているときに、第１の選択された信号ＳＤ１とし
て第２の値信号“６４”を選択する。
第２の比較結果が、第２の上位値ＥＢ０が第１の上位値
ＥＡ０に１を加えた値に等しく（ＥＡ０＋１＝ＥＢ
０）、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１以
下（ＥＡ１≦ＥＢ１）であることを示しているとき，ま
たは（２）第３および第１の比較結果が、第２の上位値
ＥＢ０が第１の上位値ＥＡ０に１を加えた値に等しくな
く（ＥＡ０＋１≠ＥＢ０）、かつ第１の上位値ＥＡ０が
第２の上位値ＥＢ０より小さい（ＥＡ０＜ＥＢ０）こと
を示しているときに、第１の選択された信号ＳＤ１とし
て第２の値信号“６４”を選択する。
【００７４】換言すれば、第１の選択回路３１は、第１
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＴ1 と第３の比較さ
れた信号ＣＰ３のビットＰ0 との組み合わせが下記の論
理式１８を満足するときに、第１の選択された信号ＳＤ
１として第２の値信号“６４”を選択する。
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＴ1 と第３の比較さ
れた信号ＣＰ３のビットＰ0 との組み合わせが下記の論
理式１８を満足するときに、第１の選択された信号ＳＤ
１として第２の値信号“６４”を選択する。
【００７５】
【数１８】
【００７６】したがって、第１の選択回路３１は図７に
示されるような複数のゲートによって構成される。
示されるような複数のゲートによって構成される。
【００７７】図７において、第１の選択回路３１は、第
１および第２の比較結果が、第１の上位値ＥＡ０が第２
の上位値ＥＢ０に等しく（ＥＡ０＝ＥＢ０）、かつ第１
の下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１
＝ＥＢ１）ことを示しているときに、第１の選択された
信号ＳＤ１として第１の差信号ＲＳ１を選択している。
また、第１の選択回路３１は、第３および第２の比較結
果が、第２の上位値ＥＢ０が第１の上位値ＥＡ０に１を
加えた値に等しく（ＥＡ０＋１＝ＥＢ０）、かつ第１の
下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝
ＥＢ１）ことを示しているときに，第１の選択された信
号ＳＤ１として第２の値信号“６４”を選択している。
１および第２の比較結果が、第１の上位値ＥＡ０が第２
の上位値ＥＢ０に等しく（ＥＡ０＝ＥＢ０）、かつ第１
の下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１
＝ＥＢ１）ことを示しているときに、第１の選択された
信号ＳＤ１として第１の差信号ＲＳ１を選択している。
また、第１の選択回路３１は、第３および第２の比較結
果が、第２の上位値ＥＢ０が第１の上位値ＥＡ０に１を
加えた値に等しく（ＥＡ０＋１＝ＥＢ０）、かつ第１の
下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝
ＥＢ１）ことを示しているときに，第１の選択された信
号ＳＤ１として第２の値信号“６４”を選択している。
【００７８】しかしながら、第１の選択回路３１は、第
１および第２の比較結果が、第１の上位値ＥＡ０が第２
の上位値ＥＢ０に等しく（ＥＡ０＝ＥＢ０）、かつ第１
の下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１
＝ＥＢ１）ことを示しているときに、第１の選択された
信号ＳＤ１として第１の差信号ＲＳ１の代わりに第１の
値信号“０”を選択しても良い。また、第１の選択回路
３１は、第３および第２の比較結果が、第２の上位値Ｅ
Ｂ０が第１の上位値ＥＡ０に１を加えた値に等しく（Ｅ
Ａ０＋１＝ＥＢ０）、かつ第１の下位値ＥＡ１が第２の
下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示して
いるときに，第１の選択された信号ＳＤ１として第２の
値信号“６４”の代わりに第１の差信号ＲＳ１を選択し
ても良い。
１および第２の比較結果が、第１の上位値ＥＡ０が第２
の上位値ＥＢ０に等しく（ＥＡ０＝ＥＢ０）、かつ第１
の下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１
＝ＥＢ１）ことを示しているときに、第１の選択された
信号ＳＤ１として第１の差信号ＲＳ１の代わりに第１の
値信号“０”を選択しても良い。また、第１の選択回路
３１は、第３および第２の比較結果が、第２の上位値Ｅ
Ｂ０が第１の上位値ＥＡ０に１を加えた値に等しく（Ｅ
Ａ０＋１＝ＥＢ０）、かつ第１の下位値ＥＡ１が第２の
下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示して
いるときに，第１の選択された信号ＳＤ１として第２の
値信号“６４”の代わりに第１の差信号ＲＳ１を選択し
ても良い。
【００７９】図８に移って、第２の選択回路３２につい
て説明する。第２の選択回路３１は、第２の指数部ＥＢ
が第１の指数部ＥＡ以上（ＥＢ≧ＥＡ）であるとき、第
２の選択された信号ＳＤ２として第１の値信号“０”を
選択する。すなわち、第２の選択回路３２は、（１）第
１の比較結果が第２の上位値ＥＢ０が第１の上位値ＥＡ
０より大きい（ＥＢ０＞ＥＡ０）ことを示していると
き、または（２）第１および第２の比較結果が、第２の
上位値ＥＢ０が第１の上位値ＥＡ０に等しく（ＥＢ０＝
ＥＡ０）、かつ第２の下位値ＥＢ１が第１の下位値ＥＡ
１以上（ＥＢ１≧ＥＡ１）であることを示していると
き、第２の選択された信号ＳＤ２として第１の値信号
“０”を選択する。
て説明する。第２の選択回路３１は、第２の指数部ＥＢ
が第１の指数部ＥＡ以上（ＥＢ≧ＥＡ）であるとき、第
２の選択された信号ＳＤ２として第１の値信号“０”を
選択する。すなわち、第２の選択回路３２は、（１）第
１の比較結果が第２の上位値ＥＢ０が第１の上位値ＥＡ
０より大きい（ＥＢ０＞ＥＡ０）ことを示していると
き、または（２）第１および第２の比較結果が、第２の
上位値ＥＢ０が第１の上位値ＥＡ０に等しく（ＥＢ０＝
ＥＡ０）、かつ第２の下位値ＥＢ１が第１の下位値ＥＡ
１以上（ＥＢ１≧ＥＡ１）であることを示していると
き、第２の選択された信号ＳＤ２として第１の値信号
“０”を選択する。
【００８０】換言すれば、第２の選択回路３２は、第１
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＴ1 との組み合わせ
が下記の論理式１９を満足するときに、第２の選択され
た信号ＳＤ２として第１の値信号“０”を選択する。
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＴ1 との組み合わせ
が下記の論理式１９を満足するときに、第２の選択され
た信号ＳＤ２として第１の値信号“０”を選択する。
【００８１】
【数１９】
【００８２】第２の選択回路３２は、（１）第１および
第２の比較結果が、第２の上位値ＥＢ０が第１の上位値
ＥＡ０に等しく（ＥＢ０＝ＥＡ０）、かつ第２の下位値
ＥＢ１が第１の下位値ＥＡ１以下（ＥＢ１≦ＥＡ１）で
あることを示しているとき、または（２）第４および第
２の比較結果が、第１の上位値ＥＡ０が第２の上位値Ｅ
Ｂ０に１を加えた値に等しく（ＥＢ０＋１＝ＥＡ０）、
かつ第２の下位値ＥＢ１が第１の下位値ＥＡ１以上（Ｅ
Ｂ１≧ＥＡ１）であることを示しているときに、第２の
選択された信号ＳＤ２として第２の差信号ＲＳ２を選択
する。
第２の比較結果が、第２の上位値ＥＢ０が第１の上位値
ＥＡ０に等しく（ＥＢ０＝ＥＡ０）、かつ第２の下位値
ＥＢ１が第１の下位値ＥＡ１以下（ＥＢ１≦ＥＡ１）で
あることを示しているとき、または（２）第４および第
２の比較結果が、第１の上位値ＥＡ０が第２の上位値Ｅ
Ｂ０に１を加えた値に等しく（ＥＢ０＋１＝ＥＡ０）、
かつ第２の下位値ＥＢ１が第１の下位値ＥＡ１以上（Ｅ
Ｂ１≧ＥＡ１）であることを示しているときに、第２の
選択された信号ＳＤ２として第２の差信号ＲＳ２を選択
する。
【００８３】換言すれば、第２の選択回路３２は、第１
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２の２ビットＳ1 およびＴ1 と
第４の比較された信号ＣＰ４のビットＰ1 との組み合わ
せが下記の論理式２０を満足するときに、第２の選択さ
れた信号ＳＤ２として第２の差信号ＲＳ２を選択する。
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２の２ビットＳ1 およびＴ1 と
第４の比較された信号ＣＰ４のビットＰ1 との組み合わ
せが下記の論理式２０を満足するときに、第２の選択さ
れた信号ＳＤ２として第２の差信号ＲＳ２を選択する。
【００８４】
【数２０】
【００８５】第２の選択回路３２は、（１）第４および
第２の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０に１を加えた値に等しく（ＥＢ０＋１＝ＥＡ
０）、かつ第２の下位値ＥＢ１が第１の下位値ＥＡ１以
下（ＥＢ１≦ＥＡ１）であることを示しているとき，ま
たは（２）第４および第１の比較結果が、第１の上位値
ＥＡ０が第２の上位値ＥＢ０に１を加えた値に等しくな
く（ＥＢ０＋１≠ＥＡ０）、かつ第２の上位値ＥＢ０が
第１の上位値ＥＡ０より小さい（ＥＢ０＜ＥＡ０）こと
を示しているときに、第２の選択された信号ＳＤ２とし
て第２の値信号“６４”を選択する。
第２の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０に１を加えた値に等しく（ＥＢ０＋１＝ＥＡ
０）、かつ第２の下位値ＥＢ１が第１の下位値ＥＡ１以
下（ＥＢ１≦ＥＡ１）であることを示しているとき，ま
たは（２）第４および第１の比較結果が、第１の上位値
ＥＡ０が第２の上位値ＥＢ０に１を加えた値に等しくな
く（ＥＢ０＋１≠ＥＡ０）、かつ第２の上位値ＥＢ０が
第１の上位値ＥＡ０より小さい（ＥＢ０＜ＥＡ０）こと
を示しているときに、第２の選択された信号ＳＤ２とし
て第２の値信号“６４”を選択する。
【００８６】換言すれば、第２の選択回路３２は、第１
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＴ1 と第４の比較さ
れた信号ＣＰ４のビットＰ1 との組み合わせが下記の論
理式２１を満足するときに、第２の選択された信号ＳＤ
２として第２の値信号“６４”を選択する。
の比較された信号ＣＰ１の２ビットＳ0 およびＴ0 と第
２の比較された信号ＣＰ２のビットＴ1 と第４の比較さ
れた信号ＣＰ４のビットＰ1 との組み合わせが下記の論
理式２１を満足するときに、第２の選択された信号ＳＤ
２として第２の値信号“６４”を選択する。
【００８７】
【数２１】
【００８８】したがって、第２の選択回路３２は図８に
示されるような複数のゲートによって構成される。
示されるような複数のゲートによって構成される。
【００８９】図８において、第２の選択回路３２は、第
１および第２の比較結果が、第２の上位値ＥＢ０が第１
の上位値ＥＡ０に等しく（ＥＢ０＝ＥＡ０）、かつ第２
の下位値ＥＢ１が第１の下位値ＥＡ１に等しい（ＥＢ１
＝ＥＡ１）ことを示しているときに、第２の選択された
信号ＳＤ２として第２の差信号ＲＳ２を選択している。
また、第２の選択回路３２は、第４および第２の比較結
果が、第１の上位値ＥＡ０が第２の上位値ＥＢ０に１を
加えた値に等しく（ＥＢ０＋１＝ＥＡ０）、かつ第２の
下位値ＥＢ１が第１の下位値ＥＡ１に等しい（ＥＢ１＝
ＥＡ１）ことを示しているときに、第２の選択された信
号ＳＤ２として第２の値信号“６４”を選択している。
１および第２の比較結果が、第２の上位値ＥＢ０が第１
の上位値ＥＡ０に等しく（ＥＢ０＝ＥＡ０）、かつ第２
の下位値ＥＢ１が第１の下位値ＥＡ１に等しい（ＥＢ１
＝ＥＡ１）ことを示しているときに、第２の選択された
信号ＳＤ２として第２の差信号ＲＳ２を選択している。
また、第２の選択回路３２は、第４および第２の比較結
果が、第１の上位値ＥＡ０が第２の上位値ＥＢ０に１を
加えた値に等しく（ＥＢ０＋１＝ＥＡ０）、かつ第２の
下位値ＥＢ１が第１の下位値ＥＡ１に等しい（ＥＢ１＝
ＥＡ１）ことを示しているときに、第２の選択された信
号ＳＤ２として第２の値信号“６４”を選択している。
【００９０】しかしながら、第２の選択回路３２は、第
１および第２の比較結果が、第２の上位値ＥＢ０が第１
の上位値ＥＡ０に等しく（ＥＢ０＝ＥＡ０）、かつ第２
の下位値ＥＢ１が第１の下位値ＥＡ１に等しい（ＥＢ１
＝ＥＡ１）ことを示しているときに、第２の選択された
信号ＳＤ２として第２の差信号ＲＳ２の代わりに第１の
値信号“０”を選択しても良い。また、第２の選択回路
３２は、第４および第２の比較結果が、第１の上位値Ｅ
Ａ０が第２の上位値ＥＢ０に１を加えた値に等しく（Ｅ
Ｂ０＋１＝ＥＡ０）、かつ第２の下位値ＥＢ１が第１の
下位値ＥＡ１に等しい（ＥＢ１＝ＥＡ１）ことを示して
いるときに，第２の選択された信号ＳＤ２として第２の
値信号“６４”の代わりに第２の差信号ＲＳ２を選択し
ても良い。
１および第２の比較結果が、第２の上位値ＥＢ０が第１
の上位値ＥＡ０に等しく（ＥＢ０＝ＥＡ０）、かつ第２
の下位値ＥＢ１が第１の下位値ＥＡ１に等しい（ＥＢ１
＝ＥＡ１）ことを示しているときに、第２の選択された
信号ＳＤ２として第２の差信号ＲＳ２の代わりに第１の
値信号“０”を選択しても良い。また、第２の選択回路
３２は、第４および第２の比較結果が、第１の上位値Ｅ
Ａ０が第２の上位値ＥＢ０に１を加えた値に等しく（Ｅ
Ｂ０＋１＝ＥＡ０）、かつ第２の下位値ＥＢ１が第１の
下位値ＥＡ１に等しい（ＥＢ１＝ＥＡ１）ことを示して
いるときに，第２の選択された信号ＳＤ２として第２の
値信号“６４”の代わりに第２の差信号ＲＳ２を選択し
ても良い。
【００９１】図９を参照して、本発明の実施例によるシ
フト量算出方法は、第１および第２の入力データＡおよ
びＢの浮動小数点演算を実行する浮動小数点演算器のた
めのシフト量を算出するものである。第１および第２の
入力データＡおよびＢは浮動小数点表示によって表され
る。前の図２（ｃ）に示されるように、第１の入力デー
タＡは１ビット長の第１の符号部ＳＡと、１５ビット長
の第１の指数部ＥＡと、４８ビット長の第１の仮数部Ｍ
Ａとから成る。同様に、第２の入力データＢは、図２
（ｄ）に示されるように、１ビット長の第２の符号部Ｓ
Ｂと、１５ビット長の第２の指数部ＥＢと、４８ビット
長の第２の仮数部ＭＢとから成る。第１の指数部ＥＡ
は、下位６ビットと上位９ビットから成り、それらは、
それぞれ、第１の下位値ＥＡ１と第１の上位値ＥＡ０を
表している。同様に、第２の指数部ＥＢは、下位６ビッ
トと上位９ビットから成り、それらは、それぞれ、第２
の下位値ＥＢ１と第２の上位値ＥＢ０を表している。第
１および第２の指数部ＥＡおよびＥＢは、それぞれ、第
１および第２の下位数＃ＥＡ１および＃ＥＢ１を表す下
位７ビットをもつ。
フト量算出方法は、第１および第２の入力データＡおよ
びＢの浮動小数点演算を実行する浮動小数点演算器のた
めのシフト量を算出するものである。第１および第２の
入力データＡおよびＢは浮動小数点表示によって表され
る。前の図２（ｃ）に示されるように、第１の入力デー
タＡは１ビット長の第１の符号部ＳＡと、１５ビット長
の第１の指数部ＥＡと、４８ビット長の第１の仮数部Ｍ
Ａとから成る。同様に、第２の入力データＢは、図２
（ｄ）に示されるように、１ビット長の第２の符号部Ｓ
Ｂと、１５ビット長の第２の指数部ＥＢと、４８ビット
長の第２の仮数部ＭＢとから成る。第１の指数部ＥＡ
は、下位６ビットと上位９ビットから成り、それらは、
それぞれ、第１の下位値ＥＡ１と第１の上位値ＥＡ０を
表している。同様に、第２の指数部ＥＢは、下位６ビッ
トと上位９ビットから成り、それらは、それぞれ、第２
の下位値ＥＢ１と第２の上位値ＥＢ０を表している。第
１および第２の指数部ＥＡおよびＥＢは、それぞれ、第
１および第２の下位数＃ＥＡ１および＃ＥＢ１を表す下
位７ビットをもつ。
【００９２】シフト量は、第１および第２の仮数部ＭＡ
およびＭＢの浮動少数点を等しくするために必要なもの
である。シフト量は第１および第２の仮数部ＭＡおよび
ＭＢを、それぞれ、右方向へシフトするための第１およ
び第２の右シフト量ＳＤ１およびＳＤ２から成る。
およびＭＢの浮動少数点を等しくするために必要なもの
である。シフト量は第１および第２の仮数部ＭＡおよび
ＭＢを、それぞれ、右方向へシフトするための第１およ
び第２の右シフト量ＳＤ１およびＳＤ２から成る。
【００９３】次に、本発明によるシフト量算出方法の動
作について説明する。
作について説明する。
【００９４】図９に示されるように、図示のシフト量算
出方法は、第１ないし第１３のステップＡ，Ｂ，Ｃ，
Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ，およびＭを含
む。
出方法は、第１ないし第１３のステップＡ，Ｂ，Ｃ，
Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ，およびＭを含
む。
【００９５】第１のステップＡは、第１の指数部ＥＡの
上位９ビットと第２の指数部ＥＢの上位９ビットとを比
較して、第１の上位値ＥＡ０が第２の上位値ＥＢ０より
小さいか、等しいか、または大きいか（ＥＡ０＜ＥＢ
０，ＥＡ０＝ＥＢ０，またはＥＡ０＞ＥＢ０）どうかの
判定による第１の比較結果を与える。第１の比較結果が
第１の上位値ＥＡ０が第２の上位値ＥＢ０より小さい
（ＥＡ０＜ＥＢ０）ことを示しているとき、第１のステ
ップＡは第２のステップＢへ進む。第１の比較結果が第
１の上位値ＥＡ０が第２の上位値ＥＢ０より大きい（Ｅ
Ａ０＞ＥＢ０）ことを示しているとき、第１のステップ
Ａに第３のステップＣが続く。第１の比較結果が第１の
上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０＝
ＥＢ０）ことを示しているとき、第１のステップＡに第
４のステップＤが続く。
上位９ビットと第２の指数部ＥＢの上位９ビットとを比
較して、第１の上位値ＥＡ０が第２の上位値ＥＢ０より
小さいか、等しいか、または大きいか（ＥＡ０＜ＥＢ
０，ＥＡ０＝ＥＢ０，またはＥＡ０＞ＥＢ０）どうかの
判定による第１の比較結果を与える。第１の比較結果が
第１の上位値ＥＡ０が第２の上位値ＥＢ０より小さい
（ＥＡ０＜ＥＢ０）ことを示しているとき、第１のステ
ップＡは第２のステップＢへ進む。第１の比較結果が第
１の上位値ＥＡ０が第２の上位値ＥＢ０より大きい（Ｅ
Ａ０＞ＥＢ０）ことを示しているとき、第１のステップ
Ａに第３のステップＣが続く。第１の比較結果が第１の
上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０＝
ＥＢ０）ことを示しているとき、第１のステップＡに第
４のステップＤが続く。
【００９６】第１の上位値ＥＡ０が第２の上位値ＥＢ０
より小さい（ＥＡ０＜ＥＢ０）とき、第２のステップＢ
は、第１の指数部ＥＡの上位９ビットと第２の指数部Ｅ
Ｂの上位９ビットとを比較して、第２の上位値ＥＢ０が
第１の上位値ＥＡ０に１を加えた値に等しい（ＥＡ０＋
１＝ＥＢ０）かどうかの判定による第２の比較結果を与
える。第２の比較結果が第２の上位値ＥＢ０が第１の上
位値ＥＡ０に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ
０）ことを示しているとき、第２のステップＢは第５の
ステップＥへ進む。第２の比較結果が第２の上位値ＥＢ
０が第１の上位値ＥＡ０に１を加えた値に等しくない
（ＥＡ０＋１≠ＥＢ０）ことを示しているとき、第２の
ステップＢに第７のステップＧが続く。
より小さい（ＥＡ０＜ＥＢ０）とき、第２のステップＢ
は、第１の指数部ＥＡの上位９ビットと第２の指数部Ｅ
Ｂの上位９ビットとを比較して、第２の上位値ＥＢ０が
第１の上位値ＥＡ０に１を加えた値に等しい（ＥＡ０＋
１＝ＥＢ０）かどうかの判定による第２の比較結果を与
える。第２の比較結果が第２の上位値ＥＢ０が第１の上
位値ＥＡ０に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ
０）ことを示しているとき、第２のステップＢは第５の
ステップＥへ進む。第２の比較結果が第２の上位値ＥＢ
０が第１の上位値ＥＡ０に１を加えた値に等しくない
（ＥＡ０＋１≠ＥＢ０）ことを示しているとき、第２の
ステップＢに第７のステップＧが続く。
【００９７】第１の上位値ＥＡ０が第２の上位値ＥＢ０
より大きい（ＥＡ０＞ＥＢ０）とき、第３のステップＣ
は、第１の指数部ＥＡの上位９ビットと第２の指数部Ｅ
Ｂの上位９ビットとを比較して、第１の上位値ＥＡ０が
第２の上位値ＥＢ０に１を加えた値に等しい（ＥＢ０＋
１＝ＥＡ０）かどうかの判定による第３の比較結果を与
える。第３の比較結果が第１の上位値ＥＡ０が第２の上
位値ＥＢ０に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ
０）ことを示しているとき、第３のステップＣに第６の
ステップＦが続く。第３の比較結果が第１の上位値ＥＡ
０が第２の上位値ＥＢ０に１を加えた値に等しくない
（ＥＢ０＋１≠ＥＡ０）ことを示しているとき、第３の
ステップＣは第１０のステップＪに進む。
より大きい（ＥＡ０＞ＥＢ０）とき、第３のステップＣ
は、第１の指数部ＥＡの上位９ビットと第２の指数部Ｅ
Ｂの上位９ビットとを比較して、第１の上位値ＥＡ０が
第２の上位値ＥＢ０に１を加えた値に等しい（ＥＢ０＋
１＝ＥＡ０）かどうかの判定による第３の比較結果を与
える。第３の比較結果が第１の上位値ＥＡ０が第２の上
位値ＥＢ０に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ
０）ことを示しているとき、第３のステップＣに第６の
ステップＦが続く。第３の比較結果が第１の上位値ＥＡ
０が第２の上位値ＥＢ０に１を加えた値に等しくない
（ＥＢ０＋１≠ＥＡ０）ことを示しているとき、第３の
ステップＣは第１０のステップＪに進む。
【００９８】第１の上位値ＥＡ０が第２の上位値ＥＢ０
に等しい（ＥＡ０＝ＥＢ０）とき、第４のステップＤ
は、第１の指数部ＥＡの下位６ビットと第２の指数部Ｅ
Ｂの下位６ビットとを比較して、第１の下位値ＥＡ１が
第２の下位値ＥＢ２より小さいか、等しいか、または大
きいか（ＥＡ１＜ＥＢ１，ＥＡ１＝ＥＢ１，またはＥＡ
１＞ＥＢ１）どうかの判定による第４の比較結果を与え
る。第４の比較結果が第１の下位値ＥＡ１が第２の下位
値ＥＢ２より小さい（ＥＡ１＜ＥＢ１）ことを示してい
るとき、第４のステップＤは第８のステップＨへ進む。
第４の比較結果が第１の下位値ＥＡ１が第２の下位値Ｅ
Ｂ２より大きい（ＥＡ１＞ＥＢ１）ことを示していると
き、第４のステップＤに第９のステップＩが続く。第４
の比較結果が第１の下位値ＥＡ１が第２の下位値ＥＢ２
に等しい（ＥＡ１＝ＥＢ１）ことを示しているとき、第
４のステップＤに第１２のステップＬが続く。
に等しい（ＥＡ０＝ＥＢ０）とき、第４のステップＤ
は、第１の指数部ＥＡの下位６ビットと第２の指数部Ｅ
Ｂの下位６ビットとを比較して、第１の下位値ＥＡ１が
第２の下位値ＥＢ２より小さいか、等しいか、または大
きいか（ＥＡ１＜ＥＢ１，ＥＡ１＝ＥＢ１，またはＥＡ
１＞ＥＢ１）どうかの判定による第４の比較結果を与え
る。第４の比較結果が第１の下位値ＥＡ１が第２の下位
値ＥＢ２より小さい（ＥＡ１＜ＥＢ１）ことを示してい
るとき、第４のステップＤは第８のステップＨへ進む。
第４の比較結果が第１の下位値ＥＡ１が第２の下位値Ｅ
Ｂ２より大きい（ＥＡ１＞ＥＢ１）ことを示していると
き、第４のステップＤに第９のステップＩが続く。第４
の比較結果が第１の下位値ＥＡ１が第２の下位値ＥＢ２
に等しい（ＥＡ１＝ＥＢ１）ことを示しているとき、第
４のステップＤに第１２のステップＬが続く。
【００９９】第２の上位値ＥＢ０が第１の上位値ＥＡ０
に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ０）とき、
第５のステップＥは、第１の指数部ＥＡの下位６ビット
と第２の指数部ＥＡの下位６ビットとを比較して、第１
の下位値ＥＡが第２の下位値ＥＢ１より小さいか、等し
いか、または大きいか（ＥＡ１＜ＥＢ１，ＥＡ１＝ＥＢ
１，またはＥＡ１＞ＥＢ１）どうかの判定による第５の
比較結果を与える。第５の比較結果が第１の下位値ＥＡ
１が第２の下位値ＥＢ２より小さい（ＥＡ１＜ＥＢ１）
ことを示しているとき、第５のステップＥは第７のステ
ップＧへ進む。第５の比較結果が第１の下位値ＥＡ１が
第２の下位値ＥＢ２より大きい（ＥＡ１＞ＥＢ１）こと
を示しているとき、第５のステップＥに第８のステップ
Ｈが続く。第５の比較結果が第１の下位値ＥＡ１が第２
の下位値ＥＢ２に等しい（ＥＡ１＝ＥＢ１）ことを示し
ているとき、第５のステップＥに第１１のステップＫが
続く。
に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ０）とき、
第５のステップＥは、第１の指数部ＥＡの下位６ビット
と第２の指数部ＥＡの下位６ビットとを比較して、第１
の下位値ＥＡが第２の下位値ＥＢ１より小さいか、等し
いか、または大きいか（ＥＡ１＜ＥＢ１，ＥＡ１＝ＥＢ
１，またはＥＡ１＞ＥＢ１）どうかの判定による第５の
比較結果を与える。第５の比較結果が第１の下位値ＥＡ
１が第２の下位値ＥＢ２より小さい（ＥＡ１＜ＥＢ１）
ことを示しているとき、第５のステップＥは第７のステ
ップＧへ進む。第５の比較結果が第１の下位値ＥＡ１が
第２の下位値ＥＢ２より大きい（ＥＡ１＞ＥＢ１）こと
を示しているとき、第５のステップＥに第８のステップ
Ｈが続く。第５の比較結果が第１の下位値ＥＡ１が第２
の下位値ＥＢ２に等しい（ＥＡ１＝ＥＢ１）ことを示し
ているとき、第５のステップＥに第１１のステップＫが
続く。
【０１００】第１の上位値ＥＡ０が第２の上位値ＥＢ０
に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ０）とき、
第６のステップＦは、第１の指数部ＥＡの下位６ビット
と第２の指数部ＥＡの下位６ビットとを比較して、第１
の下位値ＥＡが第２の下位値ＥＢ１より小さいか、等し
いか、または大きいか（ＥＡ１＜ＥＢ１，ＥＡ１＝ＥＢ
１，またはＥＡ１＞ＥＢ１）どうかの判定による第６の
比較結果を与える。第６の比較結果が第１の下位値ＥＡ
１が第２の下位値ＥＢ２より小さい（ＥＡ１＜ＥＢ１）
ことを示しているとき、第６のステップＦは第９のステ
ップＩへ進む。第６の比較結果が第１の下位値ＥＡ１が
第２の下位値ＥＢ２より大きい（ＥＡ１＞ＥＢ１）こと
を示しているとき、第６のステップＦに第１０のステッ
プＪが続く。第６の比較結果が第１の下位値ＥＡ１が第
２の下位値ＥＢ２に等しい（ＥＡ１＝ＥＢ１）ことを示
しているとき、第６のステップＦに第１３のステップＭ
が続く。
に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ０）とき、
第６のステップＦは、第１の指数部ＥＡの下位６ビット
と第２の指数部ＥＡの下位６ビットとを比較して、第１
の下位値ＥＡが第２の下位値ＥＢ１より小さいか、等し
いか、または大きいか（ＥＡ１＜ＥＢ１，ＥＡ１＝ＥＢ
１，またはＥＡ１＞ＥＢ１）どうかの判定による第６の
比較結果を与える。第６の比較結果が第１の下位値ＥＡ
１が第２の下位値ＥＢ２より小さい（ＥＡ１＜ＥＢ１）
ことを示しているとき、第６のステップＦは第９のステ
ップＩへ進む。第６の比較結果が第１の下位値ＥＡ１が
第２の下位値ＥＢ２より大きい（ＥＡ１＞ＥＢ１）こと
を示しているとき、第６のステップＦに第１０のステッ
プＪが続く。第６の比較結果が第１の下位値ＥＡ１が第
２の下位値ＥＢ２に等しい（ＥＡ１＝ＥＢ１）ことを示
しているとき、第６のステップＦに第１３のステップＭ
が続く。
【０１０１】第７のステップＧは、（Ｇ１）第１および
第２の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０より小さい（ＥＡ０＜ＥＢ０）ことを示し、かつ
第２の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた
値に等しくない（ＥＡ０＋１≠ＥＢ０）ことを示してい
るとき、または（Ｇ２）第２および第５の比較結果が、
第２の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた
値に等しい（ＥＡ０＋１＝ＥＢ０）ことを示し、かつ第
１の下位値ＥＡ１が第２の下位値ＥＢ１より小さい（Ｅ
Ａ１＜ＥＢ１）ことを示しているとき、第１および第２
の右シフト量ＳＤ１およびＳＤ２として、それぞれ、第
１の予め定められた自然数“４８”を越えるシフト量
“６４”および零のシフト量“０”を出力する。
第２の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０より小さい（ＥＡ０＜ＥＢ０）ことを示し、かつ
第２の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた
値に等しくない（ＥＡ０＋１≠ＥＢ０）ことを示してい
るとき、または（Ｇ２）第２および第５の比較結果が、
第２の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた
値に等しい（ＥＡ０＋１＝ＥＢ０）ことを示し、かつ第
１の下位値ＥＡ１が第２の下位値ＥＢ１より小さい（Ｅ
Ａ１＜ＥＢ１）ことを示しているとき、第１および第２
の右シフト量ＳＤ１およびＳＤ２として、それぞれ、第
１の予め定められた自然数“４８”を越えるシフト量
“６４”および零のシフト量“０”を出力する。
【０１０２】第８のステップＨは、（Ｈ１）第２および
第５の比較結果が、第２の上位値ＥＢ０が第１の上位値
ＥＡ０に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ０）
ことを示し、かつ第１の下位値ＥＡ１が第２の下位値Ｅ
Ｂ１より大きい（ＥＡ１＞ＥＢ１）ことを示すとき、ま
たは（Ｈ２）第１および第４の比較結果が、第１の上位
値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０＝ＥＢ
０）ことを示し、かつ第１の下位値ＥＡ１が第２の下位
値ＥＢ１より小さい（ＥＡ１＜ＥＢ１）ことを示してい
るとき、第１および第２の右シフト量ＳＤ１およびＳＤ
２として、それぞれ、第２の下位数＃ＥＢ１から第１の
下位数＃ＥＡ１を減じた第１の減算結果ＲＳ１および零
のシフト量“０”を出力する。
第５の比較結果が、第２の上位値ＥＢ０が第１の上位値
ＥＡ０に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ０）
ことを示し、かつ第１の下位値ＥＡ１が第２の下位値Ｅ
Ｂ１より大きい（ＥＡ１＞ＥＢ１）ことを示すとき、ま
たは（Ｈ２）第１および第４の比較結果が、第１の上位
値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０＝ＥＢ
０）ことを示し、かつ第１の下位値ＥＡ１が第２の下位
値ＥＢ１より小さい（ＥＡ１＜ＥＢ１）ことを示してい
るとき、第１および第２の右シフト量ＳＤ１およびＳＤ
２として、それぞれ、第２の下位数＃ＥＢ１から第１の
下位数＃ＥＡ１を減じた第１の減算結果ＲＳ１および零
のシフト量“０”を出力する。
【０１０３】第９のステップＩは、（Ｉ１）第３および
第６の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ０）
ことを示し、かつ第１の下位値ＥＡ１が第２の下位値Ｅ
Ｂ１より小さい（ＥＡ１＜ＥＢ１）ことを示すとき、ま
たは（Ｉ２）第１および第４の比較結果が、第１の上位
値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０＝ＥＢ
０）ことを示し、かつ第１の下位値ＥＡ１が第２の下位
値ＥＢ１より大きい（ＥＡ１＞ＥＢ１）ことを示してい
るとき、第１および第２の右シフト量ＳＤ１およびＳＤ
２として、それぞれ、零のシフト量“０”および第１の
下位数＃ＥＡ１から第２の下位数＃ＥＢ１を減じた第２
の減算結果ＲＳ２を出力する。
第６の比較結果が、第１の上位値ＥＡ０が第２の上位値
ＥＢ０に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ０）
ことを示し、かつ第１の下位値ＥＡ１が第２の下位値Ｅ
Ｂ１より小さい（ＥＡ１＜ＥＢ１）ことを示すとき、ま
たは（Ｉ２）第１および第４の比較結果が、第１の上位
値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０＝ＥＢ
０）ことを示し、かつ第１の下位値ＥＡ１が第２の下位
値ＥＢ１より大きい（ＥＡ１＞ＥＢ１）ことを示してい
るとき、第１および第２の右シフト量ＳＤ１およびＳＤ
２として、それぞれ、零のシフト量“０”および第１の
下位数＃ＥＡ１から第２の下位数＃ＥＢ１を減じた第２
の減算結果ＲＳ２を出力する。
【０１０４】第１０のステップＪは、（Ｊ１）第１およ
び第３の比較結果が、第１の上位値ＥＡ０が第２の上位
値ＥＢ０より大きい（ＥＡ０＞ＥＢ０）ことを示し、か
つ第１の上位値ＥＡ０が第２の上位値ＥＢ０に１を加え
た値に等しくない（ＥＢ０＋１≠ＥＡ０）ことを示して
いるとき、または（Ｊ２）第３および第６の比較結果
が、第１の上位値ＥＡ０が第２の上位値ＥＢ０に１を加
えた値に等しい（ＥＢ０＋１＝ＥＡ０）ことを示し、か
つ第１の下位値ＥＡ１が第２の下位値ＥＢ１より大きい
（ＥＡ１＞ＥＢ１）ことを示しているとき、第１および
第２の右シフト量ＳＤ１およびＳＤ２として、それぞ
れ、零のシフト量“０”および第１の予め定められた自
然数“４８”を越えるシフト量“６４”を出力する。
び第３の比較結果が、第１の上位値ＥＡ０が第２の上位
値ＥＢ０より大きい（ＥＡ０＞ＥＢ０）ことを示し、か
つ第１の上位値ＥＡ０が第２の上位値ＥＢ０に１を加え
た値に等しくない（ＥＢ０＋１≠ＥＡ０）ことを示して
いるとき、または（Ｊ２）第３および第６の比較結果
が、第１の上位値ＥＡ０が第２の上位値ＥＢ０に１を加
えた値に等しい（ＥＢ０＋１＝ＥＡ０）ことを示し、か
つ第１の下位値ＥＡ１が第２の下位値ＥＢ１より大きい
（ＥＡ１＞ＥＢ１）ことを示しているとき、第１および
第２の右シフト量ＳＤ１およびＳＤ２として、それぞ
れ、零のシフト量“０”および第１の予め定められた自
然数“４８”を越えるシフト量“６４”を出力する。
【０１０５】第１１のステップＫは、第２および第５の
比較結果が、第２の上位値ＥＢ０が第１の上位値ＥＡ０
に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ０）ことを
示し、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１に
等しいこと（ＥＡ１＝ＥＢ１）を示しているとき、第１
および第２の右シフト量ＳＤ１およびＳＤ２として、そ
れぞれ、第１の予め定められた自然数“４８”を越える
シフト量“６４”および零のシフト量“０”を出力す
る。
比較結果が、第２の上位値ＥＢ０が第１の上位値ＥＡ０
に１を加えた値に等しい（ＥＡ０＋１＝ＥＢ０）ことを
示し、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１に
等しいこと（ＥＡ１＝ＥＢ１）を示しているとき、第１
および第２の右シフト量ＳＤ１およびＳＤ２として、そ
れぞれ、第１の予め定められた自然数“４８”を越える
シフト量“６４”および零のシフト量“０”を出力す
る。
【０１０６】この第１１のステップＫの代りに、第１１
のステップＫａは、第２および第５の比較結果が、第２
の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた値に
等しい（ＥＡ０＋１＝ＥＢ０）ことを示し、かつ第１の
下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝
ＥＢ１）ことを示しているとき、第１および第２の右シ
フト量ＳＤ１およびＳＤ２として、それぞれ、第１の減
算結果ＲＳ１および零のシフト量“０”を出力するよう
にしても良い。
のステップＫａは、第２および第５の比較結果が、第２
の上位値ＥＢ０が第１の上位値ＥＡ０に１を加えた値に
等しい（ＥＡ０＋１＝ＥＢ０）ことを示し、かつ第１の
下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝
ＥＢ１）ことを示しているとき、第１および第２の右シ
フト量ＳＤ１およびＳＤ２として、それぞれ、第１の減
算結果ＲＳ１および零のシフト量“０”を出力するよう
にしても良い。
【０１０７】第１２のステップＬは、第１および第４の
比較結果が、第１の上位値ＥＡ０が第２の上位値ＥＢ０
に等しい（ＥＡ０＝ＥＢ０）ことを示し、かつ第１の下
位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝Ｅ
Ｂ１）ことを示しているとき、第１および第２の右シフ
ト量ＳＤ１およびＳＤ２として、両方とも零のシフト量
“０”を出力する。
比較結果が、第１の上位値ＥＡ０が第２の上位値ＥＢ０
に等しい（ＥＡ０＝ＥＢ０）ことを示し、かつ第１の下
位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝Ｅ
Ｂ１）ことを示しているとき、第１および第２の右シフ
ト量ＳＤ１およびＳＤ２として、両方とも零のシフト量
“０”を出力する。
【０１０８】この第１２のステップＬの代りに、第１２
のステップＬａは、第１および第４の比較結果が、第１
の上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０
＝ＥＢ０）ことを示し、かつ第１の下位値ＥＡ１が第２
の下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示し
ているとき、第１および第２の右シフト量ＳＤ１および
ＳＤ２として、それぞれ、第１および第２の減算結果Ｒ
Ｓ１およびＲＳ２を出力するようにしても良い。
のステップＬａは、第１および第４の比較結果が、第１
の上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ０
＝ＥＢ０）ことを示し、かつ第１の下位値ＥＡ１が第２
の下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示し
ているとき、第１および第２の右シフト量ＳＤ１および
ＳＤ２として、それぞれ、第１および第２の減算結果Ｒ
Ｓ１およびＲＳ２を出力するようにしても良い。
【０１０９】また、第１２のステップＬの代りに、第１
２のステップＬｂは、第１および第４の比較結果が、第
１の上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ
０＝ＥＢ０）ことを示し、かつ第１の下位値ＥＡ１が第
２の下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示
しているとき、第１および第２の右シフト量ＳＤ１およ
びＳＤ２として、それぞれ、零のシフト量“０”および
第２の減算結果ＲＳ２を出力するようにしても良い。
２のステップＬｂは、第１および第４の比較結果が、第
１の上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ
０＝ＥＢ０）ことを示し、かつ第１の下位値ＥＡ１が第
２の下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示
しているとき、第１および第２の右シフト量ＳＤ１およ
びＳＤ２として、それぞれ、零のシフト量“０”および
第２の減算結果ＲＳ２を出力するようにしても良い。
【０１１０】更に、第１２のステップＬの代りに、第１
２のステップＬｃは、第１および第４の比較結果が、第
１の上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ
０＝ＥＢ０）ことを示し、かつ第１の下位値ＥＡ１が第
２の下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示
しているとき、第１および第２の右シフト量ＳＤ１およ
びＳＤ２として、それぞれ、第１の減算結果ＲＳ１およ
び零のシフト量“０”を出力するようにしても良い。
２のステップＬｃは、第１および第４の比較結果が、第
１の上位値ＥＡ０が第２の上位値ＥＢ０に等しい（ＥＡ
０＝ＥＢ０）ことを示し、かつ第１の下位値ＥＡ１が第
２の下位値ＥＢ１に等しい（ＥＡ１＝ＥＢ１）ことを示
しているとき、第１および第２の右シフト量ＳＤ１およ
びＳＤ２として、それぞれ、第１の減算結果ＲＳ１およ
び零のシフト量“０”を出力するようにしても良い。
【０１１１】第１３のステップＭは、第３および第６の
比較結果が、第１の上位値ＥＡ０が第２の上位値ＥＢ０
に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ０）ことを
示し、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１に
等しい（ＥＡ１＝ＥＢ１）ことを示しているとき、第１
および第２の右シフト量ＳＤ１およびＳＤ２として、そ
れぞれ、零のシフト量“０”および第１の予め定められ
た自然数“４８”を越えるシフト量“６４”を出力す
る。
比較結果が、第１の上位値ＥＡ０が第２の上位値ＥＢ０
に１を加えた値に等しい（ＥＢ０＋１＝ＥＡ０）ことを
示し、かつ第１の下位値ＥＡ１が第２の下位値ＥＢ１に
等しい（ＥＡ１＝ＥＢ１）ことを示しているとき、第１
および第２の右シフト量ＳＤ１およびＳＤ２として、そ
れぞれ、零のシフト量“０”および第１の予め定められ
た自然数“４８”を越えるシフト量“６４”を出力す
る。
【０１１２】この第１３のステップＭの代りに、第１３
のステップＭａは、第３および第６の比較結果が、第１
の上位値ＥＡ０が第２の上位値ＥＢ０に１を加えた値に
等しい（ＥＢ０＋１＝ＥＡ０）ことを示し、かつ第１の
下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝
ＥＢ１）ことを示しているとき、第１および第２の右シ
フト量ＳＤ１およびＳＤ２として、それぞれ、零のシフ
ト量“０”および第２の減算結果ＲＳ２を出力するよう
にしても良い。
のステップＭａは、第３および第６の比較結果が、第１
の上位値ＥＡ０が第２の上位値ＥＢ０に１を加えた値に
等しい（ＥＢ０＋１＝ＥＡ０）ことを示し、かつ第１の
下位値ＥＡ１が第２の下位値ＥＢ１に等しい（ＥＡ１＝
ＥＢ１）ことを示しているとき、第１および第２の右シ
フト量ＳＤ１およびＳＤ２として、それぞれ、零のシフ
ト量“０”および第２の減算結果ＲＳ２を出力するよう
にしても良い。
【０１１３】
【発明の効果】以上説明したように、本発明のシフト量
算出回路および方法は、２つの指数部の差を求める減算
に際して、指数部の全ビットを対象とせずに、仮数部の
桁数に対応して分割された指数部の下位ビットのみを対
象とするので、減算回路が小さくなってハードウェア量
を少なくすることができると共に、演算時間を短くする
ことができるという効果を有している。
算出回路および方法は、２つの指数部の差を求める減算
に際して、指数部の全ビットを対象とせずに、仮数部の
桁数に対応して分割された指数部の下位ビットのみを対
象とするので、減算回路が小さくなってハードウェア量
を少なくすることができると共に、演算時間を短くする
ことができるという効果を有している。
【０１１４】したがって、本発明をＬＳＩ等で実現した
場合には、ＬＳＩの個数等を削減することができ、本発
明によりＬＳＩ化に適した構成にできるという効果があ
る。
場合には、ＬＳＩの個数等を削減することができ、本発
明によりＬＳＩ化に適した構成にできるという効果があ
る。
【図１】本発明の一実施例によるシフト量算出回路を示
すブロック図である。
すブロック図である。
【図２】一般的にシフト量算出回路に供給される浮動少
数点入力データの例を示すデータ形式説明図である。
数点入力データの例を示すデータ形式説明図である。
【図３】図１のシフト量算出回路に使用される第１の指
数部比較回路のブロック図である。
数部比較回路のブロック図である。
【図４】図１のシフト量算出回路に使用される第２の指
数部比較回路のブロック図である。
数部比較回路のブロック図である。
【図５】図１のシフト量算出回路に使用される第３の指
数部比較回路のブロック図である。
数部比較回路のブロック図である。
【図６】図１のシフト量算出回路に使用される第４の指
数部比較回路のブロック図である。
数部比較回路のブロック図である。
【図７】図１のシフト量算出回路に使用される第１の選
択回路のブロック図である。
択回路のブロック図である。
【図８】図１のシフト量算出回路に使用される第２の選
択回路のブロック図である。
択回路のブロック図である。
【図９】本発明の一実施例によるシフト量算出方法を説
明するために用いられる流れ図である。
明するために用いられる流れ図である。
【図１０】従来のシフト量算出回路を示すブロック図で
ある。
ある。
２１，２２ 入力レジスタ
２６，２７ 減算回路
２８ 比較装置
３１，３２ 選択回路
３６，３７ シフト量レジスタ
４１，４２，４３，４４ 比較回路
Claims (22)
- 【請求項１】 浮動小数点表示によって表され、第１お
よび第２の指数部と第１および第２の仮数部とから構成
された第１および第２の入力データの浮動小数点演算を
実行する浮動小数点演算器に使用されるシフト量算出回
路であって、第１および第２の仮数部の各々はＮビット
の長さをもち、Ｎは２n-1 より大きく、２n 以下の第１
の予め定められた自然数であり、ｎは予め定められた正
整数であり、第１および第２の指数部の各々はＭビット
の長さをもち、Ｍは前記予め定められた正整数に１を加
えた数より大きい第２の予め定められた自然数であり、
前記シフト量算出回路は、前記第１および第２の仮数部
の浮動少数点を等しくするために必要なシフト量を算出
するためのものであり、前記シフト量は前記第１および
第２の仮数部を、それぞれ、右方向へシフトするための
第１および第２の右シフト量から成り、前記シフト量算
出回路は、 前記第１および前記第２の指数部の下位（ｎ＋１）ビッ
トが供給され、前記第２の指数部の下位（ｎ＋１）ビッ
トで表される第２の下位数から前記第１の指数部の下位
（ｎ＋１）ビットで表される第１の下位数を減じて第１
の減算結果を表す第１の差信号を出力する第１の減算回
路と、 前記第１および前記第２の指数部の下位（ｎ＋１）ビッ
トが供給され、前記第１の下位数から前記第２の下位数
を減じて第２の減算結果を表す第２の差信号を出力する
第２の減算回路と、 前記第１および第２の指数部が供給され、前記第１の指
数部と前記第２の指数部とを比較して比較結果を表す比
較結果信号を出力する比較手段と、 前記第１の減算回路と前記比較手段とに接続され、零の
シフト量を表す第１の値信号と前記第１の予め定められ
た自然数より大きい第２の値信号とが供給され、前記比
較結果信号に応答して、前記第１の差信号と前記第１お
よび前記第２の値信号の１つを選択して、第１の選択さ
れた信号を前記第１の右シフト量を表す第１の右シフト
量信号として出力する第１の選択回路と、 前記第２の減算回路と前記比較手段とに接続され、前記
第１および前記第２のの値信号が供給され、前記比較結
果信号に応答して、前記第２の差信号と前記第１および
前記第２の値信号の１つを選択して、第２の選択された
信号を前記第２の右シフト量を表す第２の右シフト量信
号として出力する第２の選択回路と、を有するシフト量
算出回路。 - 【請求項２】 さらに、 前記第１の選択回路に接続され、前記第１の選択された
信号を第１の保持された信号として保持し、該第１の保
持された信号を前記第１の右シフト量信号として出力す
る第１のレジスタと、 前記第２の選択回路に接続され、前記第２の選択された
信号を第２の保持された信号として保持し、該第２の保
持された信号を前記第２の右シフト量信号として出力す
る第２のレジスタと、を有する請求項１記載のシフト量
算出回路。 - 【請求項３】 前記第１および前記第２の指数部の各々
は下位ｎビットと上位（Ｍ−ｎ）ビットとから成り、前
記第１および前記第２の指数部の下位ｎビットは、それ
ぞれ、第１および第２の下位値を表し、前記第１および
前記第２の指数部の上位（Ｍ−ｎ）ビットは、それぞ
れ、第１および第２の上位値を表し、前記比較手段は、 前記第１および前記第２の指数部の上位（Ｍ−ｎ）ビッ
トが供給され、前記第１の指数部の上位（Ｍ−ｎ）ビッ
トと前記第２の指数部の上位（Ｍ−ｎ）ビットとを比較
して、前記第１の上位値が前記第２の上位値より大きい
か、等しいか、または小さいかどうかを表す第１の比較
結果を表す第１の比較された信号を出力する第１の比較
回路と、 前記第１および前記第２の指数部の下位ｎビットが供給
され、前記第１の指数部の下位ｎビットと前記第２の指
数部の下位ｎビットとを比較して、前記第１の下位値が
前記第２の下位値より大きいか、等しいか、または小さ
いかどうかを表す第２の比較結果を表す第２の比較され
た信号を出力する第２の比較回路と、 前記第１および前記第２の指数部の上位（Ｍ−ｎ）ビッ
トが供給され、前記第１の指数部の上位（Ｍ−ｎ）ビッ
トと前記第２の指数部の上位（Ｍ−ｎ）ビットとを比較
して、前記第２の上位値が前記第１の上位値に１を加え
た値に等しいか否かを表す第３の比較結果を表す第３の
比較された信号を出力する第３の比較回路と、 前記第１および前記第２の指数部の上位（Ｍ−ｎ）ビッ
トが供給され、前記第１の指数部の上位（Ｍ−ｎ）ビッ
トと前記第２の指数部の上位（Ｍ−ｎ）ビットとを比較
して、前記第１の上位値が前記第２の上位値に１を加え
た値に等しいか否かを表す第４の比較結果を表す第４の
比較された信号を出力する第４の比較回路と、 前記第１ないし前記第４の比較回路と前記第１および前
記第２の選択回路とに接続され、前記第１ないし前記第
４の比較された信号を一纏めにして前記比較結果信号と
して前記第１および前記第２の選択回路へ供給する供給
手段と、を有する請求項１記載のシフト量算出回路。 - 【請求項４】 前記第１の選択回路は、（１）第１の比
較結果が前記第１の上位値が前記第２の上位値より大き
いことを示すとき、または（２）第１および第２の比較
結果が、前記第１の上位値が前記第２の上位値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
より大きいことを示すとき、前記第１の値信号を前記第
１の選択された信号として選択し；前記第１の選択回路
は、（１）第１および第２の比較結果が、前記第１の上
位値が前記第２の上位値に等しいこと示し、かつ前記第
１の下位値が前記第２の下位値より小さいことを示すと
き、または（２）第３および第２の比較結果が、前記第
２の上位値が前記第１の上位値に１を加えた値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
より大きいことを示すとき、前記第１の差信号を前記第
１の選択された信号として選択し；前記第１の選択回路
は、（１）第３および第２の比較結果が、前記第２の上
位値が前記第１の上位値に１を加えた値に等しいこと示
し、かつ前記第１の下位値が前記第２の下位値より小さ
いことを示すとき、または（２）第３および第１の比較
結果が、前記第２の上位値が前記第１の上位値に１を加
えた値に等しくないことを示し、かつ前記第１の上位値
が前記第２の上位値より小さいことを示すとき、前記第
２の値信号を前記第１の選択された信号として選択す
る、請求項３記載のシフト量算出回路。 - 【請求項５】 前記第１の選択回路は、第１および第２
の比較結果が、前記第１の上位値が前記第２の上位値に
等しいことを示し、かつ前記第１の下位値が前記第２の
下位値に等しいことを示すとき、前記第１の値信号を前
記第１の選択された信号として選択する、請求項４記載
のシフト量算出回路。 - 【請求項６】 前記第１の選択回路は、第１および第２
の比較結果が、前記第１の上位値が前記第２の上位値に
等しいことを示し、かつ前記第１の下位値が前記第２の
下位値に等しいことを示すとき、前記第１の差信号を前
記第１の選択された信号として選択する、請求項４記載
のシフト量算出回路。 - 【請求項７】 前記第１の選択回路は、第３および第２
の比較結果が、前記第２の上位値が前記第１の上位値に
１を加えた値に等しいことを示し、かつ前記第１の下位
値が前記第２の下位値に等しいことを示すとき、前記第
１の差信号を前記第１の選択された信号として選択す
る、請求項４記載のシフト量算出回路。 - 【請求項８】 前記第１の選択回路は、第３および第２
の比較結果が、前記第２の上位値が前記第１の上位値に
１を加えた値に等しいことを示し、かつ前記第１の下位
値が前記第２の下位値に等しいことを示すとき、前記第
２の値信号を前記第１の選択された信号として選択す
る、請求項４記載のシフト量算出回路。 - 【請求項９】 前記第２の選択回路は、（１）第１の比
較結果が前記第１の上位値が前記第２の上位値より小さ
いことを示すとき、または（２）第１および第２の比較
結果が、前記第１の上位値が前記第２の上位値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
より小さいことを示すとき、前記第１の値信号を前記第
２の選択された信号として選択し；前記第２の選択回路
は、（１）第１および第２の比較結果が、前記第１の上
位値が前記第２の上位値に等しいこと示し、かつ前記第
１の下位値が前記第２の下位値より大きいことを示すと
き、または（２）第４および第２の比較結果が、前記第
１の上位値が前記第２の上位値に１を加えた値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
より小さいことを示すとき、前記第２の差信号を前記第
２の選択された信号として選択し；前記第２の選択回路
は、（１）第４および第２の比較結果が、前記第１の上
位値が前記第２の上位値に１を加えた値に等しいこと示
し、かつ前記第１の下位値が前記第２の下位値より大き
いことを示すとき、または（２）第４および第１の比較
結果が、前記第１の上位値が前記第２の上位値に１を加
えた値に等しくないことを示し、かつ前記第１の上位値
が前記第２の上位値より大きいことを示すとき、前記第
２の値信号を前記第２の選択された信号として選択す
る、請求項３記載のシフト量算出回路。 - 【請求項１０】 前記第２の選択回路は、第１および第
２の比較結果が、前記第１の上位値が前記第２の上位値
に等しいことを示し、かつ前記第１の下位値が前記第２
の下位値に等しいことを示すとき、前記第１の値信号を
前記第２の選択された信号として選択する、請求項９記
載のシフト量算出回路。 - 【請求項１１】 前記第２の選択回路は、第１および第
２の比較結果が、前記第１の上位値が前記第２の上位値
に等しいことを示し、かつ前記第１の下位値が前記第２
の下位値に等しいことを示すとき、前記第２の差信号を
前記第１の選択された信号として選択する、請求項９記
載のシフト量算出回路。 - 【請求項１２】 前記第２の選択回路は、第４および第
２の比較結果が、前記第１の上位値が前記第２の上位値
に１を加えた値に等しいことを示し、かつ前記第１の下
位値が前記第２の下位値に等しいことを示すとき、前記
第２の差信号を前記第２の選択された信号として選択す
る、請求項９記載のシフト量算出回路。 - 【請求項１３】 前記第２の選択回路は、第４および第
２の比較結果が、前記第１の上位値が前記第２の上位値
に１を加えた値に等しいことを示し、かつ前記第１の下
位値が前記第２の下位値に等しいことを示すとき、前記
第２の値信号を前記第２の選択された信号として選択す
る、請求項９記載のシフト量算出回路。 - 【請求項１４】 浮動小数点表示によって表され、第１
および第２の指数部と第１および第２の仮数部とから構
成された第１および第２の入力データの浮動小数点演算
を実行する浮動小数点演算器に使用されるシフト量を算
出する方法であって、第１および第２の仮数部の各々は
Ｎビットの長さをもち、Ｎは２n-1 より大きく、２n 以
下の第１の予め定められた自然数であり、ｎは予め定め
られた正整数であり、第１および第２の指数部の各々は
Ｍビットの長さをもち、Ｍは前記予め定められた正整数
に１を加えた数より大きい第２の予め定められた自然数
であり、前記シフト量は、前記第１および第２の仮数部
の浮動少数点を等しくするために必要なものであり、前
記シフト量は前記第１および第２の仮数部を、それぞ
れ、右方向へシフトするための第１および第２の右シフ
ト量から成り、前記方法は、 （Ａ）前記第１の指数部の上位（Ｍ−ｎ）ビットと前記
第２の指数部の上位（Ｍ−ｎ）ビットとを比較して、前
記第１の指数部の上位（Ｍ−ｎ）ビットによって表され
る第１の上位値が前記第２の指数部の上位（Ｍ−ｎ）ビ
ットによって表される第２の上位値より小さいか、等し
いか、または大きいかどうかの判定による第１の比較結
果を与えるステップと； （Ｂ）前記第１の上位値が前記第２の上位値より小さい
ときに、前記第１の指数部の上位（Ｍ−ｎ）ビットと前
記第２の指数部の上位（Ｍ−ｎ）ビットとを比較して、
前記第２の上位値が前記第１の上位値に１を加えた値に
等しいかどうかの判定による第２の比較結果を与えるス
テップと； （Ｃ）前記第１の上位値が前記第２の上位値より大きい
ときに、前記第１の指数部の上位（Ｍ−ｎ）ビットと前
記第２の指数部の上位（Ｍ−ｎ）ビットとを比較して、
前記第１の上位値が前記第２の上位値に１を加えた値に
等しいかどうかの判定による第３の比較結果を与えるス
テップと； （Ｄ）前記第１の上位値が前記第２の上位値に等しいと
きに、前記第１の指数部の下位ｎビットと前記第２の指
数部の下位ｎビットとを比較して、前記第１の指数部の
下位ｎビットによって表される第１の下位値が前記第２
の指数部の下位ｎビットによって表される第２の下位値
より小さいか、等しいか、または大きいかどうかの判定
による第４の比較結果を与えるステップと； （Ｅ）前記第２の上位値が前記第１の上位値に１を加え
た値に等しいときに、前記第１の指数部の下位ｎビット
と前記第２の指数部の下位ｎビットとを比較して、前記
第１の下位値が前記第２の下位値より小さいか、等しい
か、または大きいかどうかの判定による第５の比較結果
を与えるステップと； （Ｆ）前記第１の上位値が前記第２の上位値に１を加え
た値に等しいときに、前記第１の指数部の下位ｎビット
と前記第２の指数部の下位ｎビットとを比較して、前記
第１の下位値が前記第２の下位値より小さいか、等しい
か、または大きいかどうかの判定による第６の比較結果
を与えるステップと； （Ｇ）（Ｇ１）前記第１および前記第２の比較結果が、
前記第１の上位値が前記第２の上位値より小さいことを
示し、かつ前記第２の上位値が前記第１の上位値に１を
加えた値に等しくないことを示しているとき、または
（Ｇ２）前記第２および前記第５の比較結果が、前記第
２の上位値が前記第１の上位値に１を加えた値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
より小さいことを示しているとき、前記第１および前記
第２の右シフト量として、それぞれ、前記第１の予め定
められた自然数を越えるシフト量および零のシフト量を
出力するステップと； （Ｈ）（Ｈ１）前記第２および前記第５の比較結果が、
前記第２の上位値が前記第１の上位値に１を加えた値に
等しいことを示し、かつ前記第１の下位値が前記第２の
下位値より大きいことを示すとき、または（Ｈ２）前記
第１および前記第４の比較結果が、前記第１の上位値が
前記第２の上位値に等しいことを示し、かつ前記第１の
下位値が前記第２の下位値より小さいことを示している
とき、前記第１および前記第２の右シフト量として、そ
れぞれ、前記第２の指数部の下位（ｎ＋１）ビットによ
って表される第２の下位数から前記第１の指数部の下位
（ｎ＋１）ビットによって表される第１の下位数を減じ
た第１の減算結果および零のシフト量を出力するステッ
プと； （Ｉ）（Ｉ１）前記第３および前記第６の比較結果が、
前記第１の上位値が前記第２の上位値に１を加えた値に
等しいことを示し、かつ前記第１の下位値が前記第２の
下位値より小さいことを示すとき、または（Ｉ２）前記
第１および前記第４の比較結果が、前記第１の上位値が
前記第２の上位値に等しいことを示し、かつ前記第１の
下位値が前記第２の下位値より大きいことを示している
とき、前記第１および前記第２の右シフト量として、そ
れぞれ、零のシフト量および前記第１の下位数から前記
第２の下位数を減じた第２の減算結果を出力するステッ
プと； （Ｊ）（Ｊ１）前記第１および前記第３の比較結果が、
前記第１の上位値が前記第２の上位値より大きいことを
示し、かつ前記第１の上位値が前記第２の上位値に１を
加えた値に等しくないことを示しているとき、または
（Ｊ２）前記第３および前記第６の比較結果が、前記第
１の上位値が前記第２の上位値に１を加えた値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
より大きいことを示しているとき、前記第１および前記
第２の右シフト量として、それぞれ、零のシフト量およ
び前記第１の予め定められた自然数を越えるシフト量を
出力するステップと； を含むシフト量算出方法。 - 【請求項１５】 （Ｋ）前記第２および前記第５の比較
結果が、前記第２の上位値が前記第１の上位値に１を加
えた値に等しいことを示し、かつ前記第１の下位値が前
記第２の下位値に等しいことを示しているとき、前記第
１および前記第２の右シフト量として、それぞれ、前記
第１の予め定められた自然数を越えるシフト量および零
のシフト量を出力するステップを含む請求項１４記載の
シフト量算出方法。 - 【請求項１６】 （Ｋａ）前記第２および前記第５の比
較結果が、前記第２の上位値が前記第１の上位値に１を
加えた値に等しいことを示し、かつ前記第１の下位値が
前記第２の下位値に等しいことを示しているとき、前記
第１および前記第２の右シフト量として、それぞれ、前
記第１の減算結果および零のシフト量を出力するステッ
プを含む請求項１４記載のシフト量算出方法。 - 【請求項１７】 （Ｌ）前記第１および前記第４の比較
結果が、前記第１の上位値が前記第２の上位値に等しい
ことを示し、かつ前記第１の下位値が前記第２の下位値
に等しいことを示しているとき、前記第１および前記第
２の右シフト量として、両方とも零のシフト量を出力す
るステップを含む請求項１４記載のシフト量算出方法。 - 【請求項１８】 （Ｌａ）前記第１および前記第４の比
較結果が、前記第１の上位値が前記第２の上位値に等し
いことを示し、かつ前記第１の下位値が前記第２の下位
値に等しいことを示しているとき、前記第１および前記
第２の右シフト量として、それぞれ、前記第１および前
記第２の減算結果を出力するステップを含む請求項１４
記載のシフト量算出方法。 - 【請求項１９】 （Ｌｂ）前記第１および前記第４の比
較結果が、前記第１の上位値が前記第２の上位値に等し
いことを示し、かつ前記第１の下位値が前記第２の下位
値に等しいことを示しているとき、前記第１および前記
第２の右シフト量として、それぞれ、零のシフト量およ
び前記第２の減算結果を出力するステップを含む請求項
１４記載のシフト量算出方法。 - 【請求項２０】 （Ｌｃ）前記第１および前記第４の比
較結果が、前記第１の上位値が前記第２の上位値に等し
いことを示し、かつ前記第１の下位値が前記第２の下位
値に等しいことを示しているとき、前記第１および前記
第２の右シフト量として、それぞれ、前記第１の減算結
果および零のシフト量を出力するステップを含む請求項
１４記載のシフト量算出方法。 - 【請求項２１】 （Ｍ）前記第３および前記第６の比較
結果が、前記第１の上位値が前記第２の上位値に１を加
えた値に等しいことを示し、かつ前記第１の下位値が前
記第２の下位値に等しいことを示しているとき、前記第
１および前記第２の右シフト量として、それぞれ、零の
シフト量および前記第１の予め定められた自然数を越え
るシフト量を出力するステップを含む請求項１４記載の
シフト量算出方法。 - 【請求項２２】 （Ｍａ）前記第３および前記第６の比
較結果が、前記第１の上位値が前記第２の上位値に１を
加えた値に等しいことを示し、かつ前記第１の下位値が
前記第２の下位値に等しいことを示しているとき、前記
第１および前記第２の右シフト量として、それぞれ、零
のシフト量および前記第２の減算結果を出力するステッ
プを含む請求項１４記載のシフト量算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3227148A JP2821289B2 (ja) | 1990-09-07 | 1991-09-06 | シフト量算出回路および方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-237358 | 1990-09-07 | ||
| JP23735890 | 1990-09-07 | ||
| JP3227148A JP2821289B2 (ja) | 1990-09-07 | 1991-09-06 | シフト量算出回路および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520027A true JPH0520027A (ja) | 1993-01-29 |
| JP2821289B2 JP2821289B2 (ja) | 1998-11-05 |
Family
ID=26527536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3227148A Expired - Lifetime JP2821289B2 (ja) | 1990-09-07 | 1991-09-06 | シフト量算出回路および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821289B2 (ja) |
-
1991
- 1991-09-06 JP JP3227148A patent/JP2821289B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2821289B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7395304B2 (en) | Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic | |
| JP4388980B2 (ja) | 浮動小数点数の除算または平方根演算を行う演算装置及び演算方法 | |
| JP4500358B2 (ja) | 演算処理装置および演算処理方法 | |
| JP2000259394A (ja) | 浮動小数点乗算器 | |
| US6754689B2 (en) | Method and apparatus for performing subtraction in redundant form arithmetic | |
| US6175851B1 (en) | Fast adder/subtractor for signed floating point numbers | |
| US5623435A (en) | Arithmetic unit capable of performing concurrent operations for high speed operation | |
| KR20020063058A (ko) | 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점ａｌｕ 연산 장치 | |
| JPS60140422A (ja) | 演算処理装置 | |
| JPH08161149A (ja) | シフト装置 | |
| JP2693800B2 (ja) | 浮動小数点データ総和演算回路 | |
| JP6290886B2 (ja) | 装飾構成に基づくモーダル区間計算 | |
| KR100627993B1 (ko) | 3입력 분할 가산기 | |
| JP2558669B2 (ja) | 浮動小数点演算装置 | |
| JP2821289B2 (ja) | シフト量算出回路および方法 | |
| JP3163072B2 (ja) | 浮動小数点装置 | |
| KR20180064975A (ko) | 선두 제로 예측 | |
| US20030115236A1 (en) | Elimination of rounding step in the short path of a floating point adder | |
| JPH01232423A (ja) | 演算回路 | |
| KR100264957B1 (ko) | 하나의 명령주기내에서 0으로부터 반올림된 두정수의 평균을 계산하는 방법 및 장치 | |
| JP2507183B2 (ja) | 浮動小数点加減算装置 | |
| JPH086766A (ja) | 正弦余弦演算装置 | |
| JP3137131B2 (ja) | 浮動小数点乗算器及び乗算方法 | |
| JP3187402B2 (ja) | 浮動小数点データ加減算回路 | |
| JP2931632B2 (ja) | 桁移動装置及び浮動小数点演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980805 |