JPH05199014A - Switch circuit - Google Patents
Switch circuitInfo
- Publication number
- JPH05199014A JPH05199014A JP1020292A JP1020292A JPH05199014A JP H05199014 A JPH05199014 A JP H05199014A JP 1020292 A JP1020292 A JP 1020292A JP 1020292 A JP1020292 A JP 1020292A JP H05199014 A JPH05199014 A JP H05199014A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- filter element
- circuit
- switch
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はスイッチ回路に関し、特
にマイクロ波、準マイクロ波帯のモノリシック狭帯域フ
ィルタ付ＳＰＤＴ（１入力２出力：Ｓｉｎｇｌｅ Ｐｏ
ｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗの略称）スイッチ回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit, and particularly to a microwave and quasi-microwave band monolithic narrow band filter SPDT (one input, two outputs: Single Po).
abbreviation of le Double Throw) switch circuit.
【０００２】[0002]
【従来の技術】図４に示すように、従来の狭帯域フィル
タ付ＳＰＤＴスイッチ回路（以下、単にスイッチ回路と
略称する）は、入力端子１０と第１および第２の出力端
子１１および１２とをもつ。スイッチ回路は、入力端子
１０からの入力信号を２方向に分ける切替スイッチ３０
と、切替スイッチ３０の一方の出力と第１の出力端子１
１との間に設けられた狭帯域の第１のフィルタ回路３１
と、切替スイッチ３０の他方の出力と第２の出力端子１
２との間に設けられた狭帯域の第２のフィルタ回路３２
とを有している。これら第１および第２のフィルタ回路
３１および３２は、所望の阻止帯域が近接している。2. Description of the Related Art As shown in FIG. 4, a conventional SPDT switch circuit with a narrow band filter (hereinafter simply referred to as a switch circuit) has an input terminal 10 and first and second output terminals 11 and 12. Hold. The switch circuit is a changeover switch 30 that divides an input signal from the input terminal 10 into two directions.
And one output of the changeover switch 30 and the first output terminal 1
Narrow band first filter circuit 31 provided between
And the other output of the changeover switch 30 and the second output terminal 1
Narrow band second filter circuit 32 provided between
And have. These first and second filter circuits 31 and 32 are close to each other in desired stop band.
【０００３】第１のフィルタ回路３１は、フィルタ特性
がチェビシェフ型で、回路構成がパイ（Π）型の３個の
フィルタ素子３１−１，３１−２，３１−３からなる帯
域阻止フィルタ回路である。同様に、第２のフィルタ回
路３２は、フィルタ特性がチェビシェフ型で、回路構成
がパイ（Π）型の３個のフィルタ素子３２−１，３２−
２，３２−３からなる帯域通過フィルタ回路である。The first filter circuit 31 is a band elimination filter circuit composed of three filter elements 31-1, 31-2, 31-3 having a Chebyshev type filter characteristic and a pi (Π) type circuit configuration. is there. Similarly, the second filter circuit 32 has three filter elements 32-1 and 32-, which have Chebyshev type filter characteristics and pi (Π) type circuit configurations.
A band pass filter circuit composed of 2, 32-3.
【０００４】ここで、第１および第２のフィルタ回路３
１および３２を構成するフィルタ素子には２種類のもの
があり、ここでは、それぞれ、フィルタ素子Ａおよびフ
ィルタ素子Ｂと名付ける。フィルタ素子Ａおよびフィル
タ素子Ｂは、インダクタ及びキャパシタで構成される直
列共振回路、並列共振回路を組み合わせた回路である。Here, the first and second filter circuits 3
There are two types of filter elements constituting 1 and 32, and here, they are named filter element A and filter element B, respectively. The filter element A and the filter element B are circuits in which a series resonance circuit and a parallel resonance circuit each including an inductor and a capacitor are combined.
【０００５】最初に、第１のフィルタ回路３１について
詳細に説明する。第１のフィルタ回路３１は、切替スイ
ッチ３０の一方の出力に並列に接続されたフィルタ素子
Ｂからなるフィルタ素子３１−１と、切替スイッチ３０
の一方の出力と第１の出力端子１１との間に直列に接続
されたフィルタ素子Ａからなるフィルタ素子３１−２
と、第１の出力端子１１に並列に接続されたフィルタ素
子Ｂからなるフィルタ素子３１−３とを有する。First, the first filter circuit 31 will be described in detail. The first filter circuit 31 includes a filter element 31-1 including a filter element B connected in parallel to one output of the changeover switch 30 and the changeover switch 30.
31-2 including the filter element A connected in series between the first output terminal 11 and the first output terminal 11
And a filter element 31-3 including the filter element B connected in parallel to the first output terminal 11.
【０００６】第１のフィルタ回路３１は所望の周波数ｆ
0 の信号を阻止し、この周波数ｆ0 に近接する他の周波
数ｆ1 （ｆ0 ＞ｆ1 ）の信号を通過するように設定され
ている。言い換えれば、入力端子１０より入力する様々
な信号のうち、切替スイッチ３０によって第１の出力端
子１１側が選択されている場合には、所望の周波数ｆ0
の信号を阻止し、周波数ｆ0 に近接しｆ0 ＞ｆ1 である
周波数ｆ1 の信号を通過するように設定されている。The first filter circuit 31 has a desired frequency f
The signal of 0 is blocked, and the signal of another frequency f 1 (f 0 > f 1 ) close to this frequency f 0 is set to pass. In other words, among the various signals input from the input terminal 10, when the changeover switch 30 selects the first output terminal 11 side, the desired frequency f 0 is obtained.
Is set so as to block the signal of 1 ) and pass the signal of the frequency f 1 which is close to the frequency f 0 and f 0 > f 1 .
【０００７】次に、第２のフィルタ回路３２について詳
細に説明する。上述したように、第２のフィルタ回路３
２は、そのフィルタ特性および回路構成が第１のフィル
タ回路３１のものと同様である。しかしながら、第２の
フィルタ回路３２は、第１のフィルタ回路３１とは、直
列側と並列側のフィルタ素子ＡおよびＢが入れ替わって
いる。すなわち、第２のフィルタ回路３２は、切替スイ
ッチ３０の他方の出力に並列に接続されたフィルタ素子
Ａからなるフィルタ素子３２−１と、切替スイッチ３０
の他方の出力と第２の出力端子１２との間に直列に接続
されたフィルタ素子Ｂからなるフィルタ素子３２−２
と、第２の出力端子１２に並列に接続されたフィルタ素
子Ａからなるフィルタ素子３２−３とを有する。Next, the second filter circuit 32 will be described in detail. As described above, the second filter circuit 3
2 has the same filter characteristic and circuit configuration as those of the first filter circuit 31. However, in the second filter circuit 32, the filter elements A and B on the series side and the parallel side are replaced with those of the first filter circuit 31. That is, the second filter circuit 32 includes the filter element 32-1 including the filter element A connected in parallel to the other output of the changeover switch 30 and the changeover switch 30.
Filter element 32-2 composed of the filter element B connected in series between the other output and the second output terminal 12
And a filter element 32-3 composed of the filter element A connected in parallel to the second output terminal 12.
【０００８】この場合、一般的に、第２のフィルタ回路
３２のフィルタ機能は第１のフィルタ３１のそれとは逆
になる。すなわち、第２のフィルタ回路３２は、周波数
ｆ1 の信号を阻止し、周波数ｆ0 の信号を通過させる。In this case, generally, the filter function of the second filter circuit 32 is opposite to that of the first filter 31. That is, the second filter circuit 32 blocks the signal of the frequency f 1 and passes the signal of the frequency f 0 .
【０００９】すなわち、図４に示すようなスイッチ回路
は、第１の出力端子１１側には、周波数ｆ1 の信号を供
給し、周波数ｆ0 の信号を阻止し、第２の出力端子１２
側にはその逆に周波数ｆ0 の信号を供給し、周波数ｆ1
の信号を阻止するような、信号弁別機能を有する回路と
なっている。このような回路は、近接した帯域の２つの
信号送受信を行う装置の送受入出力とアンテナ間の送受
切替用として用いられており、例えば、自動車電話等の
移動体用電話装置に使用されている。That is, in the switch circuit as shown in FIG. 4, the signal of frequency f 1 is supplied to the first output terminal 11 side, the signal of frequency f 0 is blocked, and the second output terminal 12 is supplied.
The side supplies a signal of frequency f 0 to the contrary, the frequency f 1
The circuit has a signal discrimination function of blocking the signal of. Such a circuit is used for transmission / reception input / output of a device that transmits / receives two signals in close bands and for switching transmission / reception between antennas, and is used, for example, in a mobile telephone device such as a car telephone. ..
【００１０】[0010]
【発明が解決しようとする課題】上述した従来のスイッ
チ回路においては、以下に述べるような欠点がある。自
動車電話など、現在実用化されているような５００ＭＨ
ｚ〜１ＧＨｚといった準マイクロ波帯や２ＧＨｚ〜３Ｇ
Ｈｚといった比較的低域のマイクロ波帯では、前記フィ
ルタ素子ＡおよびＢを構成するインダクタおよびキャパ
シタの素子は素子値の大きいものを要求される。更に、
近接する２つの周波数ｆ0 およびｆ1 の信号を識別阻止
するために、特にインダクタ素子は大きい素子値（数十
ｎＨ以上）が必要になる。このため、前述のスイッチ回
路をＭＭＩＣ（Ｍｉｃｒｏ波 Ｍｏｎｏｌｉｔｈｉｃ
ＩＣ）化しようとすると、インダクタ素子、キャパシタ
素子の面積が大となり、モノリシック化されにくいとい
う欠点がある。すなわち、回路のモノリシック化をフィ
ルタ素子Ａ，Ｂの大きさが制限しているという問題点が
あった。The conventional switch circuit described above has the following drawbacks. 500MH, which is currently in practical use, such as car phones
Quasi-microwave band such as z ~ 1 GHz or 2 GHz ~ 3 G
In a relatively low frequency microwave band such as Hz, the elements of the inductor and the capacitor that form the filter elements A and B are required to have large element values. Furthermore,
In order to discriminate between signals of two frequencies f 0 and f 1 that are close to each other, a large element value (several tens nH or more) is required especially for the inductor element. For this reason, the above-mentioned switch circuit is replaced by an MMIC (Microwave Monolithic).
When it is made into an IC, the area of the inductor element and the capacitor element becomes large, and there is a drawback that it is difficult to be monolithic. That is, there is a problem that the size of the filter elements A and B limits the monolithic circuit.
【００１１】したがって、本発明の目的は、フィルタ素
子の素子数を減じてＭＭＩＣ化に適したスイッチ回路を
提供することにある。Therefore, an object of the present invention is to provide a switch circuit suitable for MMIC by reducing the number of filter elements.
【００１２】[0012]
【課題を解決するための手段】上述した問題を解決する
ために、本発明のスイッチ回路では、少なくとも４個の
フィルタ素子と、前記少なくとも４個のフィルタ素子の
接続状態を変えるための少なくとも２個のスイッチ素子
と、を有し、前記少なくとも２個のスイッチ素子によっ
て、前記少なくとも４個のフィルタ素子のうち３個のフ
ィルタ素子からなるパイ型の帯域阻止フィルタ回路と、
前記少なくとも４個のフィルタ素子のうち３個のフィル
タ素子からなり、かつ前記帯域阻止フィルタ回路を構成
するフィルタ素子の直列及び並列部分を置換した構造を
もつパイ型の帯域通過フィルタ回路と、を切り替え可能
に構成し、前記帯域阻止フィルタ回路と前記帯域通過フ
ィルタ回路とは、互いに構成するフィルタ素子の一部を
共有していることを特徴とする。In order to solve the above problems, in the switch circuit of the present invention, at least four filter elements and at least two filter elements for changing the connection state of the at least four filter elements are used. And a pie-type band stop filter circuit including three filter elements among the at least four filter elements, the switch element including:
Switching between a pie-type bandpass filter circuit having three filter elements of the at least four filter elements and having a structure in which series and parallel portions of the filter elements forming the band stop filter circuit are replaced. The band-elimination filter circuit and the band-pass filter circuit are configured to be possible, and share a part of the filter elements constituting each other.
【００１３】[0013]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１４】図１は本発明のスイッチ回路の概略を示す
ブロック図である。スイッチ回路は、入力端子１０と第
１および第２の出力端子１１および１２とをもつ。スイ
ッチ回路は、第１乃至第４のフィルタ素子１６、１７、
１８、および１９と、第１乃至第５のスイッチ２１、２
２、２３、２４、および２５とを有する。FIG. 1 is a block diagram showing an outline of the switch circuit of the present invention. The switch circuit has an input terminal 10 and first and second output terminals 11 and 12. The switch circuit includes the first to fourth filter elements 16, 17,
18, 19 and the first to fifth switches 21, 2
2, 23, 24, and 25.
【００１５】第１のフィルタ素子１６はフィルタ素子Ａ
からなり、一端が入力端子１０に接続され、他端が第２
および第５のスイッチ２１および２５に接続されてい
る。第２のフィルタ素子１７はフィルタ素子Ｂからな
り、一端が第１の出力端子１１と第５のスイッチ２５に
接続され、他端が接地されている。第３のフィルタ素子
１８はフィルタ素子Ｂからなり、一端が入力端子１０に
接続され、他端が第１のスイッチ２１と第３のスイッチ
２３とに接続されている。第４のフィルタ素子１９はフ
ィルタ素子Ａからなり、一端が第３のスイッチ２３と第
４のスイッチ２４とに接続され、他端が接地されてい
る。The first filter element 16 is a filter element A.
And one end is connected to the input terminal 10 and the other end is the second
And the fifth switch 21 and 25. The second filter element 17 is composed of the filter element B, and has one end connected to the first output terminal 11 and the fifth switch 25 and the other end grounded. The third filter element 18 is composed of the filter element B, and has one end connected to the input terminal 10 and the other end connected to the first switch 21 and the third switch 23. The fourth filter element 19 is composed of the filter element A, and has one end connected to the third switch 23 and the fourth switch 24 and the other end grounded.
【００１６】第１のスイッチ２１は第３のフィルタ素子
１８を接地するか否かを切り替えるためのスッイチで、
一端が第３のフィルタ素子１８に接続され、他端が接地
されている。第２のスイッチ２２は第１のフィルタ素子
１６を接地するか否かを切り替えるためのスイッチで、
一端が第１のフィルタ素子１６に接続され、他端が接地
されている。第３のスイッチ２３は第３のフィルタ素子
１８と第４のフィルタ素子１９とを接続するか否かを切
り替えるためのスイッチで、一端が第３のフィルタ素子
１８に接続され、他端が第４のフィルタ素子１９に接続
されている。第４のスイッチ２４は第２の出力端子１２
から出力信号を出すか否かを切り替えるためのスイッチ
で、一端が第３のスイッチ２３と第４のフィルタ素子と
の接続点に接続され、他端が第２の出力端子１２に接続
されている。第５のスイッチ２５は第１の出力端子１１
から出力信号を出すか否かを切り替えるためのスイッチ
で、一端が第１のフィルタ素子１６と第２のスイッチ２
１との接続点に接続され、他端が第１の出力端子１１と
第２のフィルタ素子１６との接続点に接続されている。The first switch 21 is a switch for switching whether or not the third filter element 18 is grounded.
One end is connected to the third filter element 18, and the other end is grounded. The second switch 22 is a switch for switching whether or not the first filter element 16 is grounded,
One end is connected to the first filter element 16 and the other end is grounded. The third switch 23 is a switch for switching whether or not to connect the third filter element 18 and the fourth filter element 19, one end of which is connected to the third filter element 18 and the other end of which is the fourth. Connected to the filter element 19 of. The fourth switch 24 is connected to the second output terminal 12
Is a switch for switching whether or not to output an output signal from one end, one end of which is connected to the connection point of the third switch 23 and the fourth filter element, and the other end of which is connected to the second output terminal 12. .. The fifth switch 25 has the first output terminal 11
Is a switch for switching whether or not to output an output signal from the first filter element 16 and the second switch 2 at one end.
1 and the other end is connected to the connection point between the first output terminal 11 and the second filter element 16.
【００１７】後述するように、第１乃至第５のスイッチ
２１〜２５の状態を切り替えることにより、パイ型の帯
域阻止フィルタ回路（図４の第１のフィルタ回路３１）
と、パイ型の帯域通過フィルタ回路（図４の第２のフィ
ルタ回路３２）と、を切り替えることができる。As described later, by switching the states of the first to fifth switches 21 to 25, a pie-type band elimination filter circuit (first filter circuit 31 in FIG. 4).
, And a pie-type bandpass filter circuit (the second filter circuit 32 in FIG. 4) can be switched.
【００１８】まず、第１および第５のスイッチ２１およ
び２５がオン状態で、第２、第３および第４のスイッチ
２２、２３および２４がオフ状態の場合について考え
る。この場合、第２の出力端子１２は入力とは切断状態
にある。そして、第１のフィルタ素子（フィルタ素子
Ａ）１６、第２のフィルタ素子（フィルタ素子Ｂ）１
７、および第３のフィルタ素子（フィルタ素子Ｂ）１８
によって構成されるフィルタ回路、入力端子１０、およ
び第１の出力端子１１の関係は、図４に示した第１のフ
ィルタ回路３１と同一である。したがって、この状態で
は、入力端子１０から入力された入力信号のうち、周波
数ｆ0 の信号は阻止され、周波数ｆ1 の信号は通過す
る。First, consider the case where the first and fifth switches 21 and 25 are in the ON state and the second, third and fourth switches 22, 23 and 24 are in the OFF state. In this case, the second output terminal 12 is disconnected from the input. Then, the first filter element (filter element A) 16 and the second filter element (filter element B) 1
7, and a third filter element (filter element B) 18
The relationship among the filter circuit configured by, the input terminal 10, and the first output terminal 11 is the same as that of the first filter circuit 31 shown in FIG. Therefore, in this state, of the input signals input from the input terminal 10, the signal of the frequency f 0 is blocked and the signal of the frequency f 1 passes.
【００１９】次に、第１および第５のスイッチ２１およ
び２５がオフ状態で、第２、第３および第４のスイッチ
２２、２３および２４がオン状態の場合について考え
る。この場合、第１の出力端子１１は入力とは切断状態
にある。そして、フィルタ素子Ａ、Ｂの直列・並列関係
は上記の場合と逆になる。すなわち、第１のフィルタ素
子（フィルタ素子Ａ）１６、第３のフィルタ素子（フィ
ルタ素子Ｂ）１８、および第４のフィルタ素子（フィル
タ素子Ａ）１９によって構成されるフィルタ回路、入力
端子１０、および第２の出力端子１２の関係は、図４に
示した第２のフィルタ回路３２と同一である。したがっ
て、この状態では、入力端子１０から入力された入力信
号のうち、周波数ｆ1 の信号は阻止され、周波数ｆ0 の
信号は通過する。Next, consider the case where the first and fifth switches 21 and 25 are in the off state and the second, third and fourth switches 22, 23 and 24 are in the on state. In this case, the first output terminal 11 is disconnected from the input. The serial / parallel relationship between the filter elements A and B is opposite to the above case. That is, the filter circuit including the first filter element (filter element A) 16, the third filter element (filter element B) 18, and the fourth filter element (filter element A) 19, the input terminal 10, and The relationship of the second output terminal 12 is the same as that of the second filter circuit 32 shown in FIG. Therefore, in this state, of the input signals input from the input terminal 10, the signal of the frequency f 1 is blocked and the signal of the frequency f 0 passes.
【００２０】すなわち、図１に示すスイッチ回路は、第
１乃至第５のスイッチ２１〜２５の切替えにより、図４
に示した従来のスイッチ回路と同等の特性を示し、か
つ、フィルタ素子Ａおよびフィルタ素子Ｂがそれぞれ１
つずつ少ない構成となっている。That is, the switch circuit shown in FIG. 1 is changed to the one shown in FIG. 4 by switching the first to fifth switches 21 to 25.
The filter element A and the filter element B each have characteristics equivalent to those of the conventional switch circuit shown in FIG.
Each has a small configuration.
【００２１】したがって、図１に示すスイッチ回路は、
大面積を占めるフィルタ素子の構成数を従来のものより
３分の２に減じることが可能となり、ＭＭＩＣの面積も
それに応じて小さくでき、ＩＣのモノリシック化に非常
に有利であることが分かる。Therefore, the switch circuit shown in FIG.
It can be seen that the number of filter elements occupying a large area can be reduced to two-thirds as compared with the conventional one, and the area of the MMIC can be correspondingly reduced, which is very advantageous for making the IC monolithic.
【００２２】図２は本発明の第１の実施例によるスイッ
チ回路を示すブロック図である。入出力端子、フィルタ
素子の構成は、図１のものと同様である。図１における
第１乃至第３のスイッチ２１、２２、および２３を、そ
れぞれ、第１、第２、および第３の電界効果トランジス
タＦＥＴ１、ＦＥＴ２、およびＦＥＴ３で実現してい
る。第４および第５のスイッチ２４および２５は常にオ
ン状態である。以下に述べるように、各電界効果トラン
ジスタのゲート電圧を調整することにより、パイ型の帯
域阻止フィルタ回路（図４の第１のフィルタ回路３１）
か、パイ型の帯域通過フィルタ回路（図４の第２のフィ
ルタ回路３２）かのいずれか一方を選択することができ
る。FIG. 2 is a block diagram showing a switch circuit according to the first embodiment of the present invention. The configurations of the input / output terminal and the filter element are the same as those in FIG. The first to third switches 21, 22, and 23 in FIG. 1 are realized by the first, second, and third field effect transistors FET1, FET2, and FET3, respectively. The fourth and fifth switches 24 and 25 are always on. As described below, by adjusting the gate voltage of each field-effect transistor, a pie-type band elimination filter circuit (first filter circuit 31 in FIG. 4).
Either the pie bandpass filter circuit (the second filter circuit 32 in FIG. 4) can be selected.
【００２３】すなわち、第１の電界効果トランジスタＦ
ＥＴ１を導通状態、第２および第３の電界効果トランジ
スタＦＥＴ２およびＦＥＴ３を遮断状態とすれば、パイ
型の帯域阻止フィルタ回路が選択される。その逆、すな
わち、第１の電界効果トランジスタＦＥＴ１を遮断状
態、第２および第３の電界効果トランジスタＦＥＴ２お
よびＦＥＴ３を導通状態とすれば、パイ型の帯域通過フ
ィルタ回路が選択される。That is, the first field effect transistor F
When ET1 is in the conducting state and the second and third field effect transistors FET2 and FET3 are in the blocking state, the pi-type band elimination filter circuit is selected. On the other hand, if the first field effect transistor FET1 is cut off and the second and third field effect transistors FET2 and FET3 are turned on, the pi-type bandpass filter circuit is selected.
【００２４】図３は本発明の第２の実施例によるスイッ
チ回路を示すブロック図である。入出力端子、フィルタ
素子の構成は、図１のものと同様である。図１における
第１、第２、第４、および第５のスイッチ２１、２２、
２４、および２５を、それぞれ、第１、第２、第４、お
よび第５の電界効果トランジスタＦＥＴ１、ＦＥＴ２、
ＦＥＴ４、およびＦＥＴ５で実現している。第３のスイ
ッチは常にオン状態で、第３の電界効果トランジスタＦ
ＥＴ３はない。この第２の実施例においても、上記第１
の実施例と同様に、各電界効果トランジスタのゲート電
圧を調整することにより、パイ型の帯域阻止フィルタ回
路（図４の第１のフィルタ回路３１）か、パイ型の帯域
通過フィルタ回路（図４の第２のフィルタ回路３２）か
のいずれか一方を選択することができる。FIG. 3 is a block diagram showing a switch circuit according to a second embodiment of the present invention. The configurations of the input / output terminal and the filter element are the same as those in FIG. The first, second, fourth, and fifth switches 21, 22, in FIG.
24 and 25 are respectively connected to the first, second, fourth and fifth field effect transistors FET1, FET2,
It is realized by FET4 and FET5. The third switch is always on and the third field effect transistor F
There is no ET3. Also in this second embodiment, the first
Similar to the embodiment of FIG. 4, by adjusting the gate voltage of each field effect transistor, a pie type band stop filter circuit (first filter circuit 31 in FIG. 4) or a pie type band pass filter circuit (FIG. 4). One of the second filter circuits 32) can be selected.
【００２５】すなわち、第１および第５の電界効果トラ
ンジスタＦＥＴ１およびＦＥＴ５を導通状態、第２およ
び第４の電界効果トランジスタＦＥＴ２およびＦＥＴ４
を遮断状態とすれば、パイ型の帯域阻止フィルタ回路が
選択される。その逆、すなわち、第１および第５の電界
効果トランジスタＦＥＴ１およびＦＥＴ５を遮断状態、
第２および第４の電界効果トランジスタＦＥＴ２および
ＦＥＴ４を導通状態とすれば、パイ型の帯域通過フィル
タ回路が選択される。That is, the first and fifth field effect transistors FET1 and FET5 are turned on, and the second and fourth field effect transistors FET2 and FET4 are turned on.
Is cut off, a pie band stop filter circuit is selected. On the contrary, that is, the first and fifth field effect transistors FET1 and FET5 are cut off,
When the second and fourth field effect transistors FET2 and FET4 are made conductive, a pi-type bandpass filter circuit is selected.
【００２６】図３に示した第２の実施例のものは第２に
示した第１の実施例のものに比較して、第４および第５
の電界効果トランジスタＦＥＴ４およびＦＥＴ５によ
り、第１の出力端子１１側（パイ型の帯域阻止フィルタ
回路）を選択したときの第２の出力端子１２側、および
その逆の場合のアイソレーション特性が向上している。The second embodiment shown in FIG. 3 is a fourth and fifth embodiment compared to the first embodiment shown in the second embodiment.
The field-effect transistors FET4 and FET5 improve the isolation characteristics on the second output terminal 12 side when the first output terminal 11 side (pi-type band stop filter circuit) is selected and vice versa. ing.
【００２７】上述した実施例では、第１および第２の実
施例についてのみ説明したが、本発明はこれら実施例に
限定されないのは勿論である。たとえば、図２に示した
第１の実施例において、第３の電界効果トランジスタＦ
ＥＴ３は必ずしも必要ではなく、すなわち、図１中の第
３のスイッチ２３を常にオン状態にしても良い。この場
合は、スイッチは第１および第２の電界効果トランジス
タＦＥＴ１およびＦＥＴ２の２つだけあれば良いことに
なる。したがって、本発明のスイッチ回路は、少なくと
も４個のフィルタ素子と、少なくとも４個のフィルタ素
子の接続状態を変えるための少なくも２個のスイッチ素
子と、を有していれば良いことが分かる。In the above-mentioned embodiments, only the first and second embodiments have been described, but it goes without saying that the present invention is not limited to these embodiments. For example, in the first embodiment shown in FIG. 2, the third field effect transistor F
ET3 is not always necessary, that is, the third switch 23 in FIG. 1 may be always turned on. In this case, only two switches, the first and second field effect transistors FET1 and FET2, are required. Therefore, it is understood that the switch circuit of the present invention needs to include at least four filter elements and at least two switch elements for changing the connection state of at least four filter elements.
【００２８】[0028]
【発明の効果】以上説明したように本発明は、フィルタ
回路を構成するフィルタ素子の一部を共有化すること
で、回路の部品点数を減らすことができる。このため、
回路全体の面積を小とすることができ、所望するスイッ
チ回路のＭＭＩＣ化が可能になるという効果を有する。As described above, according to the present invention, the number of components of the circuit can be reduced by sharing a part of the filter element which constitutes the filter circuit. For this reason,
This has an effect that the area of the entire circuit can be reduced and a desired switch circuit can be implemented as an MMIC.
【図１】本発明のスイッチ回路の概略を示すブロック図
である。FIG. 1 is a block diagram showing an outline of a switch circuit of the present invention.
【図２】本発明の第１の実施例によるスイッチ回路を示
すブロック図である。FIG. 2 is a block diagram showing a switch circuit according to a first embodiment of the present invention.
【図３】本発明の第２の実施例によるスイッチ回路を示
すブロック図である。FIG. 3 is a block diagram showing a switch circuit according to a second embodiment of the present invention.
【図４】従来のスイッチ回路を示すブロック図である。FIG. 4 is a block diagram showing a conventional switch circuit.
１０ 入力端子 １１ 出力端子 １２ 出力端子 １６ フィルタ素子Ａ １７ フィルタ素子Ｂ １８ フィルタ素子Ｂ １９ フィルタ素子Ａ ＦＥＴ１ 電界効果トラジスタ ＦＥＴ２ 電界効果トラジスタ ＦＥＴ３ 電界効果トラジスタ ＦＥＴ４ 電界効果トラジスタ ＦＥＴ５ 電界効果トラジスタ 10 Input Terminal 11 Output Terminal 12 Output Terminal 16 Filter Element A 17 Filter Element B 18 Filter Element B 19 Filter Element A FET1 Field Effect Transistor FET2 Field Effect Transistor FET3 Field Effect Transistor FET4 Field Effect Transistor FET5 Field Effect Transistor
Claims (1)
少なくとも４個のフィルタ素子の接続状態を変えるため
の少なくも２個のスイッチ素子と、を有し、前記少なく
も２個のスイッチ素子よって、前記少なくも４個のフィ
ルタ素子のうち３個のフィルタ素子からなるパイ型の帯
域阻止フィルタ回路と、前記少なくも４個のフィルタ素
子のうち３個のフィルタ素子からなり、かつ前記帯域阻
止フィルタ回路を構成するフィルタ素子の直列及び並列
部分を置換した構造をもつパイ型の帯域通過フィルタ回
路と、を切り替え可能に構成し、前記帯域阻止フィルタ
回路と前記帯域通過フィルタ回路とは、互いに構成する
フィルタ素子の一部を共有していることを特徴とするス
イッチ回路。1. At least four filter elements and at least two switch elements for changing a connection state of the at least four filter elements, the at least two switch elements comprising: A pie-type band stop filter circuit composed of three filter elements out of at least four filter elements, and a band stop filter circuit composed of three filter elements out of at least four filter elements And a pi-type bandpass filter circuit having a structure in which the series and parallel portions of the filter element are replaced by each other, and the bandstop filter circuit and the bandpass filter circuit are filters that form each other. A switch circuit characterized by sharing a part of an element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020292A JPH05199014A (en) | 1992-01-23 | 1992-01-23 | Switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020292A JPH05199014A (en) | 1992-01-23 | 1992-01-23 | Switch circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199014A true JPH05199014A (en) | 1993-08-06 |
Family
ID=11743692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1020292A Withdrawn JPH05199014A (en) | 1992-01-23 | 1992-01-23 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199014A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10425056B2 (en) | 2015-05-04 | 2019-09-24 | The Boeing Company | Reconfigurable electromagnetic interference filter network |
-
1992
- 1992-01-23 JP JP1020292A patent/JPH05199014A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10425056B2 (en) | 2015-05-04 | 2019-09-24 | The Boeing Company | Reconfigurable electromagnetic interference filter network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0928038B1 (en) | Two-frequency switch, device using two-frequency antenna in common, and mobile radio communication equipment for two-frequency bands using the device | |
| US6308051B1 (en) | Antenna duplexer | |
| US6970718B2 (en) | Switch apparatus and mobile communications terminal apparatus | |
| US5697087A (en) | Semiconductor device with a filter formed of 3-element series-and-parallel resonators | |
| US7391283B2 (en) | RF switch | |
| US6847829B2 (en) | Multiband high-frequency switch | |
| US7714681B2 (en) | Reconfigurable phase-shifter | |
| US5148062A (en) | Simplified phase shifter circuit | |
| JPH08321738A (en) | Two-frequency band pass filter, two-frequency branching device and its synthesizer | |
| US6483399B1 (en) | Duplexer and communication apparatus with first and second filters, the second filter having plural switch selectable saw filters | |
| JP2004147045A (en) | High-frequency switch | |
| KR0139477B1 (en) | Dielectric filter | |
| JPH07303001A (en) | High frequency switch | |
| EP1058334A2 (en) | Frequency band variable filter, duplexer, and communication apparatus | |
| EP1440511B1 (en) | Compact 180 degree phase shifter | |
| JP2000114804A (en) | Antenna sharing device and communication equipment device | |
| JPH05199014A (en) | Switch circuit | |
| JP3466079B2 (en) | Antenna duplexer | |
| JP3866989B2 (en) | Antenna duplexer and mobile communication device using the same | |
| US6121854A (en) | Reduced size 2-way RF power divider incorporating a low pass filter structure | |
| US5742215A (en) | Transmission line filter having a switching function | |
| US5783975A (en) | Circuit selection device | |
| JP2006514461A (en) | Front-end circuit | |
| JPH09321829A (en) | Transmission line changeover switching circuit | |
| WO2018159205A1 (en) | Filter device, multiplexer, high-frequency front end circuit, and communication apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |