JPH05198746A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05198746A JPH05198746A JP24445392A JP24445392A JPH05198746A JP H05198746 A JPH05198746 A JP H05198746A JP 24445392 A JP24445392 A JP 24445392A JP 24445392 A JP24445392 A JP 24445392A JP H05198746 A JPH05198746 A JP H05198746A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- substrate
- transistor
- integrated circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に関し、特
に、トランジスタを含む回路素子が集積されてなる半導
体集積回路が半絶縁性半導体基板例えば半絶縁性ＧａＡ
ｓ半導体基板上に形成された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semi-insulating semiconductor substrate such as a semi-insulating GaA semiconductor integrated circuit in which circuit elements including transistors are integrated.
s A semiconductor device formed on a semiconductor substrate.
【０００２】[0002]
【従来の技術】半絶縁性ＧａＡｓ半導体基板上に形成さ
れた集積回路（ＧａＡｓ−ＩＣ）は、電子の移動度が高
く、また該基板により寄生容量が減少するので、Ｓｉ半
導体基板上に形成された集積回路（Ｓｉ−ＩＣ）に比べ
て高速性に優れている。したがって、１ＧＨｚ前後又は
それ以上の高周波を扱う場合には、Ｓｉ−ＩＣに代えて
ＧａＡｓ−ＩＣが採用されるのが通例である。その反
面、１００ＭＨｚ以下の周波数帯域では、ＧａＡｓ−Ｉ
Ｃは１／ｆ雑音指数等においてＳｉ−ＩＣよりも劣る場
合がある。また、ＧａＡｓ−ＩＣでは、直流〜１００Ｈ
ｚ程度の一層低い周波数帯域において、直線性歪、デバ
イスパラメータのヒステリシス、いわゆる基板バイアス
効果等の不都合が生じることが知られている。このた
め、従来のＧａＡｓ−ＩＣは、実用上は約１００ＭＨｚ
以上の高周波数帯域に使用範囲が限られていた。2. Description of the Related Art An integrated circuit (GaAs-IC) formed on a semi-insulating GaAs semiconductor substrate has a high electron mobility and a parasitic capacitance is reduced by the substrate, so that it is formed on a Si semiconductor substrate. It is superior to the integrated circuit (Si-IC) in high speed. Therefore, when handling a high frequency around 1 GHz or higher, it is customary to use a GaAs-IC instead of the Si-IC. On the other hand, in the frequency band below 100 MHz, GaAs-I
C may be inferior to Si-IC in 1 / f noise figure and the like. Moreover, in GaAs-IC, direct current to 100 H
It is known that problems such as linear distortion, device parameter hysteresis, and so-called substrate bias effect occur in a lower frequency band of about z. Therefore, the conventional GaAs-IC is practically about 100 MHz.
The use range was limited to the above high frequency band.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、最近で
は半導体装置の高速化が著しく、特に従来の低周波数帯
域の特性を犠牲にすることなく高速性を付加する等の要
求が強いので、従来のようにＧａＡｓ−ＩＣの使用を高
周波数帯域に限定することは、その市場拡大の大きな妨
げになっている。However, recently, the speed of semiconductor devices has been remarkably increased, and there is a strong demand to add high speed without sacrificing the characteristics of the conventional low frequency band. Limiting the use of GaAs-ICs to high frequency bands is a major obstacle to the expansion of the market.
【０００４】例えば Philip Canfield et al.,"The pot
ential of p-well GaAs MESFET technology for precis
ion integrated circuits," Digest of Technical Pape
rs (IEEE International Solid-State Circuit Confere
nce) pp.3065-3068,1990によれば、ＧａＡｓ−ＩＣにお
ける低周波数帯域での直線性歪は、ＧａＡｓ基板を半絶
縁性にするために必要とされているＥＬ２と呼ばれる電
子の深いエネルギ準位に起因して発生するものであると
される。そして、ＧａＡｓ基板上に形成されるトランジ
スタの下部にウェルとしてｐ型領域を形成し、該ｐ型領
域をトランジスタのソース電極電位に固定すれば、低周
波数帯域での直線性歪が改善されることが報告されてい
る。For example, Philip Canfield et al., "The pot
ential of p-well GaAs MESFET technology for precis
ion integrated circuits, "Digest of Technical Pape
rs (IEEE International Solid-State Circuit Confere
nce) pp.3065-3068,1990, the linear strain in the low frequency band of GaAs-IC is a deep energy level of electrons called EL2, which is required to make the GaAs substrate semi-insulating. It is said that it is caused by the position. Then, if a p-type region is formed as a well below the transistor formed on the GaAs substrate and the p-type region is fixed to the source electrode potential of the transistor, the linear distortion in the low frequency band can be improved. Has been reported.
【０００５】ところが、トランジスタの下部にｐ型領域
を形成する従来の方式は、基板に対するトランジスタの
寄生容量を増加させるので、半絶縁性半導体基板上にト
ランジスタを形成して高速化を図るという観点からは障
害になる。また、製造工程が複雑になるとともに、トラ
ンジスタの重要なパラメータの１つであるしきい値電圧
Ｖthの制御性が大幅に損なわれるという問題があった。However, since the conventional method of forming the p-type region under the transistor increases the parasitic capacitance of the transistor with respect to the substrate, from the viewpoint of increasing the speed by forming the transistor on the semi-insulating semiconductor substrate. Is an obstacle. Further, there is a problem that the manufacturing process becomes complicated and the controllability of the threshold voltage Vth, which is one of the important parameters of the transistor, is significantly impaired.
【０００６】本発明の目的は、ＧａＡｓ−ＩＣの高周波
特性を犠牲にすることなくその低周波数帯域での直線性
歪を改善し、以てＧａＡｓ−ＩＣの使用可能範囲を拡大
することにある。An object of the present invention is to improve the linear distortion in the low frequency band without sacrificing the high frequency characteristics of the GaAs-IC, thereby expanding the usable range of the GaAs-IC.
【０００７】[0007]
【課題を解決するための手段】請求項１の発明が講じた
解決手段は、トランジスタを含む回路素子が集積されて
なる半導体集積回路が半絶縁性半導体基板の表面部に形
成された半導体装置を対象とし、前記半導体集積回路を
駆動するために用いられる電源電圧のうちの最も高い電
源電圧以上の直流電圧が印加される電極が前記半絶縁性
半導体基板の裏面のほぼ全面にわたって設けられた構成
とするものである。According to a first aspect of the present invention, there is provided a semiconductor device in which a semiconductor integrated circuit formed by integrating circuit elements including transistors is formed on a surface portion of a semi-insulating semiconductor substrate. And a structure in which an electrode to which a DC voltage higher than the highest power supply voltage of the power supply voltages used to drive the semiconductor integrated circuit is applied is provided over substantially the entire back surface of the semi-insulating semiconductor substrate. To do.
【０００８】また、請求項２の発明が講じた手段は、請
求項１の発明の構成に、前記半絶縁性半導体基板の表面
部に前記トランジスタのいずれのｎ型領域とも接するこ
となく該トランジスタを囲むように低抵抗ｎ型領域が形
成され、かつ前記半導体集積回路を駆動するために用い
られる電源電圧のうちの最も高い電源電圧以上の直流電
圧が印加される電極が前記低抵抗ｎ型領域に設けられて
いる構成を付加したものである。According to a second aspect of the present invention, in addition to the structure of the first aspect, the transistor is provided on the surface of the semi-insulating semiconductor substrate without contacting any n-type region of the transistor. A low resistance n-type region is formed so as to surround the electrode, and an electrode to which a DC voltage higher than the highest power supply voltage of the power supply voltages used to drive the semiconductor integrated circuit is applied is in the low resistance n-type region. The configuration provided is added.
【０００９】[0009]
【作用】本願発明者は、半絶縁性ＧａＡｓ半導体基板上
の半導体集積回路を駆動するために印加される電源電圧
の最高値以上の直流電圧を該基板に印加すると、その半
導体集積回路の高周波特性を犠牲にすることなく低周波
数帯域での直線性歪を改善できるという事実を見出だし
た。また、該基板の表面部においてトランジスタを囲む
ように低抵抗ｎ型領域を形成し、該ｎ型領域にも電源電
圧の最高値以上の直流電圧を印加すると、低周波数帯域
での直線性歪を一層改善できるという事実を見出だし
た。本発明は、該両知見に基づいてなされたものであ
る。When the inventor of the present application applies a DC voltage higher than the maximum value of the power supply voltage applied to drive the semiconductor integrated circuit on the semi-insulating GaAs semiconductor substrate to the substrate, the high frequency characteristics of the semiconductor integrated circuit are obtained. We have found the fact that we can improve the linear distortion in the low frequency band without sacrificing. Further, when a low resistance n-type region is formed so as to surround the transistor on the surface portion of the substrate and a DC voltage higher than the maximum value of the power supply voltage is applied to the n-type region, linear distortion in a low frequency band is generated. We have found the fact that we can improve even further. The present invention has been made based on these findings.
【００１０】[0010]
【実施例】以下、本発明に係る２つの実施例について説
明する。EXAMPLES Two examples according to the present invention will be described below.
【００１１】（第１実施例）図１は、本発明の第１の実
施例に係る半導体装置の構成を示す断面図である。同図
において、１０１は半絶縁性ＧａＡｓ半導体基板、１０
２は半導体集積回路を構成するトランジスタ領域、１０
３は層間絶縁膜、１０４はトランジスタ配線層、１０５
は基板１０１にバイアス電圧を与えるための裏面電極、
１０６は直流電圧源、１０７はバイパスキャパシタであ
る。トランジスタ領域１０２には、配線層１０４を介し
て＋５Ｖ、０Ｖ、−５Ｖの３種類の電源電圧が与えられ
る。これに対して基板１０１の裏面には、該３種類の電
源電圧のうちの最高値すなわち＋５Ｖの直流電圧が基板
電位Ｖsub として印加されている。高周波的には基板１
０１を確実に接地電位に固定するように、バイパスキャ
パシタ１０７としては、例えば各々１０００ｐＦ（１０
０ｐＦ以上であればよい。）の大きな静電容量を有する
３つのコンデンサが採用される。ただし、該コンデンサ
の数とその静電容量とは、これに限らない。(First Embodiment) FIG. 1 is a sectional view showing the structure of a semiconductor device according to the first embodiment of the present invention. In the figure, 101 is a semi-insulating GaAs semiconductor substrate, 10
Reference numeral 2 denotes a transistor region which constitutes a semiconductor integrated circuit, 10
3 is an interlayer insulating film, 104 is a transistor wiring layer, and 105
Is a back surface electrode for applying a bias voltage to the substrate 101,
Reference numeral 106 is a DC voltage source, and 107 is a bypass capacitor. Three types of power supply voltages of + 5V, 0V, and -5V are applied to the transistor region 102 via the wiring layer 104. On the other hand, on the back surface of the substrate 101, the highest value of the three types of power supply voltages, that is, a DC voltage of +5 V is applied as the substrate potential Vsub. Substrate 1 for high frequency
The bypass capacitors 107 are, for example, 1000 pF (10
It may be 0 pF or more. ), Three capacitors having a large capacitance are adopted. However, the number of the capacitors and the capacitance thereof are not limited to this.
【００１２】図２は、半絶縁性ＧａＡｓ半導体基板１０
１の表面部におけるトランジスタ領域１０２により形成
され、かつ１ＧＨｚ以上の高周波数帯域で動作可能なＡ
／Ｄ変換器用のサンプルホールド回路の前段に用いられ
るバッファアンプの回路図である。同図において、２０
１は入力端子、２０２は出力端子、２０３はＶDD端子、
２０４はＶEE端子である。ＶDD端子２０３には＋５Ｖ、
ＶEE端子２０４には−５Ｖが各々与えられている。ま
た、Ｔｒ１〜Ｔｒ８はいずれもデプレッション型のＦＥ
Ｔ、Ｄ１〜Ｄ４は各々ダイオードである。ただし、Ｔｒ
１〜５及びＴｒ７の６個のＦＥＴは、Ｔｒ６及びＴｒ８
に比べて、しきい値電圧Ｖthが深くなっている。回路形
式はＴｒ２によるソースフォロア型のインピーダンス変
換回路であり、Ｔｒ２のドレイン側及びソース側に公知
のカスコード型定電流回路を各々設けたものである。こ
のバッファアンプには、次段に接続される例えばダイオ
ードクワッドからなるサンプラー回路へ直流〜１ＧＨｚ
以上の広帯域で歪のない信号を伝達する特性が要求され
る。FIG. 2 shows a semi-insulating GaAs semiconductor substrate 10.
A which is formed by the transistor region 102 on the surface of No. 1 and can operate in a high frequency band of 1 GHz or higher.
FIG. 6 is a circuit diagram of a buffer amplifier used before the sample-hold circuit for the / D converter. In the figure, 20
1 is an input terminal, 202 is an output terminal, 203 is a V DD terminal,
204 is a V EE terminal. + 5V to V DD terminal 203,
-5V is applied to each V EE terminal 204. Further, all of Tr1 to Tr8 are depletion type FEs.
Each of T and D1 to D4 is a diode. However, Tr
6 FETs 1 to 5 and Tr7 are Tr6 and Tr8
The threshold voltage Vth is deeper than that of. The circuit type is a source follower type impedance conversion circuit using Tr2, and a known cascode type constant current circuit is provided on each of the drain side and the source side of Tr2. This buffer amplifier is connected to the next stage by connecting a sampler circuit consisting of, for example, a diode quad from DC to 1 GHz.
The characteristics for transmitting a signal without distortion in the above wide band are required.
【００１３】図３は、図２のバッファアンプの入力端子
２０１に１００Ｈｚの矩形波電圧を印加した場合の出力
端子２０２の電圧波形を示すものであって、裏面電極１
０５の印加直流電圧すなわち基板電位Ｖsub を０Ｖ、＋
１Ｖ、＋２Ｖ、＋３Ｖ、＋４Ｖ、＋５Ｖ、＋６Ｖと変化
させたとき、出力波形の直線性歪が基板電位Ｖsub に応
じて変化する実験結果を示している。図３から明らかな
ように、バッファアンプを駆動するために用いられる電
源電圧のうちの最高値である＋５Ｖ（ＶDD）と等しいか
又はこれより大きい電圧を基板電位Ｖsub として裏面電
極１０５に印加すれば、出力波形の過渡的な変動すなわ
ち直線性歪を抑制できる。なお、半絶縁性ＧａＡｓ半導
体基板１０１の基板電位Ｖsub を０Ｖとすることは従来
技術に属するものである。FIG. 3 shows the voltage waveform of the output terminal 202 when a rectangular wave voltage of 100 Hz is applied to the input terminal 201 of the buffer amplifier of FIG.
The applied DC voltage of 05, that is, the substrate potential Vsub is 0 V, +
The experimental results show that the linear distortion of the output waveform changes according to the substrate potential Vsub when changed to 1V, + 2V, + 3V, + 4V, + 5V, + 6V. As is apparent from FIG. 3, a voltage equal to or higher than + 5V (V DD ) which is the highest value of the power supply voltage used to drive the buffer amplifier is applied to the back surface electrode 105 as the substrate potential Vsub. If so, it is possible to suppress the transient fluctuation of the output waveform, that is, the linear distortion. Note that setting the substrate potential Vsub of the semi-insulating GaAs semiconductor substrate 101 to 0 V belongs to the prior art.
【００１４】図４は、図３中の入力波形と出力波形との
関係を、基板電位Ｖsub をパラメータとした入力電圧値
と定常出力電圧値との関係に書き換えたグラフであっ
て、当該バッファアンプの歪特性を一層詳しく示してい
る。基板電位Ｖsub を＋５Ｖとした場合には、直線性歪
のない理想的な特性とほぼ一致することが分る。FIG. 4 is a graph in which the relationship between the input waveform and the output waveform in FIG. 3 is rewritten into the relationship between the input voltage value and the steady output voltage value using the substrate potential Vsub as a parameter. The distortion characteristics of are shown in more detail. It can be seen that when the substrate potential Vsub is +5 V, the characteristics substantially match the ideal characteristics without linear distortion.
【００１５】上記バッファアンプの入力信号の周波数を
５００ＭＨｚとした場合にも、図３及び図４と同様の結
果が得られる。トランジスタの下部にｐ型領域を形成す
る従来の方式とは違って、高周波特性を劣化させること
はないのである。つまり、本実施例によれば、高周波特
性を犠牲にすることなく低周波数帯域での直線性歪を改
善でき、広帯域半導体装置の実現が可能となる。Even when the frequency of the input signal of the buffer amplifier is set to 500 MHz, the same results as in FIGS. 3 and 4 can be obtained. Unlike the conventional method of forming the p-type region under the transistor, the high frequency characteristics are not deteriorated. That is, according to this embodiment, the linear distortion in the low frequency band can be improved without sacrificing the high frequency characteristics, and the wide band semiconductor device can be realized.
【００１６】（第２実施例）図５及び図６は、本発明の
第２の実施例に係る半導体装置の構成を示す図である。
図５は平面図、図６はそのＡ−Ａ′断面図である。本実
施例でもＡ／Ｄ変換器用のサンプルホールド回路の前段
に用いられる図２の回路構成を備えたバッファアンプが
半絶縁性ＧａＡｓ半導体基板の表面部に半導体集積回路
として形成されるのであるが、図面の複雑化を避けるた
めに、図５及び図６には１つのトランジスタのみが描か
れている。(Second Embodiment) FIGS. 5 and 6 are views showing the configuration of a semiconductor device according to a second embodiment of the present invention.
5 is a plan view and FIG. 6 is a sectional view taken along line AA '. Also in this embodiment, the buffer amplifier having the circuit configuration of FIG. 2 used in the preceding stage of the sample hold circuit for the A / D converter is formed as a semiconductor integrated circuit on the surface of the semi-insulating GaAs semiconductor substrate. Only one transistor is depicted in FIGS. 5 and 6 to avoid complication of the drawing.
【００１７】図５及び図６において、４００は半絶縁性
ＧａＡｓ半導体基板、４０１はトランジスタを取り囲む
低抵抗ｎ型領域、４０２は該低抵抗ｎ型領域４０１にバ
イアス電圧を与えるための表面電極、４０３はトランジ
スタの活性領域、４０４はトランジスタのゲートマルチ
フィンガ電極、４０５はトランジスタのソース電極、４
０６はトランジスタのドレイン電極、４０７は基板４０
０にバイアス電圧を与えるための裏面電極、４０８は直
流電圧源である。トランジスタには＋５Ｖ、０Ｖ、−５
Ｖの３種類の電源電圧が与えられるが、低抵抗ｎ型領域
４０１のための表面電極４０２と、基板４００のための
裏面電極４０７との双方には、該３種類の電源電圧のう
ちの最高値すなわち＋５Ｖの直流電圧が印加されてい
る。ただし、低抵抗ｎ型領域４０１は、トランジスタの
いずれのｎ型領域とも接することがないように配置され
る。また、図１の場合と同様に、基板４００は高周波的
には接地電位に固定される。5 and 6, 400 is a semi-insulating GaAs semiconductor substrate, 401 is a low resistance n-type region surrounding the transistor, 402 is a surface electrode for applying a bias voltage to the low resistance n-type region 401, 403. Is the active region of the transistor, 404 is the gate multi-finger electrode of the transistor, 405 is the source electrode of the transistor, 4
06 is the drain electrode of the transistor, 407 is the substrate 40
A back surface electrode 408 for applying a bias voltage to 0 and a direct current voltage source 408. + 5V, 0V, -5 for transistors
Although three kinds of power supply voltages of V are given, both the front surface electrode 402 for the low resistance n-type region 401 and the back surface electrode 407 for the substrate 400 have the highest power supply voltage of the three kinds. A value, that is, a DC voltage of +5 V is applied. However, the low resistance n-type region 401 is arranged so as not to be in contact with any of the n-type regions of the transistor. Also, as in the case of FIG. 1, the substrate 400 is fixed to the ground potential in terms of high frequency.
【００１８】本実施例によれば、半絶縁性ＧａＡｓ半導
体基板４００のみでなく、トランジスタを取り囲む低抵
抗ｎ型領域４０１も＋５Ｖにバイアスされる。これによ
り、低抵抗ｎ型領域４０１の外部からトランジスタ活性
領域４０３への電気的な干渉を防止できる。高周波特性
を犠牲にすることなく低周波数帯域での直線性歪を前記
第１の実施例に比べて一層改善できることは、実験によ
って確認されている。According to this embodiment, not only the semi-insulating GaAs semiconductor substrate 400 but also the low resistance n-type region 401 surrounding the transistor is biased to + 5V. Thereby, electrical interference from the outside of the low resistance n-type region 401 to the transistor active region 403 can be prevented. It has been confirmed by experiments that the linear distortion in the low frequency band can be further improved as compared with the first embodiment without sacrificing the high frequency characteristics.
【００１９】[0019]
【発明の効果】以上の説明のとおり、請求項１の発明に
よれば、半絶縁性半導体基板上の半導体集積回路を駆動
するために印加される電源電圧の最高値以上の直流電圧
を該基板に印加することとしたので、半導体集積回路の
高周波特性を犠牲にすることなく低周波数帯域での直線
性歪を改善できる。また、請求項２の発明によれば、該
基板の表面部においてトランジスタを囲むように低抵抗
ｎ型領域を形成し、該ｎ型領域にも電源電圧の最高値以
上の直流電圧を印加することとしたので、低周波数帯域
での直線性歪を一層改善できる。したがって、両発明に
よれば、半絶縁性半導体基板を用いた高周波半導体装置
の適用範囲を拡大することが可能になる。As described above, according to the invention of claim 1, a DC voltage higher than the maximum value of the power supply voltage applied to drive the semiconductor integrated circuit on the semi-insulating semiconductor substrate is applied to the substrate. The linear distortion in the low frequency band can be improved without sacrificing the high frequency characteristics of the semiconductor integrated circuit. According to the invention of claim 2, a low resistance n-type region is formed on the surface of the substrate so as to surround the transistor, and a DC voltage higher than the maximum value of the power supply voltage is applied to the n-type region. Therefore, the linear distortion in the low frequency band can be further improved. Therefore, according to both inventions, it is possible to expand the applicable range of the high frequency semiconductor device using the semi-insulating semiconductor substrate.
【図１】本発明の第１の実施例に係る半導体装置の構成
を示す断面図である。FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first exemplary embodiment of the present invention.
【図２】図１の半導体装置において半絶縁性半導体基板
の表面部に半導体集積回路の一部として形成され、かつ
Ａ／Ｄ変換器用のサンプルホールド回路の前段として好
適に用いられるバッファアンプの回路図である。2 is a circuit of a buffer amplifier which is formed as a part of a semiconductor integrated circuit on the surface of a semi-insulating semiconductor substrate in the semiconductor device of FIG. 1 and is preferably used as a front stage of a sample hold circuit for an A / D converter. It is a figure.
【図３】図２のバッファアンプに１００Ｈｚの矩形波を
入力した場合（基板電位Ｖsub＝０〜＋６Ｖ）の入出力
波形図である。FIG. 3 is an input / output waveform diagram when a rectangular wave of 100 Hz is input to the buffer amplifier of FIG. 2 (substrate potential Vsub = 0 to + 6V).
【図４】図３の入力波形と出力波形との関係を、基板電
位Ｖsub をパラメータとした入力電圧値と定常出力電圧
値との関係に書き換えたグラフである。FIG. 4 is a graph in which the relationship between the input waveform and the output waveform in FIG. 3 is rewritten into the relationship between the input voltage value and the steady output voltage value using the substrate potential Vsub as a parameter.
【図５】本発明の第２の実施例に係る半導体装置の構成
を示す平面図である。FIG. 5 is a plan view showing a configuration of a semiconductor device according to a second exemplary embodiment of the present invention.
【図６】図５のＡ−Ａ′断面図である。6 is a cross-sectional view taken along the line AA ′ of FIG.
１０１ 半絶縁性ＧａＡｓ半導体基板 １０２ トランジスタ領域 １０３ 層間絶縁膜 １０４ トランジスタ配線層 １０５ 基板にバイアス電圧を与えるための裏面電極 １０６ 直流電圧源 １０７ バイパスキャパシタ ２０１ バッファアンプの入力端子 ２０２ バッファアンプの出力端子 ２０３ ＶDD端子（＋５Ｖ） ２０４ ＶEE端子（−５Ｖ） ４００ 半絶縁性ＧａＡｓ半導体基板 ４０１ 低抵抗ｎ型領域 ４０２ 低抵抗ｎ型領域にバイアス電圧を与えるための
表面電極 ４０３ トランジスタの活性領域 ４０４ トランジスタのゲートマルチフィンガ電極 ４０５ トランジスタのソース電極 ４０６ トランジスタのドレイン電極 ４０７ 基板にバイアス電圧を与えるための裏面電極 ４０８ 直流電圧源101 Semi-Insulating GaAs Semiconductor Substrate 102 Transistor Region 103 Interlayer Insulating Film 104 Transistor Wiring Layer 105 Back Electrode for Applying Bias Voltage to Substrate 106 DC Voltage Source 107 Bypass Capacitor 201 Buffer Amplifier Input Terminal 202 Buffer Amplifier Output Terminal 203 V DD terminal (+ 5V) 204 V EE terminal (-5V) 400 Semi-insulating GaAs semiconductor substrate 401 Low resistance n-type region 402 Surface electrode for applying bias voltage to low resistance n-type region 403 Transistor active region 404 Transistor gate Multi-finger electrode 405 Transistor source electrode 406 Transistor drain electrode 407 Backside electrode for applying bias voltage to substrate 408 DC voltage source
Claims (2)
てなる半導体集積回路が半絶縁性半導体基板の表面部に
形成された半導体装置であって、前記半導体集積回路を
駆動するために用いられる電源電圧のうちの最も高い電
源電圧以上の直流電圧が印加される電極が前記半絶縁性
半導体基板の裏面のほぼ全面にわたって設けられている
ことを特徴とする半導体装置。1. A semiconductor device in which a semiconductor integrated circuit in which circuit elements including transistors are integrated is formed on a surface portion of a semi-insulating semiconductor substrate, and a power supply voltage used for driving the semiconductor integrated circuit. Among them, an electrode to which a DC voltage higher than the highest power supply voltage is applied is provided over substantially the entire back surface of the semi-insulating semiconductor substrate.
トランジスタのいずれのｎ型領域とも接することなく該
トランジスタを囲むように低抵抗ｎ型領域が形成され、
前記半導体集積回路を駆動するために用いられる電源電
圧のうちの最も高い電源電圧以上の直流電圧が印加され
る電極が前記低抵抗ｎ型領域に設けられていることを特
徴とする請求項１に記載の半導体装置。2. A low resistance n-type region is formed on the surface of the semi-insulating semiconductor substrate so as to surround the transistor without contacting any n-type region of the transistor,
The electrode to which a DC voltage higher than the highest power supply voltage of the power supply voltages used to drive the semiconductor integrated circuit is applied is provided in the low resistance n-type region. The semiconductor device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24445392A JPH05198746A (en) | 1991-11-19 | 1992-09-14 | Semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-302997 | 1991-11-19 | ||
| JP30299791 | 1991-11-19 | ||
| JP24445392A JPH05198746A (en) | 1991-11-19 | 1992-09-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198746A true JPH05198746A (en) | 1993-08-06 |
Family
ID=26536748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24445392A Withdrawn JPH05198746A (en) | 1991-11-19 | 1992-09-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198746A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996006460A1 (en) * | 1994-08-19 | 1996-02-29 | Hitachi, Ltd. | Semiconductor device |
-
1992
- 1992-09-14 JP JP24445392A patent/JPH05198746A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996006460A1 (en) * | 1994-08-19 | 1996-02-29 | Hitachi, Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5386034B2 (en) | Electronic circuit including MOSFET and dual gate JFET | |
| US11509270B2 (en) | Device stack with novel gate capacitor topology | |
| JPH0629762A (en) | High-sensitivity low-noise transistor amplifier | |
| US4275359A (en) | MOS FET Amplifier | |
| JP4810904B2 (en) | High frequency device having high frequency switch circuit | |
| US7221218B2 (en) | MOSFET amplifier having feedback controlled transconductance | |
| JPS6155971A (en) | Schottky gate field-effect transistor | |
| US8928410B2 (en) | Electronic circuits including a MOSFET and a dual-gate JFET | |
| JPH11136582A (en) | Solid-state image pickup element | |
| JP3988914B2 (en) | Semiconductor integrated circuit having electrostatic breakdown protection circuit | |
| JP4854980B2 (en) | Switch circuit and semiconductor device manufacturing method | |
| JPH05198746A (en) | Semiconductor device | |
| JPS5846874B2 (en) | Junction field effect transistor | |
| JP3417755B2 (en) | Semiconductor amplifier | |
| EP0543282A1 (en) | Semiconductor device | |
| KR100331044B1 (en) | Single voltage type phemt | |
| US6064263A (en) | DTCMOS differential amplifier | |
| US20080150634A1 (en) | Two-stage amplification using intermediate non-linear square wave | |
| JPH05152978A (en) | High frequency power amplifier circuit | |
| JPS6228586B2 (en) | ||
| JPS58122780A (en) | Semiconductor device | |
| JP3744151B2 (en) | Logic circuit | |
| JPH09294026A (en) | Semiconductor circuit | |
| JPS60137071A (en) | Schottky gate field effect transistor | |
| JPH06310953A (en) | Matching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |