JPH05191970A - Power supply - Google Patents

Power supply

Info

Publication number
JPH05191970A
JPH05191970A JP2168092A JP2168092A JPH05191970A JP H05191970 A JPH05191970 A JP H05191970A JP 2168092 A JP2168092 A JP 2168092A JP 2168092 A JP2168092 A JP 2168092A JP H05191970 A JPH05191970 A JP H05191970A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
switching
transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2168092A
Other languages
Japanese (ja)
Inventor
Masato Tanaka
正人 田中
Takashi Izuka
隆志 井塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2168092A priority Critical patent/JPH05191970A/en
Publication of JPH05191970A publication Critical patent/JPH05191970A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To obtain secondary output voltages of more than one system without enlarging the scale of a circuit by forming a charge pump of a capacitor and a diode and employing the output from a booster coil as a switching signal in a switching regulator comprising the booster coil and a transistor. CONSTITUTION:An input voltage VIN is fed through a booster choke coil L1 to a FET Q1 and through a diode D1 to a smoothing filter 2. The transistor Q1 operates with a switching pulse PSW fed from a PWM circuit 3 and outputs a first secondary output voltage VOUT1 through the smoothing filter 2. Thus the smoothed voltage is fed through a control circuit 6 back to the PWM circuit 3. A second secondary output voltage VOUT2 is obtained by providing a charge pump type DC-DC converter comprising diodes D5, D6 and capacitors C20, C30 and employing the output of the booster choke coil L1 as a switching signal for the capacitor 20.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電源装置に関し、特に
高周波チョッパ型のスイッチングレギュレータ構成のも
のに適用できるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device, and is particularly applicable to a high frequency chopper type switching regulator structure.

【0002】[0002]

【従来の技術】従来より、例えば1.5〔V〕等の乾電
池1本から集積回路用の電源電圧(例えば5〔V〕)を
得る電源装置として、いわゆる高周波昇圧チョッパ型ス
イッチングレギュレータ構成のものがある。
2. Description of the Related Art Conventionally, as a power supply device for obtaining a power supply voltage (for example, 5 [V]) for an integrated circuit from one dry battery of, for example, 1.5 [V], a so-called high-frequency step-up chopper type switching regulator structure is used. There is.

【0003】また、コイルやトランス等の巻線類を使用
しないで、DC−DCコンバータを実現する方式とし
て、いわゆるチャージポンプ方式(或いはスイッチドキ
ャパシタ方式)と呼ばれるものがあり、一般的に広く利
用されている。
Further, as a method for realizing a DC-DC converter without using windings such as a coil and a transformer, there is a so-called charge pump method (or a switched capacitor method), which is generally widely used. Has been done.

【0004】一方、コイルやトランスを用いたスイッチ
ングレギュレータにおいて、目的とする2次出力電圧が
例えば2系統以上必要とされる場合には、各系統各々専
用の昇降圧機能を持たせた装置を準備するか、又は、必
要とする電圧が他の電圧の整数倍でよい場合には、最も
簡易的にはDC−DCコンバータが実現できる上記チャ
ージポンプ方式(スイッチドキャパシタ方式)が利用さ
れる場合が多い。
On the other hand, in a switching regulator using a coil or a transformer, when a desired secondary output voltage is required, for example, two or more systems, a device having a buck-boost function dedicated to each system is prepared. If the required voltage is an integral multiple of the other voltage, the charge pump method (switched capacitor method) that can realize the DC-DC converter in the simplest case may be used. Many.

【0005】図5に従来の電源装置の構成を示す。すな
わちこの従来の電源装置1においては、乾電池(図示せ
ず)から入力される1次電圧VIN(例えば1〔V〕或い
は1.5〔V〕)が、昇圧用チョークコイルL1を通じ
てNチャンネルの電界効果トランジスタ(FET)から
なるスイッチングトランジスタQ1のドレインに供給さ
れると共に、順方向に接続された還流ダイオードD1を
通じて、コイルL2,コンデンサC1及びC2からなる
平滑用フィルタ2に供給される。
FIG. 5 shows the configuration of a conventional power supply device. That is, in this conventional power supply device 1, the primary voltage V IN (for example, 1 [V] or 1.5 [V]) input from the dry battery (not shown) is transferred to the N channel through the boosting choke coil L1. It is supplied to the drain of the switching transistor Q1 formed of a field effect transistor (FET), and is also supplied to the smoothing filter 2 formed of the coil L2 and the capacitors C1 and C2 through the free wheeling diode D1 connected in the forward direction.

【0006】ここで、上記トランジスタQ1のソースは
接地され、またゲートにはパルス幅変調(PWM)回路
3で発生したスイッチングパルスPSWが入力され、これ
によりトランジスタQ1がスイッチングパルスPSWに応
じてスイッチング動作して昇圧チョッパを構成する。
Here, the source of the transistor Q1 is grounded, and the switching pulse P SW generated in the pulse width modulation (PWM) circuit 3 is input to the gate, whereby the transistor Q1 responds to the switching pulse P SW. Switching operation is performed to form a boost chopper.

【0007】この結果、上記平滑用フィルタ2を通じて
昇圧後の平滑電圧が出力され、これが必要に応じて2次
側出力電圧VOUT1として出力される。
As a result, the smoothed voltage after being boosted is output through the smoothing filter 2, and this is output as the secondary side output voltage V OUT1 as required.

【0008】この電源装置1では、上記平滑電圧を制御
回路6を介して上記PWM回路3に帰還する帰還ループ
を構成しており、当該制御回路6が上記帰還された平滑
電圧に基づいて上記PWM回路3を制御することによっ
て、当該PWM回路3から上記平滑電圧を安定化するよ
うなデューティ比で上記スイッチングパルスPSWを発生
して安定化電源を得るようになされている。
In this power supply device 1, a feedback loop for feeding back the smoothed voltage to the PWM circuit 3 via the control circuit 6 is constructed, and the control circuit 6 performs the PWM based on the fed back smoothed voltage. By controlling the circuit 3, the switching pulse P SW is generated from the PWM circuit 3 at a duty ratio that stabilizes the smoothed voltage, and a stabilized power supply is obtained.

【0009】ところで、目的とする2次出力電圧が例え
ば2系統以上必要とされる場合(例えば必要とする電圧
が他の電圧の整数倍でよい場合)、上記従来の電源装置
1においては、上記2次側出力電圧VOUT1(以下第一の
2次側出力電圧VOUT1とする)を得ると共に、上述した
ように上記チャージポンプ方式(スイッチドキャパシタ
方式)を利用して第二の2次側出力電圧VOUT2(例えば
上記第一の2次側出力電圧VOUT1×2の約10〔V〕)
を得るようにしている。
By the way, when the desired secondary output voltage is required, for example, in two or more systems (for example, when the required voltage may be an integral multiple of another voltage), the above-described conventional power supply device 1 has The secondary side output voltage V OUT1 (hereinafter referred to as the first secondary side output voltage V OUT1 ) is obtained, and as described above, the charge pump method (switched capacitor method) is used to obtain the second secondary side voltage. Output voltage V OUT2 (for example, about 10 [V] of the above-mentioned first secondary side output voltage V OUT1 × 2)
Trying to get.

【0010】すなわち、図5に示す従来の電源装置1に
おいては、上記第二の2次側出力電圧VOUT2を得るため
の構成として、ダイオードD5,D6とコンデンサC2
0,C30からなるいわゆるチャージポンプ型DC−D
Cコンバータを設け、更に、例えば上記コンデンサC2
0をスイッチングさせるためのインバータIC5及び当
該インバータIC5をスイッチングさせるための例えば
オシレータ16を有している。これら構成に対して上記
第一の2次側出力電圧VOUT1を供給するようにして上記
第二の2次側出力電圧VOUT2を得るようにしている。
That is, in the conventional power supply device 1 shown in FIG. 5, diodes D5 and D6 and a capacitor C2 are provided as a structure for obtaining the second secondary side output voltage V OUT2.
So-called charge pump type DC-D consisting of 0 and C30
A C converter is provided, and further, for example, the above capacitor C2
It has an inverter IC5 for switching 0 and an oscillator 16 for switching the inverter IC5. The first secondary output voltage V OUT1 is supplied to these configurations to obtain the second secondary output voltage V OUT2 .

【0011】具体的に構成を説明すると、上記ダイオー
ドD5の入力端子には上記第一の2次側出力電圧VOUT1
が供給され、当該ダイオードD5の出力端子と上記ダイ
オードD6の入力端子とは接続されている。また、上記
コンデンサ20は、(+)側端子が上記ダイオードD5
とD6の接続中点と接続され、(−)側端子が上記イン
バータIC5の出力端子と接続されている。更に、上記
ダイオードD6の出力端子は、他端が接地された上記コ
ンデンサC30の一端が接続され、このダイオードD6
と上記コンデンサC30の接続点の電圧が上記第二の2
次側出力電圧VOUT2として取り出されるようになってい
る。
Explaining the configuration in detail, the first secondary side output voltage V OUT1 is applied to the input terminal of the diode D5.
Is supplied, and the output terminal of the diode D5 is connected to the input terminal of the diode D6. The (+) side terminal of the capacitor 20 is the diode D5.
And D6, and the (-) side terminal is connected to the output terminal of the inverter IC5. Further, the output terminal of the diode D6 is connected to one end of the capacitor C30 whose other end is grounded.
And the voltage at the connection point between the capacitor C30 and
The secondary output voltage V OUT2 is taken out.

【0012】したがって、上記構成の動作としては、例
えば、上記インバータIC5及びオシレータ16からな
るスイッチング信号発生手段からのパルスがある時刻に
0〔V〕であったならば、上記コンデンサC20の
(−)側端子も0〔V〕に引かれるため、上記ダイオー
ドD5が順方向にバイアスされ、このため上記コンデン
サC20の(+)側端子には5〔V〕−VF が発生す
る。なお、VF はダイオードの順方向降下電圧である。
その後、上記スイッチング信号発生手段からのパルスが
上記0〔V〕から5〔V〕に変化したならば、上記コン
デンサC20の(−)側端子も上記0〔V〕から5
〔V〕までパルス的に変化するため、上記コンデンサC
20の(+)側端子は先の5〔V〕−VF の状態から更
に5〔V〕上昇する(すなわち10〔V〕−VF にな
る)。この時、上記ダイオードD20は逆バイアスさ
れ、ダイオードD30は順バイアスされているため、コ
ンデンサC30にのみ電力が供給される。上述のような
ことから、上記コンデンサC30の電圧は、10〔V〕
−2VF に安定化されることになる。
Therefore, as the operation of the above configuration, for example, if the pulse from the switching signal generating means composed of the inverter IC 5 and the oscillator 16 is 0 [V] at a certain time, the (-) of the capacitor C 20 will be used. because the pulled even side terminal 0 V, the diode D5 is forward biased, 5 V -V F is generated in this order of the capacitor C20 (+) terminal. Note that V F is the forward voltage drop of the diode.
After that, if the pulse from the switching signal generating means changes from 0 [V] to 5 [V], the (-) side terminal of the capacitor C20 also changes from 0 [V] to 5 [V].
Since it changes in a pulse manner up to [V], the capacitor C
20 (+) terminal is further 5 V increases from the state of the previous 5 V -V F (that is, 10 [V] -V F). At this time, since the diode D20 is reverse biased and the diode D30 is forward biased, power is supplied only to the capacitor C30. From the above, the voltage of the capacitor C30 is 10 [V].
It will be stabilized at -2V F.

【0013】なお、上記第二の2次側出力電圧V
OUT2は、上記PWM回路3にも送られており、上記スイ
ッチング用FETのトランジスタQ1のオン抵抗を下げ
るために当該トランジスタQ1のゲート駆動用電源とし
て利用されている。
The second secondary output voltage V
OUT2 is also sent to the PWM circuit 3 and is used as a gate driving power source for the transistor Q1 of the switching FET in order to reduce the ON resistance of the transistor Q1.

【0014】[0014]

【発明が解決しようとする課題】上述したような構成の
従来の電源装置においては、第二の2次側出力電圧V
OUT2を得るために、上記チャージポンプ型DC−DCコ
ンバータの構成と共に、上記コンデンサC20をスイッ
チングさせるための上記インバータIC5及び当該イン
バータIC5をスイッチングさせるためのオシレータ1
6が別途必要となり、回路規模の増大、消費電流の増大
を招く。
In the conventional power supply device having the above-mentioned structure, the second secondary side output voltage V
To obtain OUT2 , the configuration of the charge pump type DC-DC converter, the inverter IC5 for switching the capacitor C20, and the oscillator 1 for switching the inverter IC5 are provided.
6 is required separately, resulting in an increase in circuit scale and an increase in current consumption.

【0015】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、回路規模の増大や、消費電
流の増大を招くことなく、目的とする2次出力電圧を2
系統以上得ることが可能な電源装置を提供することを目
的とするものである。
Therefore, the present invention has been proposed in view of the above situation, and the target secondary output voltage is set to 2 without increasing the circuit scale and the current consumption.
It is an object of the present invention to provide a power supply device capable of obtaining more than one system.

【0016】[0016]

【課題を解決するための手段】本発明の電源装置は、上
述の目的を達成するために提案されたものであり、高周
波チョッパ型のスイッチングレギュレータでなり、1次
電圧が供給される昇圧用チョークコイルと、当該昇圧用
チョークコイルから供給される電圧をスイッチングする
スイッチング素子と、上記昇圧用チョークコイルと上記
スイッチング素子との中点に生成された電圧を平滑化す
る平滑手段とが設けられ、当該平滑手段を介した昇圧さ
れた2次電圧を得る電源装置であって、上記平滑手段か
らの第一の2次電圧が入力端子に供給される第一の1方
向導通手段と、当該第一の1方向導通手段の出力端子が
入力端子と接続される第二の1方向導通手段と、上記第
一,第二の1方向導通手段の中点に一端が接続されると
共に、他端が上記昇圧用チョークコイルと上記スイッチ
ング素子との中点に接続される第一のキャパシタと、上
記第二の1方向導通手段の出力端子が一端と接続され、
他端が接地された第二のキャパシタとを有し、上記第二
の1方向導通手段の出力端子と上記第二のキャパシタの
上記一端との接続点の電圧を第二の2次電圧として得る
ようにしたものである。
The power supply device of the present invention is proposed in order to achieve the above-mentioned object, and is a high frequency chopper type switching regulator, and is a boosting choke to which a primary voltage is supplied. A coil, a switching element that switches the voltage supplied from the boosting choke coil, and a smoothing unit that smoothes the voltage generated at the midpoint between the boosting choke coil and the switching element are provided. A power supply device for obtaining a boosted secondary voltage via a smoothing means, comprising: a first one-way conducting means for supplying a first secondary voltage from the smoothing means to an input terminal; The output terminal of the one-way conducting means is connected to the input terminal and the second one-way conducting means has one end connected to the midpoint of the first and second one-way conducting means, and the other end connected to the second one-way conducting means. A first capacitor connected to the point between the pressure choke coil and the switching element, an output terminal of the second one-way conducting means is connected to one end,
A second capacitor having the other end grounded, and the voltage at the connection point between the output terminal of the second one-way conducting means and the one end of the second capacitor is obtained as the second secondary voltage. It was done like this.

【0017】言い換えれば、本発明の電源装置は、コイ
ルやトランスを用いたスイッチングレギュレータにおい
て目的とする2次出力電圧以外に、キャパシタとダイオ
ード(又は半導体スイッチ)を用い、本来の2次出力電
圧を得るために発生しているコイルやトランスのスイッ
チングパルスを利用して高効率にかつ簡便に更に別の昇
圧電圧を得られるような電源回路であり、新たに例えば
インバータやオシレータからなるスイッチング信号発生
手段を構成しなくてもキャパシタとダイオードを用いる
のみで別系統の昇圧電圧を得ることができるものであ
る。
In other words, the power supply device of the present invention uses a capacitor and a diode (or a semiconductor switch) in addition to the intended secondary output voltage in a switching regulator using a coil or a transformer, and outputs the original secondary output voltage. It is a power supply circuit that can obtain another boosted voltage highly efficiently and easily by using the switching pulse of the coil or transformer that is generated in order to obtain a switching signal generating means that includes, for example, an inverter or an oscillator. It is possible to obtain a boosted voltage of another system only by using a capacitor and a diode without constructing.

【0018】また、本発明においては、上記第二の2次
電圧が供給され、この第二の2次電圧に基づいて上記ス
イッチング素子をスイッチングするためのスイッチング
駆動電圧を生成する駆動電圧生成手段をも有している。
Further, in the present invention, the drive voltage generating means for supplying the second secondary voltage and generating the switching drive voltage for switching the switching element based on the second secondary voltage. I also have.

【0019】[0019]

【作用】本発明の電源装置によれば、昇圧用チョークコ
イルの出力をチャージポンプのキャパシタのスイッチン
グ信号(電圧)として用いているため、別系統のスイッ
チング信号発生手段が不要となる。
According to the power supply device of the present invention, since the output of the boosting choke coil is used as the switching signal (voltage) of the capacitor of the charge pump, the switching signal generating means of another system is unnecessary.

【0020】[0020]

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】図1に本発明の第一の実施例の電源装置3
0の構成を示す。この図1において、前述した図5と同
一の構成要素には、同一の指示符号を付している。
FIG. 1 shows a power supply device 3 according to the first embodiment of the present invention.
The structure of 0 is shown. In FIG. 1, the same components as those in FIG. 5 described above are designated by the same reference numerals.

【0022】本実施例の電源装置30は、図1に示すよ
うに、高周波チョッパ型のスイッチングレギュレータで
なり、1次入力電圧VIN(例えば1〔V〕或いは乾電池
の1.5〔V〕)が供給される昇圧用チョークコイルL
1と、当該昇圧用チョークコイルL1から供給される電
圧をスイッチングするスイッチング素子であるNチャン
ネルの電界効果トランジスタ(FET)Q1と、上記昇
圧用チョークコイルL1と上記トランジスタQ1との接
続中点に生成された電圧を平滑化する平滑フィルタ2と
が設けられ、当該平滑フィルタ2を介した昇圧された2
次電圧を得るものであると共に、上記平滑フィルタ2か
らの2次電圧(以下第一の2次側出力電圧VOUT1とす
る)が入力端子に供給される第一の1方向導通手段であ
るダイオードD5と、当該ダイオードD5の出力端子が
入力端子と接続される第二の1方向導通手段であるダイ
オードD6と、上記ダイオードD5,D6の接続中点に
一端が接続されると共に他端が上記昇圧用チョークコイ
ルL1と上記トランジスタQ1との中点に接続される第
一のキャパシタであるコンデンサC20と、上記ダイオ
ードD6の出力端子が一端と接続され他端が接地された
第二のキャパシタであるコンデンサC30とを有し、上
記ダイオードD6の出力端子と上記コンデンサC30の
上記一端との接続点の電圧を別の2次電圧(以下第二の
2次側出力電圧VOUT2とする)として得るようにしたも
のである。
As shown in FIG. 1, the power supply device 30 of the present embodiment is a high frequency chopper type switching regulator, and is composed of a primary input voltage V IN (for example, 1 [V] or 1.5 [V] of a dry battery). Boosting choke coil L
1, an N-channel field effect transistor (FET) Q1 which is a switching element for switching the voltage supplied from the boosting choke coil L1, and a midpoint between the boosting choke coil L1 and the transistor Q1. A smoothing filter 2 for smoothing the generated voltage is provided, and the voltage boosted by the smoothing filter 2
A diode that is a first one-way conduction means that obtains a secondary voltage and that is supplied with a secondary voltage from the smoothing filter 2 (hereinafter referred to as a first secondary-side output voltage V OUT1 ) to an input terminal. D5, a diode D6 which is a second one-way conduction means in which an output terminal of the diode D5 is connected to an input terminal, and one end of which is connected to a connection midpoint of the diodes D5 and D6, and the other end of which is boosted Capacitor C20 which is a first capacitor connected to the middle point between the choke coil L1 and the transistor Q1, and a capacitor which is a second capacitor in which the output terminal of the diode D6 is connected to one end and the other end is grounded. C30, and the voltage at the connection point between the output terminal of the diode D6 and the one end of the capacitor C30 is set to another secondary voltage (hereinafter referred to as the second secondary side output voltage V OUT2 And)).

【0023】言い換えれば、本実施例の電源装置30
は、昇圧用チョークコイルL1(或いはトランス)を用
いたスイッチングレギュレータにおいて目的とする2次
出力電圧(第一の2次側出力電圧VOUT1)以外に、キャ
パシタ(コンデンサC20,C30)とダイオードD
5,D6(又は半導体スイッチ)を用い、本来の2次出
力電圧(第一の2次側出力電圧VOUT1)を得るために発
生している昇圧用チョークコイルL1(或いはトラン
ス)のスイッチングパルスを利用して高効率にかつ簡便
に更に別の昇圧電圧(第二の2次側出力電圧VOUT2)を
得られるような電源回路であり、新たに前述した図5の
従来例のようなスイッチング信号発生手段を構成しなく
ても上記コンデンサC20,C30とダイオードD5,
D6のみの構成で別系統の昇圧電圧(第二の2次側出力
電圧VOUT2)を得ることができるものである。
In other words, the power supply device 30 of this embodiment
Is a capacitor (capacitors C20, C30) and a diode D in addition to the target secondary output voltage (first secondary-side output voltage V OUT1 ) in the switching regulator using the boosting choke coil L1 (or transformer).
5, D6 (or semiconductor switch) is used to generate the switching pulse of the boosting choke coil L1 (or transformer) generated to obtain the original secondary output voltage (first secondary side output voltage V OUT1 ). It is a power supply circuit that can obtain another boosted voltage (secondary secondary side output voltage V OUT2 ) with high efficiency and easily by using the switching signal like the conventional example of FIG. The capacitors C20, C30 and the diode D5 are not required to constitute the generating means.
It is possible to obtain the boosted voltage of another system (second secondary side output voltage V OUT2 ) with only the configuration of D6.

【0024】また、本実施例装置30は、上記第二の2
次側出力電圧VOUT2が供給され、この第二の2次側出力
電圧VOUT2に基づいて上記トランジスタQ1をスイッチ
ングするためのスイッチング駆動電圧を生成する駆動電
圧生成手段としての例えばレベルシフタ9をも有してい
る。
The apparatus 30 of this embodiment is the same as the second
A secondary output voltage V OUT2 is supplied and, for example, a level shifter 9 is also provided as a drive voltage generating means for generating a switching drive voltage for switching the transistor Q1 based on the second secondary output voltage V OUT2. is doing.

【0025】以下、この図1の構成及び動作を具体的に
説明する。
The configuration and operation of FIG. 1 will be specifically described below.

【0026】本実施例は、例えば乾電池1本の入力電圧
からマイクロコンピュータ(マイコン)等が動作するた
めに必要な電圧まで昇圧する場合等に当てはめることが
できる。
This embodiment can be applied to, for example, a case where the input voltage of one dry battery is boosted to a voltage required for operating a microcomputer or the like.

【0027】この図1において、本実施例の電源装置3
0には、乾電池(図示せず)から入力される1次入力電
圧VINが、上記昇圧用チョークコイルL1を通じて上記
トランジスタQ1のドレインに供給されると共に、順方
向に接続された還流ダイオードD1を通じて、平滑用フ
ィルタ2に供給される。上記トランジスタQ1のゲート
にはPWM回路3で発生したスイッチングパルスPSW
入力され、これによりトランジスタQ1がスイッチング
パルスPSWに応じてスイッチング動作して昇圧チョッパ
を構成する。この結果、上記平滑用フィルタ2を通じて
昇圧後の平滑電圧が出力され、これが必要に応じて第一
の2次側出力電圧VOUT1(例えば5〔V〕)として出力
される。また、この電源装置30では、上記平滑電圧を
制御回路6を介して上記PWM回路3に帰還する帰還ル
ープを構成しており、当該制御回路6が上記帰還された
平滑電圧に基づいて上記PWM回路3を制御することに
よって、当該PWM回路3から上記平滑電圧を安定化す
るようなデューティ比で上記スイッチングパルスPSW
発生して安定化電源を得るようになされている。以上の
構成は、前述した図5と同様である。
In FIG. 1, the power supply device 3 according to the present embodiment.
At 0, a primary input voltage V IN input from a dry cell (not shown) is supplied to the drain of the transistor Q1 through the boosting choke coil L1 and also through a freewheeling diode D1 connected in the forward direction. , Are supplied to the smoothing filter 2. The switching pulse P SW generated by the PWM circuit 3 is input to the gate of the transistor Q1. As a result, the transistor Q1 performs a switching operation according to the switching pulse P SW to form a boost chopper. As a result, the smoothed voltage after being boosted is output through the smoothing filter 2, and this is output as the first secondary side output voltage V OUT1 (for example, 5 [V]) as necessary. Further, in this power supply device 30, a feedback loop for feeding back the smoothed voltage to the PWM circuit 3 via the control circuit 6 is configured, and the control circuit 6 performs the PWM circuit based on the fed back smoothed voltage. By controlling 3, the switching pulse P SW is generated from the PWM circuit 3 at a duty ratio that stabilizes the smoothed voltage, and a stabilized power supply is obtained. The above configuration is similar to that of FIG. 5 described above.

【0028】本実施例装置30においては、目的とする
2次出力電圧が例えば2系統以上必要とされる場合(例
えば必要とする電圧が他の電圧の整数倍でよい場合)、
上記第一の2次側出力電圧VOUT1を用いて以下に述べる
ような構成により上記第二の2次側出力電圧VOUT2(例
えば上記第一の2次側出力電圧VOUT1×2の約10
〔V〕)を得るようにしている。
In the device 30 of the present embodiment, when the target secondary output voltage is required, for example, in two or more systems (for example, when the required voltage is an integral multiple of another voltage),
About 10 of the first secondary output voltage V OUT1 above the configuration as described below with reference to the second secondary output voltage V OUT2 (e.g. the first secondary output voltage V OUT1 × 2
[V]).

【0029】すなわち、本実施例装置30及び前述した
図1に示す従来の電源装置1はともに、上記第二の2次
側出力電圧VOUT2を得るための構成として、上記ダイオ
ードD5,D6とコンデンサC20,C30からなるい
わゆるチャージポンプ型DC−DCコンバータを設けて
いるが、本実施例の電源装置30では、上記コンデンサ
C20をスイッチングさせるためのスイッチング信号と
して、前述した図5の従来例装置1とは異なり、上記昇
圧用チョークコイルL1と上記トランジスタQ1との中
点(端子P2)のパルスを用いるようにしている。この
構成の上記ダイオードD5の入力端子に上記第一の2次
側出力電圧VOUT1を供給するようにして上記第二の2次
側出力電圧VOUT2を得るようにしている。
That is, both the device 30 of this embodiment and the conventional power supply device 1 shown in FIG. 1 described above have the above-mentioned diodes D5 and D6 and capacitors as a structure for obtaining the second secondary side output voltage V OUT2. Although a so-called charge pump type DC-DC converter including C20 and C30 is provided, in the power supply device 30 of the present embodiment, the above-mentioned conventional device 1 of FIG. 5 is used as a switching signal for switching the capacitor C20. However, the pulse at the midpoint (terminal P2) between the boost choke coil L1 and the transistor Q1 is used. The second secondary output voltage V OUT2 is obtained by supplying the first secondary output voltage V OUT1 to the input terminal of the diode D5 having this configuration.

【0030】具体的にこの構成の動作を図2のタイミン
グチャートを用いて説明する。
The operation of this configuration will be specifically described with reference to the timing chart of FIG.

【0031】すなわち、上記本実施例装置30の構成の
動作としては、例えば、図2のAに示すように時刻t1
のタイミングでスイッチングパルスPSWが“H”にな
り、上記トランジスタQ1がオンすると、図2のBに示
すように当該トランジスタQ1のドレイン(端子P2
側)は略0〔V〕となり、時刻t2のタイミングになっ
てトランジスタQ1がオフするまでの間は上記1次入力
電圧VINから昇圧用チョークコイルL1に電流が供給さ
れる。
That is, the operation of the configuration of the apparatus 30 of the present embodiment is, for example, time t1 as shown in A of FIG.
When the switching pulse P SW becomes “H” and the transistor Q1 turns on at the timing of, the drain of the transistor Q1 (terminal P2
Side) becomes approximately 0 [V], and current is supplied from the primary input voltage V IN to the boosting choke coil L1 until the transistor Q1 is turned off at the timing of time t2.

【0032】上記時刻t1〜時刻t2間は、上記ダイオ
ードD1が逆バイアスされているため、端子P3の電圧
は図2のCのように徐々に降下する。また、時刻t1〜
時刻t2間は、上記コンデンサC20の(−)側端子も
上記トランジスタQ1により0〔V〕に引かれるため、
上記ダイオードD5が順方向にバイアスされ、上記コン
デンサC20の(+)側端子(端子5)には、5〔V〕
−VF が発生する。なお、VF はダイオードの順方向降
下電圧である。
Between time t1 and time t2, since the diode D1 is reverse-biased, the voltage at the terminal P3 gradually drops as indicated by C in FIG. Also, from time t1
During the time t2, the (−) side terminal of the capacitor C20 is also pulled to 0 [V] by the transistor Q1.
The diode D5 is forward biased, and 5 [V] is applied to the (+) side terminal (terminal 5) of the capacitor C20.
-V F occurs. Note that V F is the forward voltage drop of the diode.

【0033】次に、時刻t2のタイミングにてスイッチ
ングパルスPSWが“L”になってトランジスタQ1がオ
フすると、上記昇圧用チョークコイルL1の逆起電圧に
より端子P2には、図2のBに示すような電圧(5
〔V〕+VF )を発生する。更に、時刻t2〜時刻t3
の間は、上記ダイオードD1が順方向にバイアスされ端
子P3に向かって昇圧用チョークコイルL1から電流が
供給されるため、端子P3の電圧は図2のCのように徐
々に上昇する。
Next, when the switching pulse P SW becomes "L" and the transistor Q1 is turned off at the timing of time t2, the counter electromotive voltage of the boosting choke coil L1 causes the terminal P2 to move to the position B in FIG. The voltage (5
[V] + V F) to generate. Furthermore, time t2 to time t3
During the period, the diode D1 is forward biased and current is supplied from the boosting choke coil L1 toward the terminal P3, so that the voltage at the terminal P3 gradually rises as indicated by C in FIG.

【0034】このように時刻t1〜時刻t3の繰り返し
によって、図2のDに示すように端子4の電圧(2次出
力電圧VOUT1)は安定化される。
As described above, by repeating the times t1 to t3, the voltage at the terminal 4 (secondary output voltage V OUT1 ) is stabilized as shown by D in FIG.

【0035】また、時刻t2〜時刻t3の間は、上記コ
ンデンサC20の(−)側端子が図2のBに示すように
0〔V〕から5〔V〕+VF までパルス的に変化するた
め、上記コンデンサC20の(+)側端子も5〔V〕−
F の状態から更に5〔V〕+VF 上昇する(すなわち
10〔V〕になる)。この時、上記ダイオードD5は逆
バイアスされ、上記ダイオードD6は順バイアスされて
いるため、コンデンサC30にのみ電力が供給される。
Further, during the time t2~ time t3, the capacitor C20 (-) 5-side terminal from 0 [V] as shown in B of FIG. 2 [V] + V F pulses varying due to , The (+) side terminal of the capacitor C20 is also 5 [V]-
From the state of V F , it further rises by 5 [V] + V F (that is, becomes 10 [V]). At this time, since the diode D5 is reverse biased and the diode D6 is forward biased, power is supplied only to the capacitor C30.

【0036】したがって、上記コンデンサC30(端子
P6)の電圧は、10〔V〕−VF に安定化される。
[0036] Thus, the voltage of the capacitor C30 (pin P6) is stabilized to 10 [V] -V F.

【0037】このようなことから、本実施例装置30に
おいては、上記ダイオードD5,D7及びコンデンサC
20,C30を付加して上記昇圧用チョークコイルL1
のスイッチングパルスを利用するだけで、別系統の昇圧
電圧(第二の2次側出力電圧VOUT2)を得ることができ
る。
From the above, in the device 30 of this embodiment, the diodes D5 and D7 and the capacitor C are
20 and C30 are added to the boost choke coil L1.
It is possible to obtain the boosted voltage of another system (the second secondary side output voltage V OUT2 ) only by using the switching pulse of.

【0038】ここで、本実施例装置30においては、上
記スイッチング用FETのトランジスタQ1のオン抵抗
を下げるために上記第二の2次側出力電圧VOUT2をトラ
ンジスタQ1のゲート駆動用電源として利用している。
In the device 30 of the present embodiment, the second secondary output voltage V OUT2 is used as a gate drive power source for the transistor Q1 in order to reduce the on-resistance of the transistor Q1 of the switching FET. ing.

【0039】すなわち、上記第二の2次側出力電圧V
OUT2は、上記レベルシフタ9に送られている。当該レベ
ルシフタ9は、上記PWM回路3の出力が供給されるコ
ンパレータ91と、当該コンパレータ91の出力がベー
スに供給されるNPN型トランジスタQ92及びPNP
型トランジスタQ93とを有し、上記トランジスタQ9
2,93の接続中点が前記トランジスタQ1のゲートと
接続されている。このトランジスタQ1に送られる信号
が本実施例におけるスイッチングパルスPSWとなってい
る。
That is, the second secondary side output voltage V
OUT2 is sent to the level shifter 9. The level shifter 9 includes a comparator 91 to which the output of the PWM circuit 3 is supplied and NPN type transistors Q92 and PNP to which the output of the comparator 91 is supplied to the base.
Type transistor Q93, and the transistor Q9
The midpoint of the connection of 2, 93 is connected to the gate of the transistor Q1. The signal sent to the transistor Q1 is the switching pulse P SW in this embodiment.

【0040】上述したように、第一の実施例装置30に
おいては、前述の図5に示した従来例装置1と異なり、
スイッチング信号発生手段等の別回路が要らないため、
回路規模が小さく、かつ、消費電流も少なくなる。
As described above, the device 30 of the first embodiment differs from the device 1 of the prior art shown in FIG.
Since a separate circuit such as switching signal generation means is not required,
The circuit scale is small and the current consumption is small.

【0041】また、この第一の実施例によれば、上記第
二の2次側出力電圧VOUT2として得られる電圧が、前記
従来例装置1では10〔V〕−2VF であったのに対し
て本実施例回路30では、10〔V〕−VF となり、電
圧降下が少なく効率的である。このように電圧降下が少
ないのは、本実施例のチャージポンプの構成に対して上
記ダイオードD1の降下電圧分より高い電圧が上記昇圧
用チョークコイルL1から供給されるためである。すな
わち、本実施例装置30においては、前記従来例装置1
のオシレータ16で発生するパルスよりも高い振幅(オ
シレータ16は最大振幅でも0〔V〕〜5〔V〕まで完
全に振れることはない)の上記昇圧用チョークコイルL
1からの信号をチャージポンプのスイッチング信号とし
て用いているため、効率的な昇圧が可能となっている。
これにより、上記第二の2次側出力電圧VOUT2も従来例
より高くなり、上記トランジスタQ1に送られるゲート
電圧も有利となる。
Further, according to the first embodiment, the voltage obtained as the second secondary side output voltage V OUT2 is 10 [V] −2V F in the conventional device 1 described above. in this embodiment the circuit 30 for, 10 [V] -V F becomes, the voltage drop is less efficient. The reason why the voltage drop is small is that the voltage higher than the voltage drop of the diode D1 is supplied from the boosting choke coil L1 in the configuration of the charge pump of this embodiment. That is, in the apparatus 30 of the present embodiment, the conventional apparatus 1
Of the boosting choke coil L having a higher amplitude than the pulse generated by the oscillator 16 (the oscillator 16 does not completely swing from 0 [V] to 5 [V] even at the maximum amplitude).
Since the signal from No. 1 is used as the switching signal of the charge pump, efficient boosting is possible.
As a result, the second secondary output voltage V OUT2 also becomes higher than in the conventional example, and the gate voltage sent to the transistor Q1 is also advantageous.

【0042】図3には、本発明の第二の実施例装置40
の構成を示す。図1との対応部分に同一符号を付して示
す図3においては、図1の実施例装置30に対して更に
チャージポンプを構成するダイオードD7,D8,コン
デンサC21,C31を付加することにより、上記第一
の2次側出力電圧VOUT1と第二の2次側出力電圧VOUT2
(VOUT1×2)のみでなく更に第三の2次側出力電圧V
OUT3(VOUT1×3)の昇圧電圧をも得られるようになっ
ている。
FIG. 3 shows a second embodiment device 40 of the present invention.
Shows the configuration of. In FIG. 3 in which parts corresponding to those in FIG. 1 are denoted by the same reference numerals, diodes D7, D8 and capacitors C21, C31 forming a charge pump are added to the embodiment device 30 of FIG. The first secondary side output voltage V OUT1 and the second secondary side output voltage V OUT2
(V OUT1 × 2) as well as the third secondary side output voltage V
A boosted voltage of OUT3 (V OUT1 × 3) can also be obtained.

【0043】すなわち、この図3の構成においては、上
記図1のダイオードD5,D6及びコンデンサC20,
C30からなるチャージポンプの出力(第二の2次側出
力電圧VOUT2)を、更に、同様の構成である上記ダイオ
ードD7,D8及びコンデンサC21,C31からなる
チャージポンプに供給することで、上記第三の2次側出
力電圧VOUT3を得ることが可能となっている。
That is, in the configuration of FIG. 3, the diodes D5 and D6 and the capacitor C20 of FIG.
By supplying the output of the charge pump composed of C30 (the second secondary output voltage V OUT2 ) to the charge pump composed of the diodes D7 and D8 and the capacitors C21 and C31 having the same configuration, It is possible to obtain the third secondary side output voltage V OUT3 .

【0044】なお、この図3の構成において、チャージ
ポンプを更に多段に構成すれば、より高い電圧を得るこ
とも可能となる。
In the configuration of FIG. 3, if the charge pump is further configured in multiple stages, it becomes possible to obtain a higher voltage.

【0045】図4には、本発明の第三の実施例装置50
の構成を示す。図1との対応部分に同一符号を付して示
す図4においては、図1の実施例装置30のFETのト
ランジスタQ1をバイポーラトランジスタQ10に代え
ると共に、ダイオードD5,D6に代えて半導体スイッ
チSW10,SW20を用いた例であり、IC化する際
等に応用し易くしたものである。
FIG. 4 shows a third embodiment device 50 of the present invention.
Shows the configuration of. In FIG. 4 in which parts corresponding to those in FIG. 1 are denoted by the same reference numerals, the transistor Q1 of the FET of the embodiment device 30 of FIG. 1 is replaced with a bipolar transistor Q10, and diodes D5 and D6 are replaced with semiconductor switches SW10, This is an example using SW20, which is easily applied when it is integrated into an IC.

【0046】ここで、この図4の実施例構成とした場
合、上記半導体スイッチSW10,SW20はオンした
場合双方向に導通するので、前記第一,第二の実施例の
ダイオードD5,D6と同様に1方向導通素子として用
いるためには、当該半導体スイッチSW10,SW20
のオンするタイミングを上記チョークコイルL1のオン
するタイミングと同期させる。すなわち、インバータI
C6をコントロールする信号は、トランジスタQ10を
オン/オフしている信号と同期させている。なお、この
場合、前記従来例のようにオン/オフのデューティ比が
必ずしも50%である必要はない。具体的に言うと、ト
ランジスタQ10がオンするときにスイッチSW1がオ
ン(スイッチSW2はオフ)し、トランジスタQ10が
オフするときにスイッチSW2がオン(スイッチSW1
はオフ)するようにさせる。
Here, in the case of the configuration of the embodiment of FIG. 4, since the semiconductor switches SW10 and SW20 are bidirectionally conductive when turned on, similar to the diodes D5 and D6 of the first and second embodiments. In order to use it as a one-way conducting element, the semiconductor switches SW10, SW20
The timing of turning on is synchronized with the timing of turning on the choke coil L1. That is, the inverter I
The signal that controls C6 is synchronized with the signal that turns transistor Q10 on and off. In this case, the duty ratio of ON / OFF does not necessarily have to be 50% as in the conventional example. Specifically, when the transistor Q10 turns on, the switch SW1 turns on (switch SW2 turns off), and when the transistor Q10 turns off, the switch SW2 turns on (switch SW1).
Off).

【0047】なお、図4の実施例ではトランジスタQ1
0を用いたが前述の各実施例のように電界効果トランジ
スタを用いても良い。本実施例のようにバイポーラトラ
ンジスタを用いれば、FETを用いた場合のようにオン
抵抗を下げるための例えば10〔V〕の電圧が不要とな
り、したがって、この第三の実施例の構成によれば、前
記図1,図3の構成のように第二の2次側出力電圧V
OUT2を帰還しなくてもよい。
In the embodiment of FIG. 4, the transistor Q1
Although 0 is used, a field effect transistor may be used as in the above-mentioned embodiments. If a bipolar transistor is used as in this embodiment, a voltage of, for example, 10 [V] for lowering the on-resistance as in the case of using an FET is unnecessary, and therefore, according to the configuration of the third embodiment. , The second secondary side output voltage V as shown in FIGS.
You do not have to return OUT2 .

【0048】この第三の実施例装置50においては、I
C化が容易となり、更に、上記スイッチSW10,SW
20のオン抵抗が低ければ前記第一,第二の実施例のよ
うなダイオードD5,D6の電圧降下分の電圧ロスが無
くなる。
In the device 50 of the third embodiment, I
It becomes easy to convert to C, and further, the above switches SW10, SW
If the ON resistance of 20 is low, the voltage loss corresponding to the voltage drop of the diodes D5 and D6 as in the first and second embodiments is eliminated.

【0049】[0049]

【発明の効果】上述のように、本発明の電源装置におい
ては、キャパシタと1方向導通手段を付加するだけで、
最も簡便に別系統の昇圧電圧を得る(2次側出力電圧を
2系統以上得る)ことができ、回路規模が大型化するこ
とがない。また、昇圧用チョークコイルのスイッチング
パルスをチャージポンプのスイッチング信号として利用
しているため、新たなスイッチング信号発生手段を設け
る場合に比べて消費電力が少なく、昇圧効果の点でも有
利となる。更に、集積回路化する場合にも、ピン数の削
減が可能となり、特に、例えばFETのオン抵抗を下げ
るためにゲート駆動回路用に昇圧した電圧が必要となる
場合等に有用である。
As described above, in the power supply device of the present invention, only by adding the capacitor and the one-way conducting means,
The boosted voltage of another system can be obtained most easily (two or more secondary side output voltages can be obtained), and the circuit scale does not increase. Further, since the switching pulse of the boosting choke coil is used as the switching signal of the charge pump, the power consumption is smaller than that in the case where a new switching signal generating means is provided, which is advantageous in terms of the boosting effect. Furthermore, the number of pins can be reduced even when integrated into a circuit, and it is particularly useful when, for example, a boosted voltage is required for the gate drive circuit in order to reduce the ON resistance of the FET.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一の実施例の電源装置の概略構成を
示す回路図である。
FIG. 1 is a circuit diagram showing a schematic configuration of a power supply device according to a first embodiment of the present invention.

【図2】本実施例の構成の各部の波形図である。FIG. 2 is a waveform diagram of each part of the configuration of this embodiment.

【図3】本発明の第二の実施例の電源装置の概略構成を
示す回路図である。
FIG. 3 is a circuit diagram showing a schematic configuration of a power supply device according to a second embodiment of the present invention.

【図4】本発明の第三の実施例の電源装置の概略構成を
示す回路図である。
FIG. 4 is a circuit diagram showing a schematic configuration of a power supply device according to a third embodiment of the present invention.

【図5】従来の電源装置の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a conventional power supply device.

【符号の説明】[Explanation of symbols]

30・・・・・・・・電源回路 2・・・・・・・・・平滑フィルタ 3・・・・・・・・・PWM回路 6・・・・・・・・・制御回路 9・・・・・・・・・レベルシフタ Q1・・・・・・・・電界効果トランジスタ D1,D5,D6・・ダイオード C1,C2,C20,C30・・コンデンサ L1・・・・・・・・昇圧用チョークコイル 30 ... Power supply circuit 2 ... Smoothing filter 3 ... PWM circuit 6 ... Control circuit 9 ...・ ・ ・ Level shifter Q1 ・ ・ ・ Field effect transistors D1, D5, D6 ・ ・ Diodes C1, C2, C20, C30 ・ ・ Capacitor L1 ・ ・ ・ ・ ・ ・ Step-up choke coil

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年7月30日[Submission date] July 30, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0039[Correction target item name] 0039

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0039】 すなわち、上記第二の2次側出力電圧V
OUT2は、上記レベルシフタ9に送られている。当該レベ
ルシフタ9は、コンパレータ91と、電界効果トランジ
スタQ94,Q95,Q96,Q97とからなるもので
ある。ここで、上記コンパレータ91の入力端子には上
記PWM回路3の出力が供給され、当該コンパレータ9
1の出力端子とトランジスタQ95のゲートが接続され
ている。また、トランジスタQ95とQ96の各ソース
は接地され、トランジスタQ95のドレインはトランジ
スタQ94のドレインと接続され、トランジスタQ96
のドレインはトランジスタQ97のドレインと接続され
ている。これらトランジスタQ94とQ95の各ドレイ
ン間の接続中点はトランジスタQ97のゲートと接続さ
れ、トランジスタQ97とQ96の各ドレイン間の接続
中点はトランジスタQ94のゲートと接続されている。
さらに、上記トランジスタQ94とQ97のソースは共
に10V電圧源に接続されており、上記トランジスタQ
96のゲートは上記コンパレータ91の入力端子と接続
されている。またさらに、上記トランジスタQ97とQ
96の各ドレイン間の接続中点が上記トランジスタQ1
のゲートと接続されている。このトランジスタQ1に送
られる信号が本実施例におけるスイッチングパルスPSW
となっている。
That is, the second secondary output voltage V
OUT2 is sent to the level shifter 9. The level shifter 9 includes a comparator 91 and field effect transistors Q94, Q95, Q96, Q97. Here, the output of the PWM circuit 3 is supplied to the input terminal of the comparator 91, and the comparator 9
The output terminal of 1 and the gate of the transistor Q95 are connected. The sources of the transistors Q95 and Q96 are grounded, the drain of the transistor Q95 is connected to the drain of the transistor Q94, and the transistor Q96 is connected to the drain of the transistor Q96.
Is connected to the drain of the transistor Q97. The connection middle point between the drains of the transistors Q94 and Q95 is connected to the gate of the transistor Q97, and the connection middle point between the drains of the transistors Q97 and Q96 is connected to the gate of the transistor Q94.
Furthermore, the sources of the transistors Q94 and Q97 are both connected to a 10V voltage source,
The gate of 96 is connected to the input terminal of the comparator 91. Furthermore, the transistors Q97 and Q
The midpoint of the connection between the drains of 96 is the transistor Q1.
Connected with the gate of. The signal sent to the transistor Q1 is the switching pulse P SW in this embodiment.
Has become.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図1[Name of item to be corrected] Figure 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 高周波チョッパ型のスイッチングレギュ
レータでなり、1次電圧が供給される昇圧用チョークコ
イルと、当該昇圧用チョークコイルから供給される電圧
をスイッチングするスイッチング素子と、上記昇圧用チ
ョークコイルと上記スイッチング素子との中点に生成さ
れた電圧を平滑化する平滑手段とが設けられ、当該平滑
手段を介した昇圧された2次電圧を得る電源装置におい
て、 上記平滑手段からの第一の2次電圧が入力端子に供給さ
れる第一の1方向導通手段と、 入力端子が上記第一の1方向導通手段の出力端子と接続
される第二の1方向導通手段と、 上記第一,第二の1方向導通手段の中点に一端が接続さ
れると共に、他端が上記昇圧用チョークコイルと上記ス
イッチング素子との中点に接続される第一のキャパシタ
と、 上記第二の1方向導通手段の出力端子が一端と接続さ
れ、他端が接地された第二のキャパシタとを有し、 上記第二の1方向導通手段の出力端子と上記第二のキャ
パシタの上記一端との接続点の電圧を第二の2次電圧と
して得ることを特徴とする電源装置。
1. A high-frequency chopper-type switching regulator, which is a boosting choke coil to which a primary voltage is supplied, a switching element which switches the voltage supplied from the boosting choke coil, and the boosting choke coil. A smoothing means for smoothing the voltage generated at the midpoint of the switching element is provided, and a power supply device for obtaining a boosted secondary voltage via the smoothing means is provided. First unidirectional conducting means for supplying a next voltage to an input terminal; second unidirectional conducting means for connecting an input terminal to an output terminal of the first unidirectional conducting means; A first capacitor whose one end is connected to the midpoint of the second one-way conducting means and whose other end is connected to the midpoint between the boosting choke coil and the switching element; An output terminal of the second one-way conducting means has a second capacitor connected to one end and the other end of which is grounded, the output terminal of the second one-way conducting means and the second capacitor of the second capacitor. A power supply device, wherein a voltage at a connection point with the one end is obtained as a second secondary voltage.
【請求項2】 上記第二の2次電圧が供給され、この第
二の2次電圧に基づいて上記スイッチング素子をスイッ
チングするためのスイッチング駆動電圧を生成する駆動
電圧生成手段を有することを特徴とする請求項1記載の
電源装置。
2. A drive voltage generating means for generating a switching drive voltage for switching the switching element based on the second secondary voltage when the second secondary voltage is supplied. The power supply device according to claim 1.
JP2168092A 1992-01-13 1992-01-13 Power supply Withdrawn JPH05191970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2168092A JPH05191970A (en) 1992-01-13 1992-01-13 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2168092A JPH05191970A (en) 1992-01-13 1992-01-13 Power supply

Publications (1)

Publication Number Publication Date
JPH05191970A true JPH05191970A (en) 1993-07-30

Family

ID=12061782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2168092A Withdrawn JPH05191970A (en) 1992-01-13 1992-01-13 Power supply

Country Status (1)

Country Link
JP (1) JPH05191970A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637874B1 (en) * 1993-08-02 1998-04-01 Siemens Aktiengesellschaft MOS switching stage
JP2007037208A (en) * 2005-07-22 2007-02-08 Koito Mfg Co Ltd Power unit
US7400120B2 (en) 2005-09-12 2008-07-15 Mitsubishi Denki Kabushiki Kaisha Constant voltage control device
CN107580749A (en) * 2015-03-13 2018-01-12 佩里格林半导体公司 The DC DC transformers with inductor that electric charge transmits between capacitor for promoting thermal insulation
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637874B1 (en) * 1993-08-02 1998-04-01 Siemens Aktiengesellschaft MOS switching stage
JP2007037208A (en) * 2005-07-22 2007-02-08 Koito Mfg Co Ltd Power unit
JP4731231B2 (en) * 2005-07-22 2011-07-20 株式会社小糸製作所 Power supply device and vehicular lamp provided with power supply device
US7400120B2 (en) 2005-09-12 2008-07-15 Mitsubishi Denki Kabushiki Kaisha Constant voltage control device
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter
CN107580749A (en) * 2015-03-13 2018-01-12 佩里格林半导体公司 The DC DC transformers with inductor that electric charge transmits between capacitor for promoting thermal insulation

Similar Documents

Publication Publication Date Title
US6756772B2 (en) Dual-output direct current voltage converter
US7193396B2 (en) DC converters having buck or boost configurations
US5592071A (en) Method and apparatus for self-regeneration synchronous regulator
US6728118B1 (en) Highly efficient, tightly regulated DC-to-DC converter
US9455626B2 (en) Hysteretic buck DC-DC converter
KR100614841B1 (en) Synthetic ripple regulator
TWI387189B (en) Dc-to-dc converter and method therefor
EP1508960A2 (en) Method of forming a high efficiency power controller
US7453303B2 (en) Control circuit for lossless switching converter
JP2006246598A (en) Dc-dc converter, its controller, power supply, electronic device and control method of dc-dc converter
JPH0787732A (en) Ac-dc converter
US20210384830A1 (en) Control circuit for an electronic converter, related integrated circuit, electronic converter and method
KR20160110241A (en) Method for operating a power converter circuit and power converter circuit
US11233454B2 (en) Power stages and current monitor output signal (IMON) generation circuit
US6744647B2 (en) Parallel connected converters apparatus and methods using switching cycle with energy holding state
Ren et al. Dual-edge modulated four-switch Buck-Boost converter
JP2001037212A (en) Low voltage input dc-dc converter
JPH05191970A (en) Power supply
US10348205B1 (en) Coupled-inductor cascaded buck converter with fast transient response
JP2001086740A (en) Dc-dc converter device
JPH0583930A (en) Power source device
US11489451B1 (en) Power conversion apparatus and synchronous rectification controller thereof
US10263516B1 (en) Cascaded voltage converter with inter-stage magnetic power coupling
CN112511002A (en) DC-DC converter and DC-DC switch mode power supply and method thereof
TW201006108A (en) Voltage converter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408