JPH05190826A

JPH05190826A - 電子検出器

Info

Publication number: JPH05190826A
Application number: JP4003832A
Authority: JP
Inventors: Motosuke Miyoshi; 好元介三; Katsuya Okumura; 村勝弥奥
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-01-13
Filing date: 1992-01-13
Publication date: 1993-07-30
Anticipated expiration: 2016-03-26
Also published as: JP3150394B2

Abstract

(57)【要約】【目的】試料にダメージを与えない低いエネルギで一
次電子を照射しつつ、試料の観察を行うことが可能な電
子検出器を提供する。【構成】半導体基板２６上に形成され、電荷を転送す
る電荷転送素子１９と、電荷転送素子１９の上部に形成
された高抵抗のイントリンシック型アモルファスシリコ
ン層１４と、イントリンシック型アモルファスシリコン
層１４の上面に形成された透明導電性膜１２と、イント
リンシック型アモルファスシリコン層１４の下面に形成
され、イントリンシック型アモルファスシリコン層１４
を空乏化し、透明導電性膜１２に対して正である電圧
が印加された画素電極１５とを有するアモルファスシリ
コン積層型固体撮像素子により電子を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、走査電子顕微鏡（以
下、ＳＥＭと称す）やＳＥＭの原理を応用した電子ビー
ム応用検査装置の検出器に関するものである。

【０００２】

【従来の技術】従来は、電子検出器として次に説明する
ような半導体検出器やロビンソン検出器が用いられてい
た。

【０００３】半導体検出器は、小型で薄いため現在では
多く用いられており、図５に示すような構造を有してい
る。ｎ型半導体基板１５の表面にｐ⁺型不純物層１３が
形成され、その周囲には空乏層１４が存在している。ま
た、ｎ型半導体基板１５の反対側の表面には、ｎ⁺層１
６が形成されている。ｐ⁺型不純物層１３には出力端子
１７が接続され、ｎ⁺層１６にはバイアス端子１８が接
続されている。

【０００４】ｐ⁺型不純物層１３とｎ型半導体基板１５
とで、ｐｎ接合が形成されている。このｐ⁺型不純物層
１３に高速電子が矢印Ｅの方向に入射すると、格子電子
を励起して、電子と正孔との対１２が発生する。ｐｎ接
合に存在する空乏層１４の近傍で生じた、あるいは空乏
層１４に拡散してきた電子・正孔対１２は、この空乏層
１４の内部電界によって、正孔はｐ⁺型不純物層１３へ
向かい、電子はｎ型半導体基板１５からｎ⁺層へと向か
って移動する。これにより、出力端子１７からは正の極
性の出力が取り出され、バイアス端子１８からは負の極
性の出力が取り出される。この出力は、出力端子１７と
バイアス端子１８とを開放した状態で測定を行った場合
には電圧信号として取り出され、この二つの端子１７及
び１８を短絡した状態で測定した場合には電流信号とし
て取り出される。

【０００５】一般に、シリコン半導体基板を用いた場合
には、電子・正孔対を発生するエネルギは３．６ｋｅＶ
である。このため、シリコン半導体基板を用いた検出器
は、高速入射電子を入射されると多数の電子・正孔対が
生じ増倍機能を有する検出器として作用することにな
る。この場合の利得は、一般には５ｋｅＶの場合に１×
１０²、１０ｋｅＶで１×１０³である。

【０００６】しかし、入射電子の反射による損失や、一
旦発生した電子・正孔対が再結合して生じる損失等があ
るため、従来の検出器で十分な信号を得るには比較的高
いエネルギが必要となる。具体的には、図５において入
射された反射電子はｐ⁺型不純物層１３を突き抜けてｎ
型半導体基板１５まで浸透していく必要がある。このた
め、ｐ⁺型不純物層１３の拡散深さを２μｍとすると、
３ｋｅＶ以上のエネルギが必要となる。

【０００７】また、上述したように従来用いられている
検出器として、ロビンソン検出器がある。これは、円環
状のシンチレータで反射電子を一旦光信号に変換した
後、光電子増倍管で電気信号に変換して取り出すもので
ある。ここで、反射電子を光へ変換するのに用いるシン
チレータは、樹脂に蛍光体を分散させている。入射され
た高速電子は、この蛍光体を励起して光信号に変換され
なければならない。よって、高速電子には樹脂の内部に
十分に浸透して蛍光体を励起するだけのエネルギを有す
る必要があり、一般には約５ｋｅＶ以上が要求される。

【０００８】このように従来の検出器では、いずれの方
式によるものであっても、十分なＳ／Ｎ比の検出信号を
得ようとすると反射電子のエネルギとして約５ｋｅＶ以
上必要であった。ここで、反射電子は固体中に入射した
一次電子がほとんどエネルギを失うことなく再出射した
ものである。よって一次電子のエネルギも、反射電子と
同程度の約５ｋｅＶ以上であることが必要となる。この
ため、反射電子の画像を観察する場合には、検出器によ
りもたらされるエネルギの制約を考慮し、５ｋｅＶ以上
の高いエネルギの一次電子で試料を照射する必要があ
る。

【０００９】ところが、このことは半導体試料を反射電
子画像で観察する場合に大きな障害となっていた。半導
体試料に高いエネルギで電子ビームを照射すると、ダメ
ージを与えることになる。特に、ウェーハ状態で非破壊
で観察する場合には、大きな問題となっていた。半導体
試料にダメージを与えないようにするには、照射エネル
ギを約１．５ｋｅＶ以下にしなければならない。しか
し、このような低いエネルギで半導体試料に電子を照射
したのでは、従来の検出器では反射電子の検出は不可能
であった。

【００１０】

【発明が解決しようとする課題】このように従来の電子
検出器は、高い照射エネルギで電子を試料に照射しなけ
ればならず、半導体等の試料にダメージを与えるという
問題があった。

【００１１】本発明は上記事情に鑑みてなされたもので
あり、試料にダメージを与えない低いエネルギで電子を
照射しつつ、試料の観察を行うことが可能な電子検出器
を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の電子検出器は、
半導体基板上に形成され電荷を転送する電荷転送素子
と、前記電荷転送素子の上部に形成された高抵抗のイン
トリンシック型アモルファスシリコン層と、前記イント
リンシック型アモルファスシリコン層の上面側に形成さ
れた透明導電性膜と、前記イントリンシック型アモルフ
ァスシリコン層の下面側に形成され、前記イントリンシ
ック型アモルファスシリコン層を空乏化する電圧であっ
て、前記透明導電性膜に対して正である電圧が印加され
る画素電極とを有するアモルファスシリコン積層型固体
撮像素子により電子を検出することを特徴としている。

【００１３】ここで、半導体基板の表面部分に形成さ
れ、電荷を蓄積する蓄積ダイオードと、前記蓄積ダイオ
ードに電気的に接続した状態で形成された電極とをさら
に備え、この電極が前記画素電極と電気的に接続されて
いてもよい。

【００１４】また、試料表面に一次電子ビームを走査
し、反射された電子を前記アモルファスシリコン積層型
固体撮像素子により検出する際に、前記一次電子ビーム
のエネルギが１．５ｋｅＶ以下に設定されていることが
望ましい。

【００１５】あるいは、試料表面に一次電子ビームを走
査し、放出された二次電子を前記アモルファスシリコン
積層型固体撮像素子により検出するために、前記アモル
ファスシリコン積層型固体撮像素子の周囲に設けられ、
前記二次電子に加速エネルギを与えるために正電圧がバ
イアスされた正バイアス電極をさらに備えるのが望まし
い。

【００１６】

【作用】電子が透明導電性膜を通過し、イントリンシッ
ク型アモルファスシリコン層中に入り込む。このイント
リンシック型アモルファスシリコン層は高抵抗で、さら
に画素電極に正電圧が印加されて空乏化しており、電子
はエネルギを殆ど損失せず、また再結合して消滅するこ
となく電荷転送素子へ移動し、転送されていく。このよ
うなアモルファスシリコン積層型固体撮像素子を用いる
ことで、試料に照射する一次電子のエネルギを極めて低
く設定しても高い感度で電子の検出が可能である。これ
により、半導体試料のように高エネルギの一次電子を照
射させるとダメージを受けるような試料に対しても、ダ
メージを与えることなく低いエネルギの一次電子を照射
して観察することができる。また、このアモルファスシ
リコン積層型固体撮像素子は小型で薄いため、ＳＥＭに
用いた場合に対物レンズの作動距離を小さくすることが
でき、レンズの収差を小さくして分解能を高めることが
できる。

【００１７】蓄積ダイオードと電極をさらに有する場合
は、透明導電性膜を通過しイントリンシック型アモルフ
ァスシリコン層に入った電子が、画素電極から電極を経
て一旦蓄積ダイオードに蓄積された後、電荷転送素子に
より転送されていく。

【００１８】一次電子ビームのエネルギを１．５ｋｅＶ
以下に設定することで、半導体試料等に対してもダメー
ジを与えずに観察することができる。

【００１９】二次電子を検出する場合には、正電圧がバ
イアスされた正バイアス電極をさらに備えることで、二
次電子に加速エネルギを与えることができ、一般に極め
てエネルギの低い二次電子も透明電極を通過してイント
リンシック型アモルファスシリコン層内部へ入ることが
可能となる。

【００２０】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。本実施例による電子検出器は、アモルフ
ァスシリコン積層型の固体撮像素子を用いたものであ
る。この固体撮像素子は、一般に用いられている電荷転
送素子の上層に、高抵抗のアモルファスシリコンを積層
し、これを二つの電極で挟持している。そして、一方の
電極に対し、この電極の全領域が空乏化し、かつ入射し
てきた電子を引き付けられるように、正電位にバイアス
している。

【００２１】図１に、本実施例による電子検出器の断面
構造を示す。ｎ型半導体基板２６の表面にｎ⁺型不純物
層１７が形成され、このｎ⁺型不純物層１７の内部に不
純物濃度が高いｎ⁺⁺型不純物層２３が形成されている。
ｎ⁺型不純物層１７と一定の間隔を空けて、ｎ^-型不純
物層２４とｐ⁺型不純物層２５とが隣接して形成されて
いる。ｎ⁺型不純物層１７及びｎ⁺⁺型不純物層２３で、
電子の照射により発生した電荷を蓄積する蓄積ダイオー
ドを構成する。また、ｎ^-型不純物層２４と、このｎ^-
型不純物層２４と一定の間隔を空けて形成されたゲート
電極１８とで、電荷転送素子１９を構成する。ｎ^-型不
純物層２４は、電流増幅器２１の一方の入力端子に接続
されており、電流増幅器２１の他方の入力端子は接地さ
れている。

【００２２】ｎ型半導体基板２６の表面上には、シリコ
ン酸化膜２７が形成されている。このシリコン酸化膜２
７は、ｎ⁺⁺型不純物層２３の上部が開孔されており、こ
の部分にモリブデン・ポリサイドから成る電極１６が形
成されている。またシリコン酸化膜２７の内部には、上
述したゲート電極１８が形成され、このゲート電極１８
はゲートバイアス端子２０に接続されている。

【００２３】シリコン酸化膜２７及び電極１６の表面上
には、シリコン酸化膜２８が形成されている。このシリ
コン酸化膜２８には、電極１６との間で導通をとるため
のホールが開孔されている。このホールにおいて、シリ
コン酸化膜２８上に形成された画素電極１５と電極１６
とが電気的に接続されている。画素電極１５の表面上に
は、イントリンシック（ｉ）型アモルファス・シリコン
（Ｓi ）層１４が形成され、このアモルファス・シリコ
ン層１４上にはｐ型アモルファス・シリコンカーバイド
（Ｓi Ｃ）膜１３が形成されている。さらに、このアモ
ルファス・シリコンカーバイド膜１３上には透明導電性
膜１２が形成されている。

【００２４】このような構成を備えた本実施例による電
子検出器は、次のように動作する。図示されていない試
料に照射され反射された電子１１が、透明導電性膜１２
とアモルファス・シリコンカーバイド膜１３とを浸透し
て、アモルファス・シリコン層１４内へ入る。ここで、
透明導電性膜１２の膜厚は３００オングストロームで、
アモルファス・シリコンカーバイド膜１３の膜厚は２０
０オングストロームであり、これら二つの層は極めて薄
い。このため、入射された電子１１はほとんどそのエネ
ルギを失うことなくアモルファス・シリコン層１４の内
部へ入る。

【００２５】アモルファス・シリコン層１４内に入った
電子１１は、画素電極１５へ移動する。この電子１１の
移動は、透明導電性電極１２と、正の電圧がバイアスさ
れた画素電極１５との間に発生している電界によるもの
である。ここで、アモルファス・シリコン層１４は高抵
抗であり、ほぼ完全に空乏領域となっている。このた
め、アモルファス・シリコン層１４は入射した電子１１
に対して拡散領域として作用し、エネルギの損失はほと
んど無視することができる。よって、アモルファス・シ
リコン層１４内に入ってきた電子は、エネルギを持って
いなくとも内部電界により画素電極１５へ移動すること
ができる。また、このアモルファス・シリコン層１４内
では電子は再結合せず、消滅することはない。

【００２６】電子は画素電極１５へ移動した後、画素電
極１５と導通している電極１６を伝わり、ｎ⁺⁺型不純物
層２３内に蓄積される。ｎ⁺⁺型不純物層２３に蓄積され
た電子は、ゲート電極１８にバイアスされた正電圧（例
えば、約７Ｖ）により、ｎ^-型不純物層２４へ移動す
る。このｎ^-型不純物層２４へ電子が移動すると、電流
増幅器２１により増幅された電流信号として外部へ出力
される。

【００２７】このように、本実施例では試料に照射して
反射された電子を検出することで、試料の観察を行って
いる。二次電子を検出して試料の観察を行っていた従来
の装置と異なり、本実施例によれば次のような利点が得
られる。

【００２８】半導体試料は、観察すべき対象の部分がほ
とんどの場合絶縁物である。このため、電子を入射する
とチャージアップが起こりやすい。チャージアップが起
こると、画像が歪んだり、あるいは一種の電位コントラ
ストが発生して観察すべき形状のコントラストを示す信
号が妨害されることになる。そこで、半導体試料を観察
する際には、このような現象をもたらすチャージアップ
を回避するため、試料の材質に応じて一次電子ビームの
加速電圧を慎重に選択する必要がある。

【００２９】ここで、従来の電子検出器がチャージアッ
プの影響を受けやすかった原因は、検出していた二次電
子のエネルギが平均して２ｅＶ〜３ｅＶと低いことにあ
る。エネルギが低いと、電子が帯電して試料表面に局部
的な電位の変化が生じた場合に、その影響を敏感に受け
るからである。

【００３０】これに対し、本実施例の検出器が検出する
反射電子は、二次電子よりもはるかにエネルギが高い。
例えば、加速電圧１ｋｅＶで入射した電子が発生する反
射電子のエネルギは、約９００ｅＶ近傍に集中する。従
って、本実施例のように反射電子を検出することで、チ
ャージアップによる局部的電位変化の影響を殆ど受ける
ことなく試料を観察することが可能である。

【００３１】また、本実施例では上述したように、ｉ型
アモルファス・シリコン層１４はほぼ完全に空乏領域で
あり、電子が通過するときにエネルギを損失しない。こ
のため、極めてエネルギの低い電子を検出することが可
能である。さらに、このｉ型アモルファス・シリコン層
１４領域では電子が再結合して消滅することも殆どな
く、高い検出感度が得られる。

【００３２】次に、本実施例の電子検出器を用いて低加
速電圧の反射電子像を観察するＳＥＭについて説明す
る。図２に、このＳＥＭの基本的な構成を示す。試料３
４上に本実施例による電子検出器３６が二つ配置されて
いる。この電子検出器３６は、対物レンズ３３の下極に
取り付けられた状態で配置される。この二つの対物レン
ズ３３の間には、走査コイル３２が配置されている。図
示されていない電子銃より一次電子ビーム３１が照射さ
れ、対物レンズ３３により集束され、さらに対物レンズ
３３間の走査コイル３２によって試料３４表面上を走査
する。試料３４により、矢印Ｂの方向に反射された反射
電子が、電子検出器３６により検出される。

【００３３】ここで、一次電子ビーム３１のエネルギは
１．５ｋｅＶ以下で足り、通常は６００ｅＶ〜１０００
ｅＶで十分である。そして、試料３４の表面から反射さ
れる反射電子のエネルギは、数１００ｅＶと低くてよ
い。

【００３４】このように本実施例によれば、半導体試料
の観察に必要な低いエネルギ条件である１．５ｋｅＶで
反射電子を検出することができる。従って、半導体試料
をダメージを与えることなく観察することができる。

【００３５】また、本実施例による電子検出器３６は、
従来のロビンソン型検出器と比べて小型で厚さが極めて
薄い。素子をパッケージ内に組み込んだ通常の構造にし
た場合にも、約２〜３mmの厚さとなる。これにより、対
物レンズ３３の下極に設置することが可能となり、反射
電子を検出する効率を高くすることができる。また、厚
さが薄いことから、対物レンズ３３を作動させる距離を
小さく設定することが可能となる。この結果、対物レン
ズ３３の焦点距離を短く設定し、対物レンズ３３の収差
を小さくして空間分解能を高めることができる。

【００３６】反射電子を検出する場合、電子検出器３６
を図３に示されたような状態で用いるのが望ましい。図
１に示されたような構成を有するアモルファスシリコン
積層型固体撮像素子チップ４３が、セラミックパッケー
ジ４１上に取り付けられて電子検出器を構成している。
この図３において、固体撮像素子チップ４３はセラミッ
クパッケージ４１にフェイスダウンに取り付けられてお
り、矢印Ｂの方向から入射してきた電子がその表面に直
接入射する。

【００３７】電子が固体撮像素子チップ４３に入射され
ると、上述したように電流信号に変換されて、外部端子
４２より外部へ取り出される。ここでセラミックパッケ
ージ４１は絶縁性であり、反射電子が衝突するとチャー
ジアップが起こるため、帯電された電子を逃がす必要が
ある。また、反射電子が固体撮像素子チップ４３以外の
部分に当たることを防ぐ必要もある。そこで、セラミッ
クパッケージ４１の側面から固体撮像素子チップ４３の
周囲には、接地されたシールド電極４４が設けられてい
る。

【００３８】本実施例による電子検出器は、上述したよ
うに反射電子を検出することで試料を観察することがで
きるが、二次電子の検出にも用いることが可能である。
二次電子は反射電子よりもエネルギは低いが、試料表面
の凹凸をより精密に表すことができる。このため、観察
の目的によっては二次電子を検出した方がよい場合があ
る。

【００３９】図４に、本実施例による電子検出器を二次
電子用に配置したＳＥＭの構造を示す。図２に示された
反射電子の検出を行うＳＥＭと異なり、固体撮像素子チ
ップ４３は、試料４６の表面に対してフェイスアップし
た状態でパッケージ４２に取り付けられている。このよ
うに固体撮像素子チップ４３を設置することで、反射電
子が入射されるのを防止しつつ、二次電子のみを検出す
ることができる。反射電子はエネルギが高く、矢印Ｃの
ように直進し固体撮像素子チップ４３へは入射しない。
二次電子はエネルギが低く、直進することはできない。
後述する正バイアス電極４４が発生する加速電界によ
り、二次電子は矢印Ｄのような軌道を描いて固体撮像素
子チップ４３へ入射する。

【００４０】また、本実施例のアモルファス・シリコン
積層型固体撮像素子は、上述したようにｉ型アモルファ
ス・シリコン層１４中に一旦電子が入りさえすれば、こ
のシリコン層１４内部に発生している電界によって電子
の検出が可能である。しかし、このｉ型アモルファス・
シリコン層１４に電子が入るためには、その表面上の透
明導電性膜１２とｐ型アモルファスシリコンカーバイド
層１３とを透過しなければならない。二次電子の持つエ
ネルギは２〜３ｅＶと低く、そのままでは二つの層１２
及び１３を通過することはできない。

【００４１】そこで、図４に示されたように、固体撮像
素子チップ４３を搭載しているパッケージ４２の側面か
ら表側の外周を囲むように、正バイアス電極４５が設け
られている。この正バイアス電極４５に、正電圧を印加
することで、試料４６から矢印Ｄの方向に放出された二
次電子に加速エネルギを与えることができる。このエネ
ルギは約１００ｅＶあれば十分であり、この場合に正バ
イアス電極４５には１００Ｖの電圧が印加される。

【００４２】また、シールド電極４４が絶縁物を介して
正バイアス電極４５を覆うように設けられているが、こ
れは正バイアス電極４５に二次電子が捕獲されるのを防
止するためである。

【００４３】このように、本実施例による電子検出器は
二次電子検出用にも用いることができる。

【００４４】上述した実施例は一例であり、本発明を限
定するものではない。例えば、実施例ではｎ⁺⁺型不純物
層２３及びｎ⁺型不純物層１７から成る蓄積ダイオード
や、モリブデンポリサイドから成る電極１７を備えてい
るが、必ずしも必要とは限らず、画素電極１５によりｉ
型アモルファスシリコン層１４を通過してきた電子が電
荷転送素子１９へ移動できるものであればよい。また、
モリブデンポリサイドから成る電極１６を備える場合に
は、これと画素電極１５とが一体化された構造であって
もよい。

【００４５】

【発明の効果】以上説明したように本発明の電子検出器
によれば、高抵抗でかつ空乏化されたｉ型アモルファス
シリコン層中を電子がエネルギを損失することなく、ま
た再結合することなく通過して電荷転送素子により転送
されて外部へ取り出されるため、半導体試料等に対して
も低いエネルギの一次電子を照射して反射電子あるいは
二次電子を検出することができ、ダメージを与えずに観
察することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による電子検出器の構成を示
した縦断面図。

【図２】同電子検出器を反射電子検出用に用いたＳＥＭ
の構成を示した配置図。

【図３】同ＳＥＭにおける電子検出器の構成を示した正
面図。

【図４】本発明の一実施例による電子検出器を二次電子
検出用に用いたＳＥＭの構成を示した配置図。

【図５】従来の電子検出器の構成を示した縦断面図。

【符号の説明】

１１電子１２透明導電性膜１３アモルファス・シリコンカーバイド膜１４アモルファス・シリコン層１５画素電極１６電極１７ｎ⁺型不純物層１８ゲート電極１９電荷転送素子２０ゲートバイアス端子２１電流増幅器２３ｎ⁺⁺型不純物層２４ｎ^-型不純物層２５ｐ⁺型不純物層２６半導体基板２７，２８シリコン酸化膜３１一次電子ビーム３２走査コイル３３対物レンズ３４，４６試料３６電子検出器４１，４２パッケージ４２外部端子４３固体撮像素子チップ４４シールド電極４５正バイアス電極

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成され、電荷を転送する
電荷転送素子と、前記電荷転送素子の上部に形成された高抵抗のイントリ
ンシック型アモルファスシリコン層と、前記イントリンシック型アモルファスシリコン層の上面
側に形成された透明導電性膜と、前記イントリンシック型アモルファスシリコン層の下面
側に形成され、前記イントリンシック型アモルファスシ
リコン層を空乏化する電圧であって、前記透明導電性膜
に対して正である電圧が印加される画素電極とを有する
アモルファスシリコン積層型固体撮像素子により電子を
検出することを特徴とする電子検出器。
【請求項２】半導体基板の表面部分に形成され、電荷を
蓄積する蓄積ダイオードと、前記半導体基板の表面部分に前記蓄積ダイオードに隣接
するように形成され、前記蓄積ダイオードに蓄積された
電荷を転送する電荷転送素子と、前記蓄積ダイオードに電気的に接続された状態で形成さ
れた電極と、前記蓄積ダイオード及び前記電荷転送素子上に絶縁膜を
介して形成された高抵抗のイントリンシック型アモルフ
ァスシリコン層と、前記イントリンシック型アモルファスシリコン層の上面
側に形成された透明導電性膜と、前記イントリンシック型アモルファスシリコン層の下面
側に形成され、前記電極と電気的に接続されており、前
記イントリンシック型アモルファスシリコン層を空乏化
する電圧であって、前記透明導電性膜に対して正である
電圧が印加される画素電極とを有するアモルファスシリ
コン積層型固体撮像素子により電子を検出することを特
徴とする電子検出器。
【請求項３】試料表面に一次電子ビームを走査し、反射
された電子を前記アモルファスシリコン積層型固体撮像
素子により検出する際に、前記一次電子ビームのエネル
ギが１．５ｋｅＶ以下に設定されていることを特徴とす
る請求項１又は２記載の電子検出器。
【請求項４】試料表面に一次電子ビームを走査し、放出
された二次電子を前記アモルファスシリコン積層型固体
撮像素子により検出するために、前記アモルファスシリ
コン積層型固体撮像素子の周囲に設けられ、前記二次電
子に加速エネルギを与えるために正電圧が印加された正
バイアス電極をさらに備えたことを特徴とする請求項１
又は２記載の電子検出器。