JPH05182884A - Alignment mark - Google Patents

Alignment mark

Info

Publication number
JPH05182884A
JPH05182884A JP34673391A JP34673391A JPH05182884A JP H05182884 A JPH05182884 A JP H05182884A JP 34673391 A JP34673391 A JP 34673391A JP 34673391 A JP34673391 A JP 34673391A JP H05182884 A JPH05182884 A JP H05182884A
Authority
JP
Japan
Prior art keywords
alignment mark
linear
straight
alignment
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34673391A
Other languages
Japanese (ja)
Inventor
Hirofumi Terao
浩文 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP34673391A priority Critical patent/JPH05182884A/en
Publication of JPH05182884A publication Critical patent/JPH05182884A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To accurately perform a mark alignment operation by a method wherein a fine dislocation between two marks is made sensitively clear. CONSTITUTION:A first alignment mark 10 is composed of eight squares 11 to 18 which are composed of four transverse rows in two longitudinal columns; three longitudinal straight-line gaps 19a to 19c and one transverse straight-line gap 19d are formed. In a second alignment mark 20, three longitudinal straight- line belt-shaped parts 21 to 23 are crossed at three parts in the lengthwise direction of one transverse straight-line belt-shaped part 24. The corresponding straight-line belt-shaped part 24 is situated in the center at the straight gap 19b in the center of the first alignment mark 10; the corresponding straight-line belt-shaped parts 21, 23 are situated so as to be displaced to one side in the straight-line gaps 19a, 19c on both sides. When the degree of a dislocation is compared in the center and on both sides, a fine dislocation in the straight- line belt-shaped part at the straight-line gap in the center can be made sensitively clear.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数枚のマスクを用い
たホトリソグラフィ技術により半導体基板の表面に回路
パターンを形成する過程でのマスク合わせに用いるアラ
イメントマークに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment mark used for mask alignment in the process of forming a circuit pattern on the surface of a semiconductor substrate by a photolithography technique using a plurality of masks.

【0002】[0002]

【従来の技術】従来のこの種のアライメントマークとし
て、例えば、図3や図4に示すようなものがある。図
中、Aは第1アライメントマーク、Bは第2アライメン
トマークであり、第1アライメントマークAは、例えば
第1回目のパターン転写時に用いるマスクに設けられ、
第2アライメントマークBは、第2回目以降のパターン
転写時において用いるマスクに設けられる。
2. Description of the Related Art As conventional alignment marks of this type, there are those shown in FIGS. 3 and 4, for example. In the figure, A is a first alignment mark, B is a second alignment mark, and the first alignment mark A is provided on, for example, a mask used in the first pattern transfer,
The second alignment mark B is provided on the mask used during the second and subsequent pattern transfer.

【0003】具体的には、第1アライメントマークA
は、図3の場合は一つの正方形に、図4の場合は「+」
形にそれぞれ形成されており、第2アライメントマーク
Bは、図3の場合は「ロ」字形に、図4の場合は四つの
正方形を縦横に並べた形にそれぞれ形成されている。
Specifically, the first alignment mark A
Is a square in the case of FIG. 3 and “+” in the case of FIG.
The second alignment mark B is formed in a "b" shape in FIG. 3 and in a shape in which four squares are arranged vertically and horizontally in FIG. 4, respectively.

【0004】そして、第1回目のパターン転写時に、第
1マスクに設けられるパターンおよび第1アライメント
マークAを半導体ウエハの表面に転写形成し、この半導
体ウエハに形成された第1アライメントマークAに対し
て、第2回目以降のマスクに設けられる第2アライメン
トマークBを上下に重ね合わせる。この状態において、
第1アライメントマークAと第2アライメントマークB
との間の直線隙間をそれぞれ等しくするように、顕微鏡
を通して目視で合わせる。
At the time of the first pattern transfer, the pattern provided on the first mask and the first alignment mark A are transferred and formed on the surface of the semiconductor wafer, and the first alignment mark A formed on the semiconductor wafer is transferred. Then, the second alignment marks B provided on the second and subsequent masks are vertically overlapped. In this state,
First alignment mark A and second alignment mark B
Visually match through a microscope so that the linear gaps between and are equal.

【0005】[0005]

【発明が解決しようとする課題】ところで、上記従来例
では、両マークの間に作る縦横の直線隙間がすべて同じ
寸法に設定されているため、それぞれの直線隙間が僅か
にずれていても、その微妙なずれを視覚的に感じとりに
くいなど、マーク合わせを正確に行いにくいことが指摘
される。
By the way, in the above-mentioned conventional example, since the vertical and horizontal linear gaps formed between both marks are set to the same size, even if the respective linear gaps are slightly deviated, It is pointed out that it is difficult to accurately perform mark alignment, such as it is difficult to visually perceive slight deviations.

【0006】本発明は、このような課題を解決するため
に創案されたもので、二つのマーク間の微妙なずれを感
覚的に分かりやすくして、マーク合わせを正確に行える
ようにすることを目的とする。
The present invention has been devised to solve such a problem, and aims to make it possible to accurately perform mark alignment by making it possible to intuitively understand a slight deviation between two marks. To aim.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、複数枚のマスクを用いたホトリソグラフ
ィ技術により半導体基板の表面に回路パターンを形成す
る過程でのマスク合わせに用いる一対のアライメントマ
ークにおいて、次のような構成をとる。
In order to achieve the above object, the present invention provides a pair used for mask alignment in the process of forming a circuit pattern on the surface of a semiconductor substrate by a photolithography technique using a plurality of masks. The alignment mark has the following configuration.

【0008】本発明のアライメントマークは、第1マス
クに設けられかつ当該第1マスクを用いて半導体基板の
表面に転写される第1アライメントマークと、第2マス
クに設けられかつ前記半導体基板上の第1アライメント
マークに対して上下に重ね合わされる第2アライメント
マークとを組み合わせたもので、前記一方のアライメン
トマークが、縦横の辺を互いに平行として互いの間に直
線隙間を作るように一列に並べられた少なくとも四つの
矩形部からなり、前記他方のアライメントマークが、互
いに平行となるように並べられた少なくとも三本の直線
帯状部からなり、両アライメントマークを重ね合わせた
状態では、前記四つの矩形部により作られる三つの直線
隙間に前記三つの直線帯状部が位置させられ、かつ、こ
のうち真ん中の直線帯状部のみが真ん中の直線隙間の中
央に配置されており、両側の直線帯状部が対応する各直
線隙間の一側に偏って配置されている。
The alignment mark of the present invention includes a first alignment mark provided on the first mask and transferred onto the surface of the semiconductor substrate by using the first mask, and an alignment mark provided on the second mask and on the semiconductor substrate. A combination of a first alignment mark and a second alignment mark that is vertically overlapped with each other. The one alignment mark is arranged in a line so that vertical and horizontal sides are parallel to each other and a linear gap is formed between them. Consists of at least four rectangular portions, the other alignment mark consists of at least three linear strips arranged so as to be parallel to each other, and in the state where both alignment marks are superposed, the four rectangles The above three linear strips are located in the three linear gaps formed by the Only strip portion is disposed in the center of the linear gap in the middle, straight strip portions on both sides are arranged offset to one side of the straight line gap corresponds.

【0009】[0009]

【作用】本発明では、一方のアライメントマークである
四つの矩形部により作られる三つの直線隙間に、他方の
アライメントマークである三本の直線帯状部を、対応付
けて位置させることで、位置合わせを行う。
According to the present invention, by aligning the three linear strip portions, which are the other alignment marks, with the three linear gaps formed by the four rectangular portions, which are the one alignment mark, the alignment is performed. I do.

【0010】なお、各直線隙間内における各直線帯状部
の適正な配置状態とは、真ん中の直線隙間では対応する
直線帯状部が中央に位置し、また、両側の直線隙間では
対応する直線帯状部が一側に偏って位置した形態を言
う。この適正な配置状態に近づけるように位置合わせを
行う。
The proper arrangement of the linear strips in each linear gap means that the corresponding linear strips are located at the center in the middle linear gap, and the corresponding linear strips are located in the linear gaps on both sides. Refers to a form in which is biased to one side. Positioning is performed so as to approach this proper arrangement state.

【0011】このように、三本の直線帯状部のうちの真
ん中の一本だけを、真ん中の直線隙間の中央に位置させ
る形態だと、真ん中と両側とで位置ずれの程度を比較す
ることができるので、真ん中の直線隙間と直線帯状部と
の間に微妙な位置ずれがあってもそれが視覚的に判りや
すくなる。
As described above, in the case where only one of the middle of the three linear strips is located at the center of the linear gap in the middle, the degree of misalignment between the middle and both sides can be compared. Since it is possible, even if there is a slight positional deviation between the linear gap in the center and the linear strip, it becomes easy to visually understand.

【0012】[0012]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0013】図1および図2に本発明の一実施例を示し
ている。図中、10は第1アライメントマーク、20は
第2アライメントマークである。
1 and 2 show an embodiment of the present invention. In the figure, 10 is a first alignment mark, and 20 is a second alignment mark.

【0014】第1アライメントマーク10は、それぞれ
縦横の辺を互いに平行とするように縦二つ横四つに配列
した八つの正方形11〜18からなり、これら八つの正
方形11〜18の各間には、縦三本の直線隙間19a〜
19cと、横一本の直線隙間19dとが作られている。
これらの直線隙間19a〜19dの間隔は、すべて等し
い寸法に設定されている。
The first alignment mark 10 is composed of eight squares 11 to 18 which are arranged in two rows and four columns so that the vertical and horizontal sides thereof are parallel to each other, and between the eight squares 11 to 18, respectively. Is a vertical linear gap 19a-
19c and a horizontal linear gap 19d are formed.
The intervals of these linear gaps 19a to 19d are all set to the same size.

【0015】第2アライメントマーク20は、縦三本の
直線帯状部21〜23と、横一本の直線帯状部24とか
らなり、縦方向の直線帯状部21〜23が横方向の直線
帯状部24の長手方向三箇所で交差している。これらの
直線帯状部21〜24の幅は、すべて等しい寸法に設定
されている。
The second alignment mark 20 is composed of three vertical linear strip portions 21 to 23 and one horizontal linear strip portion 24. The vertical linear strip portions 21 to 23 are horizontal linear strip portions. 24 intersect at three points in the longitudinal direction. The widths of these linear strip portions 21 to 24 are all set to the same dimension.

【0016】この第1アライメントマーク10の三つの
直線隙間19a〜19cに、第2アライメントマーク2
0である三本の直線帯状部21〜23を対応付けて位置
させると、真ん中の直線隙間19bでは対応する直線帯
状部22が中央に位置し、また、両側の直線隙間19
a,19cでは対応する直線帯状部21,23が一側に
偏って位置するように設定されている。なお、図の左側
の直線隙間19aでは直線帯状部21が図の右側に、図
の右側の直線溝19cでは直線帯状部23が図の左側に
偏っている。この配置状態が、適正状態と定められる。
In the three linear gaps 19a to 19c of the first alignment mark 10, the second alignment mark 2 is formed.
When the three linear strip portions 21 to 23, which are 0, are positioned in association with each other, the corresponding linear strip portion 22 is located in the center in the middle linear gap 19b, and the linear gaps 19 on both sides are located.
In a and 19c, the corresponding linear strip portions 21 and 23 are set to be biased to one side. In the linear gap 19a on the left side of the figure, the linear strip portion 21 is biased to the right side of the figure, and in the linear groove 19c on the right side of the figure, the linear strip portion 23 is biased to the left side of the figure. This arrangement state is defined as an appropriate state.

【0017】次に、ホトリソグラフィ技術により半導体
ウエハの表面に回路パターンを転写形成する際のマスク
合わせ動作を説明する。
Next, a mask alignment operation for transferring and forming a circuit pattern on the surface of a semiconductor wafer by the photolithography technique will be described.

【0018】まず、ホトレジストが塗布された半導体ウ
エハの上方所定位置に、図示しない回路パターンととも
に四隅に前述の第1アライメントマーク10が描かれた
第1のマスクを配置する。この第1のマスクの上方から
半導体ウエハ上のホトレジストを感光させてから、現像
することにより、ホトレジストをパターニングする。こ
のホトレジストをマスクとして、エッチングを行うこと
により、半導体ウエハの表面に第1マスクの回路パター
ンおよび第1アライメントマーク10を転写形成する。
First, at a predetermined position above a semiconductor wafer coated with a photoresist, a first mask having the above-described first alignment marks 10 at its four corners is arranged together with a circuit pattern (not shown). The photoresist on the semiconductor wafer is exposed to light from above the first mask and then developed to pattern the photoresist. By performing etching using this photoresist as a mask, the circuit pattern of the first mask and the first alignment mark 10 are transferred and formed on the surface of the semiconductor wafer.

【0019】この第1段階のパターン転写以降のパター
ン転写において用いるマスクに対して、前述の第2アラ
イメントマーク20が描かれる。したがって、第2回目
以降では、先に半導体ウエハに転写形成した第1アライ
メントマーク10に対してマスク側の第2アライメント
マーク20を位置合わせすることにより、前後の回路パ
ターンを相対的に位置合わせするのである。
The above-mentioned second alignment mark 20 is drawn on the mask used in the pattern transfer after the first-step pattern transfer. Therefore, after the second time, the front and rear circuit patterns are relatively aligned by aligning the second alignment mark 20 on the mask side with the first alignment mark 10 transferred and formed on the semiconductor wafer first. Of.

【0020】ところで、第1アライメントマーク10の
三つの直線隙間19a〜19c内における第2アライメ
ントマーク20の各直線帯状部21〜23の配置が適正
でない場合、真ん中と両側とで位置ずれの程度を比較す
れば、両マーク10,20の位置ずれが従来例に比べて
視覚的に判りやすくなっているので、位置合わせが容易
にかつ正確に行えるようになる。
By the way, when the arrangement of the linear strip portions 21 to 23 of the second alignment mark 20 in the three linear gaps 19a to 19c of the first alignment mark 10 is not proper, the degree of misalignment between the center and both sides is determined. By comparison, the positional deviation between the marks 10 and 20 is easier to see visually than in the conventional example, so that the positioning can be performed easily and accurately.

【0021】なお、本発明は上記実施例のみに限定され
ない。例えば第1アライメントマーク10を横四つ縦四
つに配列した十六個の正方形からなるものとし、第2ア
ライメントマーク20を縦三本横三本の計六本の直線帯
状部からなるものとしてもよい。また、これらの組み合
わせの形態は、この他にも、具体的に述べないが、種々
考えられることは言うまでもない。
The present invention is not limited to the above embodiment. For example, it is assumed that the first alignment mark 10 is composed of sixteen squares arranged in four horizontal and four vertical, and the second alignment mark 20 is composed of a total of six linear strips of three vertical and three horizontal. Good. Further, other forms of these combinations will not be specifically described, but it goes without saying that various forms can be considered.

【0022】[0022]

【発明の効果】以上説明したように、本発明では、三本
の直線隙間のうちの真ん中の直線隙間の中央にそれと対
応する直線帯状部を位置させると、両側の直線隙間では
対応する直線帯状部が偏って位置するようになっている
から、真ん中と両側とで位置ずれの程度を比較すること
によって、真ん中の直線隙間とそれに対応する直線帯状
部との間の微妙な位置ずれが視覚的に判りやすくなる。
As described above, according to the present invention, when the linear strip portion corresponding to the straight linear gap is located at the center of the middle linear gap among the three linear gaps, the linear strips corresponding to the linear gaps on both sides are formed. Since the parts are located eccentrically, by comparing the degree of misalignment between the middle and both sides, a slight misalignment between the straight line gap in the middle and the corresponding linear strip can be visually recognized. It becomes easy to understand.

【0023】したがって、本発明によれば、一対のアラ
イメントマーク合わせを容易にかつ正確に行うことがで
き、半導体ウエハに対する回路パターンの転写再現性の
向上に貢献できるようになる。
Therefore, according to the present invention, a pair of alignment marks can be easily and accurately aligned, and the reproducibility of transferring a circuit pattern onto a semiconductor wafer can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の第1,第2のアライメント
マークを示す斜視図。
FIG. 1 is a perspective view showing first and second alignment marks according to an embodiment of the present invention.

【図2】上下に重ね合わせた第1,第2のアライメント
マークを示す平面図。
FIG. 2 is a plan view showing first and second alignment marks that are vertically stacked.

【図3】第1の従来例に係り、図2に対応する図。FIG. 3 is a diagram corresponding to FIG. 2 according to a first conventional example.

【図4】第2の従来例に係り、図2に対応する図。FIG. 4 is a diagram corresponding to FIG. 2 according to a second conventional example.

【符号の説明】[Explanation of symbols]

10 第1アライメントマーク 11〜18 正方形部 19a〜19c 直線隙間 20 第2アライメントマーク 21〜23 直線帯状部 10 1st alignment mark 11-18 Square part 19a-19c Linear gap 20 2nd alignment mark 21-23 Linear strip part

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数枚のマスクを用いたホトリソグラフ
ィ技術により半導体基板の表面に回路パターンを形成す
る過程でのマスク合わせに用いる一対のアライメントマ
ークであって、 第1マスクに設けられかつ当該第1マスクを用いて半導
体基板の表面に転写される第1アライメントマークと、
第2マスクに設けられかつ前記半導体基板上の第1アラ
イメントマークに対して上下に重ね合わされる第2アラ
イメントマークとを組み合わせたもので、 前記一方のアライメントマークが、縦横の辺を互いに平
行として互いの間に直線隙間を作るように一列に並べら
れた少なくとも四つの矩形部からなり、前記他方のアラ
イメントマークが、互いに平行となるように並べられた
少なくとも三本の直線帯状部からなり、 両アライメントマークを重ね合わせた状態では、前記四
つの矩形部により作られる三つの直線隙間に前記三つの
直線帯状部が位置させられ、かつ、このうち真ん中の直
線帯状部のみが真ん中の直線隙間の中央に配置されてお
り、両側の直線帯状部が対応する各直線隙間の一側に偏
って配置されている、ことを特徴とするアライメントマ
ーク。
1. A pair of alignment marks used for mask alignment in the process of forming a circuit pattern on the surface of a semiconductor substrate by a photolithography technique using a plurality of masks, the alignment marks being provided on the first mask and A first alignment mark transferred onto the surface of the semiconductor substrate using one mask;
A combination of a second alignment mark provided on a second mask and vertically overlapped with a first alignment mark on the semiconductor substrate, wherein the one alignment mark has vertical and horizontal sides parallel to each other. Between at least four rectangular portions arranged in a line so as to form a linear gap between them, and the other alignment mark consists of at least three linear strip portions arranged so as to be parallel to each other. In the state where the marks are overlapped, the three linear strips are located in the three linear gaps formed by the four rectangular portions, and only the middle straight strip is located in the center of the straight gap in the middle. Are arranged, and the linear strip portions on both sides are arranged so as to be biased to one side of the corresponding linear gaps. Instrument mark.
JP34673391A 1991-12-27 1991-12-27 Alignment mark Pending JPH05182884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34673391A JPH05182884A (en) 1991-12-27 1991-12-27 Alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34673391A JPH05182884A (en) 1991-12-27 1991-12-27 Alignment mark

Publications (1)

Publication Number Publication Date
JPH05182884A true JPH05182884A (en) 1993-07-23

Family

ID=18385451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34673391A Pending JPH05182884A (en) 1991-12-27 1991-12-27 Alignment mark

Country Status (1)

Country Link
JP (1) JPH05182884A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352836B1 (en) * 1995-12-15 2002-12-16 주식회사 하이닉스반도체 Mark for measuring overlap accuracy in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352836B1 (en) * 1995-12-15 2002-12-16 주식회사 하이닉스반도체 Mark for measuring overlap accuracy in semiconductor device

Similar Documents

Publication Publication Date Title
US5733690A (en) Reticle for fabricating semiconductor device
KR102633183B1 (en) Alignment method of photolithography mask and corresponding process method for manufacturing integrated circuits on wafers of semiconductor material
JPS6227729B2 (en)
KR100502797B1 (en) Liquid crystal display device and manufacturing method thereof
KR100315911B1 (en) Liquid crystal display panel, method for fabricating the same and method for aligning the same
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR100816340B1 (en) Exposure mask for fabricating liquid crystal display and method for exposing substrate in fabricating liquid crystal display using the mask
JPH05346562A (en) Production of liquid crystal display panel
JPH08274004A (en) Semiconductor device
US5943587A (en) Method for making offset alignment marks
JP2003257828A (en) Method of manufacturing semiconductor device
JPH05182884A (en) Alignment mark
JPS63260045A (en) Vernier pattern
JPS60163110A (en) Positioning device
JPH11307418A (en) Mask alignment mark and mask aligning method
JPH07142326A (en) Mask overlapping method
JPH10189425A (en) Alignment method, measuring method for accuracy of alignment and mark for alignment measurement
JPS5832495B2 (en) Hikarishiyokukokuyo mask
JPS62273725A (en) Vernier pattern for evaluating mask alignment accuracy
JPH06273947A (en) Exposure device and alignment method for exposure stage
KR100220238B1 (en) Side etch amount measurement monitor
KR0116281Y1 (en) Mask for semiconductor process
JPH0387013A (en) Manufacture of semiconductor device
JPS622764Y2 (en)
KR100200355B1 (en) Lcd fabrication method and mismatch measuring method