JPH05176229A - Multi-input video signal display device - Google Patents

Multi-input video signal display device

Info

Publication number
JPH05176229A
JPH05176229A JP3356280A JP35628091A JPH05176229A JP H05176229 A JPH05176229 A JP H05176229A JP 3356280 A JP3356280 A JP 3356280A JP 35628091 A JP35628091 A JP 35628091A JP H05176229 A JPH05176229 A JP H05176229A
Authority
JP
Japan
Prior art keywords
video signal
image processing
signal input
video
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3356280A
Other languages
Japanese (ja)
Inventor
Hiroshi Hashimoto
洋 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP3356280A priority Critical patent/JPH05176229A/en
Publication of JPH05176229A publication Critical patent/JPH05176229A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimiles In General (AREA)
  • Studio Circuits (AREA)

Abstract

PURPOSE:To display plural video pictures resulting from plural asynchronous video signals while being superimposed onto a personal computer picture. CONSTITUTION:A picture processing unit is formed 1st, 2nd video signal input terminals, a video signal output terminal, a picture processing means implementing picture processing and scanning conversion processing and a changeover control means onto a printed circuit board, plural picture processing units (boards 10,30,50) are connected in series so as to connect the video output terminal of the picture processing unit of the pre-stage to the 2nd video signal input terminal, a monitor 74 is connected to a video signal output terminal of the picture processing unit of the end stage, video signals (1),(2),(3) inputted to the 1st video signal input terminal are processed by the monitor 74 and the resulting plural patterns and the picture of a personal computer are displayed on the monitor superimposingly. Thus, plural asynchronous video pictures are displayed onto the picture of the personal computer with synthesis.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像処理ユニット(例
えばビデオカ−ド)をコンピュ−タ(例えばパ−ソナル
コンピュ−タ)に結合することによってコンピュ−タの
出力装置である1つのモニタにおいて、複数の画面を重
ねあわせて表示する(ス−パ−インポ−ズする)ように
した多入力映像信号表示装置の改良に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monitor, which is an output device for a computer, by combining an image processing unit (for example, a video card) with a computer (for example, a personal computer). The present invention relates to an improvement of a multi-input video signal display device for displaying (superimposing) a plurality of screens in an overlapping manner.

【0002】[0002]

【従来の技術】従来、この種の多入力映像信号表示装置
は、パ−ソナルコンピュ−タ(以下単にパソコンと記述
する)本体の背面側に設けられたスロット(例えばビデ
オカ−ドスロット)、またはパソコン本体に結合した拡
張用ユニットのスロットに画像処理ユニットを挿入接続
し、この画像処理ユニットの映像信号入力端子にTV放
送局からのNTSC方式のビデオ信号、またはTVカメ
ラやVTR(ビデオテ−プレコ−ダ)からのビデオ信号
を入力し、このビデオ信号によるビデオ画をパソコンに
よるパソコン画と重ねあわせて、パソコンのモニタで表
示するようにしていた。
2. Description of the Related Art Conventionally, a multi-input video signal display device of this type has a slot (for example, a video card slot) provided on the back side of a main body of a personal computer (hereinafter simply referred to as a personal computer), or An image processing unit is inserted and connected to a slot of an expansion unit connected to a personal computer body, and an NTSC video signal from a TV broadcasting station, a TV camera or a VTR (video tape recorder) is connected to a video signal input terminal of the image processing unit. The video signal from this video signal was input, and the video image from this video signal was superimposed on the personal computer image from the personal computer and displayed on the personal computer monitor.

【0003】このとき、画像処理ユニットはつぎのよう
に形成されていた。すなわち、基板に映像信号入力端
子、映像信号出力端子およびバス結合端子を設けるとと
もに、この基板に、さらに、映像信号入力端子に入力し
たビデオ信号をデジタル化して表示画面の縮小/拡大や
表示位置の指示のための画像加工処理と走査周波数を変
換するための走査変換処理とを行なう画像処理手段と、
この画像処理手段で処理した映像デ−タをアナログ化し
た信号とバス結合端子を介したパソコンからの映像信号
とを切り換えて映像信号出力端子に出力する切換制御手
段とを設けることによって形成されていた。そして、画
像処理ユニットの映像信号出力端子側に結合された1つ
のモニタで、パソコン画の所定位置に所定の大きさのビ
デオ画を重ねあわせて表示するようにしていた。
At this time, the image processing unit was formed as follows. That is, a video signal input terminal, a video signal output terminal, and a bus coupling terminal are provided on the board, and the video signal input to the video signal input terminal is further digitized on this board to reduce / enlarge the display screen and display position. Image processing means for performing an image processing process for instructing and a scan conversion process for converting the scanning frequency;
It is formed by providing a switching control means for switching between an analog signal of the video data processed by the image processing means and a video signal from a personal computer via a bus coupling terminal and outputting the video signal to a video signal output terminal. It was Then, a single monitor connected to the video signal output terminal side of the image processing unit is designed to display a video image of a predetermined size in a superimposed manner at a predetermined position of a personal computer image.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
画像処理ユニットにはビデオ信号を入力するための映像
信号入力端子は1個しかなく、パソコンからの映像信号
はバス結合端子を介して画像処理ユニットに入力するよ
うに構成されていたので、画像処理ユニットを用いてパ
ソコン画の中に複数のビデオ画を重ねあわせて表示する
ことができないという問題点があった。
However, the conventional image processing unit has only one video signal input terminal for inputting a video signal, and the video signal from the personal computer is input to the image processing unit via the bus coupling terminal. Since it is configured to be input to the computer, it is impossible to superimpose and display a plurality of video images on the personal computer image using the image processing unit.

【0005】また、パソコン画の中に複数のビデオ画を
重ねあわせて表示するようにした装置も公知であるが、
複数のビデオ信号を同期させてパソコンに入力するよう
にしていたので、同期用の端子のない複数のビデオ機器
からのビデオ信号による複数のビデオ画をパソコン画に
重ねあわせて表示することができないという問題点があ
った。
A device is also known in which a plurality of video images are superposed and displayed on a personal computer image.
Since it was designed to synchronize multiple video signals and input them to a personal computer, it is not possible to superimpose and display multiple video images from multiple video devices that do not have sync terminals on the personal computer image. There was a problem.

【0006】本発明は上述の問題点に鑑みなされたもの
で、複数の互いに非同期のビデオ信号による複数のビデ
オ画をパソコン画に重ねあわせて表示することができる
多入力映像信号表示装置を提供することを目的とするも
のである。
The present invention has been made in view of the above problems, and provides a multi-input video signal display device capable of displaying a plurality of video images of a plurality of asynchronous video signals on a personal computer image in a superimposed manner. The purpose is that.

【0007】[0007]

【課題を解決するための手段】本発明による多入力映像
信号表示装置は、第1、第2映像信号入力端子、映像信
号出力端子およびバス結合端子を基板に設けるととも
に、前記第1映像信号入力端子に入力した映像信号をデ
ジタル化して表示画面の縮小/拡大や表示位置の指示の
ための画像加工処理と走査周波数を変換するための走査
変換処理とを行なう画像処理手段と、この画像処理手段
で処理した映像デ−タをアナログ化した信号と前記第2
映像信号入力端子に入力した映像信号とを切り換えて前
記映像信号出力端子に出力する切換制御手段とを前記基
板に設けることによって画像処理ユニットを形成し、前
段の画像処理ユニットの映像出力端子が後段の画像処理
ユニットの第2映像信号入力端子に結合するように複数
の画像処理ユニットを直列に結合し、前記複数の画像処
理ユニットのバス結合端子にコンピュ−タのバスを結合
し、末段の画像処理ユニットの映像信号出力端子にモニ
タを結合してなり、前記複数の画像処理ユニットの第1
映像信号入力端子に入力する映像信号による複数の画面
と、前記コンピュ−タから初段の画像処理ユニットの第
2映像信号入力端子に入力する映像信号による画面と
を、前記モニタで重ねあわせて表示するようにしたこと
を特徴とするものである。
In a multi-input video signal display device according to the present invention, first and second video signal input terminals, a video signal output terminal and a bus coupling terminal are provided on a substrate, and the first video signal input is provided. Image processing means for digitizing a video signal input to a terminal to perform image processing processing for reducing / enlarging a display screen and designating a display position and scanning conversion processing for converting a scanning frequency, and the image processing means. And a signal obtained by analogizing the video data processed by
An image processing unit is formed by providing switching control means for switching the video signal input to the video signal input terminal and outputting the video signal to the video signal output terminal to form an image processing unit. A plurality of image processing units are connected in series so as to be connected to the second video signal input terminal of the image processing unit, and the bus of the computer is connected to the bus connection terminals of the plurality of image processing units. A monitor is coupled to a video signal output terminal of the image processing unit, and the first of the plurality of image processing units is connected.
A plurality of screens by the video signal input to the video signal input terminal and a screen by the video signal input from the computer to the second video signal input terminal of the first stage image processing unit are displayed on the monitor in an overlapping manner. It is characterized by doing so.

【0008】[0008]

【作用】コンピュ−タからの制御コマンドは、バス結合
端子を介してそれぞれの画像処理ユニットに送出され
る。複数の画像処理ユニットのそれぞれの第1映像信号
入力端子に入力したビデオ信号は、それぞれのユニット
内において、画像処理手段でデジタル化され、表示画面
の縮小/拡大や表示位置の指示のための画像加工処理と
走査周波数を変換するための走査変換処理とがなされ、
さらに切換制御手段によって切り換えられて映像信号出
力端子に出力する。
The control command from the computer is sent to each image processing unit via the bus connection terminal. The video signal input to the first video signal input terminal of each of the plurality of image processing units is digitized by the image processing means in each unit, and an image for reducing / enlarging the display screen or instructing the display position is displayed. Processing processing and scanning conversion processing for converting the scanning frequency are performed,
Further, it is switched by the switching control means and output to the video signal output terminal.

【0009】コンピュ−タからの映像信号は初段の画像
処理ユニットの第2映像信号入力端子に入力し、ユニッ
ト内の切換制御手段によって第1映像信号入力端子に入
力したビデオ信号と切り換えられて映像信号出力端子に
出力する。末段以外の画像処理ユニットの映像信号出力
端子に出力した映像信号は後段の画像処理ユニットの第
2映像信号入力端子に入力し、末段の画像処理ユニット
の映像信号出力端子に出力した映像信号はモニタに出力
する。このため、モニタは、複数の画像処理ユニットの
第1映像信号入力端子に入力する映像信号による複数の
画面と、コンピュ−タから初段の画像処理ユニットの第
2映像信号入力端子に入力する映像信号による画面とを
重ねあわせて表示する。
The video signal from the computer is input to the second video signal input terminal of the first stage image processing unit, and the video signal is switched to the video signal input to the first video signal input terminal by the switching control means in the unit. Output to the signal output terminal. The video signal output to the video signal output terminal of the image processing unit other than the final stage is input to the second video signal input terminal of the subsequent image processing unit and output to the video signal output terminal of the final image processing unit Outputs to the monitor. Therefore, the monitor has a plurality of screens based on the video signals input to the first video signal input terminals of the plurality of image processing units and a video signal input from the computer to the second video signal input terminals of the first stage image processing unit. It is displayed by overlapping with the screen by.

【0010】[0010]

【実施例】以下、本発明による多入力映像信号表示装置
の一実施例を図面を用いて説明する。図1は本発明の概
略構成図を示すもので、この図において10、30、5
0は画像処理ユニット(例えばビデオカ−ド)である。
前記画像処理ユニット10は、基板12に設けられた第
1、第2映像信号入力端子14、16、映像信号出力端
子18およびバス結合端子20と、前記基板12に設け
られて前記第1映像信号入力端子14に入力した映像信
号をデジタル化して表示画面の縮小/拡大や表示位置の
指示のための画像加工処理と走査周波数を変換するため
の走査変換処理とを行なう画像処理手段22と、前記基
板12に設けられ、切換スイッチ回路24を切り換える
ことによって、前記画像処理手段22で処理した映像デ
−タをアナログ化した信号と前記第2映像信号入力端子
16に入力した映像信号とを切り換えて前記映像信号出
力端子18に出力する切換制御手段26とを具備してい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a multi-input video signal display device according to the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic configuration diagram of the present invention, in which 10, 30, 5 are shown.
Reference numeral 0 is an image processing unit (for example, a video card).
The image processing unit 10 includes first and second video signal input terminals 14 and 16, a video signal output terminal 18 and a bus coupling terminal 20 provided on the board 12, and the first video signal provided on the board 12. An image processing means 22 for digitizing a video signal input to the input terminal 14 to perform image processing for reducing / enlarging a display screen and designating a display position and scanning conversion processing for converting a scanning frequency. By switching the changeover switch circuit 24 provided on the substrate 12, a signal obtained by analogizing the video data processed by the image processing means 22 and a video signal input to the second video signal input terminal 16 are switched. And a switching control means 26 for outputting to the video signal output terminal 18.

【0011】前記画像処理ユニット30、50は、前記
画像処理ユニット10と同様に、基板32、52に設け
られた第1、第2映像信号入力端子34、54、36、
56、映像信号出力端子38、58およびバス結合端子
40、60と、前記基板32、52に設けられた画像処
理手段42、62、切換スイッチ回路44、46および
切換制御手段46、66とを具備している。
The image processing units 30 and 50 are similar to the image processing unit 10 in that the first and second video signal input terminals 34, 54 and 36 provided on the substrates 32 and 52, respectively.
56, video signal output terminals 38, 58 and bus coupling terminals 40, 60, and image processing means 42, 62, changeover switch circuits 44, 46 and changeover control means 46, 66 provided on the substrates 32, 52. is doing.

【0012】前記画像処理ユニット10、30、50
は、前段の映像信号出力端子18、38が後段の第2映
像信号入力端子36、56に結合するように直列に結合
されている。前記画像処理ユニット10、30、50の
バス結合端子20、40、60には、コンピュ−タの一
例としてのパ−ソナルコンピュ−タ(以下単にパソコン
と記述する)70の汎用バス72が結合している。前記
パソコン70からの映像信号は初段の画像処理ユニット
10の第2映像信号入力端子16に入力するように結合
されている。
The image processing units 10, 30, 50
Are connected in series so that the video signal output terminals 18 and 38 in the front stage are connected to the second video signal input terminals 36 and 56 in the rear stage. A general-purpose bus 72 of a personal computer (hereinafter simply referred to as a personal computer) 70, which is an example of a computer, is coupled to the bus coupling terminals 20, 40, 60 of the image processing units 10, 30, 50. ing. The video signal from the personal computer 70 is coupled so as to be input to the second video signal input terminal 16 of the first stage image processing unit 10.

【0013】前記画像処理ユニット10、30、50の
第1映像信号入力端子14、34、54には、例えば、
TV放送局、TVカメラ、VTR等からの互いに非同期
なビデオ信号が入力するように対応する機器が結
合される。末段の画像処理ユニット50の映像信号出力
端子58には、出力装置としてのモニタ(例えばCRT
ディスプレイ)74が結合している。
The first video signal input terminals 14, 34, 54 of the image processing units 10, 30, 50 have, for example,
Corresponding devices are coupled so that mutually asynchronous video signals from a TV broadcasting station, TV camera, VTR, etc. are input. The video signal output terminal 58 of the last-stage image processing unit 50 is connected to a monitor (for example, a CRT) as an output device.
Display) 74 is attached.

【0014】図1に示すパソコン70と画像処理ユニッ
ト10、30、50との結合関係は、具体的には、パソ
コン70本体の背面側に形成されたスロット(例えばビ
デオカ−ドスロット)や、パソコン70に結合した拡張
ユニットのスロットに、画像処理ユニット10、30、
50を挿入結合することによって形成される。
The connection relationship between the personal computer 70 and the image processing units 10, 30, and 50 shown in FIG. 1 is specifically a slot (for example, a video card slot) formed on the back side of the main body of the personal computer 70 or a personal computer. In the slot of the expansion unit coupled to 70, the image processing units 10, 30,
It is formed by inserting and coupling 50.

【0015】前記画像処理ユニット10は具体的には図
2に示すように構成されている。すなわち、前記第1映
像信号入力端子14には、AGC(自動利得制御)回路
76、A/D(アナログ/ディジタル)変換回路78、
Y/C(輝度信号/色信号)分離回路80、AFC(自
動周波数制御)回路82、クロック変換回路84および
RGBマトリックス回路86が順次結合されている。前
記RGBマトリックス回路86の出力側にはBF(バッ
ファ)88、90、92を介して画像メモリ94が結合
し、この画像メモリ94の出力側はD/A(ディジタル
/アナログ)変換回路96を介してアナログスイッチ回
路98の一方の入力側に結合している。
The image processing unit 10 is specifically constructed as shown in FIG. That is, the first video signal input terminal 14 has an AGC (automatic gain control) circuit 76, an A / D (analog / digital) conversion circuit 78,
A Y / C (luminance signal / color signal) separation circuit 80, an AFC (automatic frequency control) circuit 82, a clock conversion circuit 84, and an RGB matrix circuit 86 are sequentially connected. An image memory 94 is coupled to the output side of the RGB matrix circuit 86 via BFs (buffers) 88, 90 and 92, and the output side of the image memory 94 is passed through a D / A (digital / analog) conversion circuit 96. Is connected to one input side of the analog switch circuit 98.

【0016】前記第2映像信号入力端子16にはタイミ
ング信号伝送線路100と映像信号伝送線路102とが
結合し、前記タイミング信号伝送線路100は前記映像
信号出力端子18のタイミング信号側に結合し、前記映
像信号伝送線路102はアンプ103を介して前記アナ
ログスイッチ回路98の他方の入力側に結合している。
前記アナログスイッチ回路98の出力側は前記映像信号
出力端子18の映像信号側に結合している。
A timing signal transmission line 100 and a video signal transmission line 102 are coupled to the second video signal input terminal 16, and the timing signal transmission line 100 is coupled to the timing signal side of the video signal output terminal 18. The video signal transmission line 102 is coupled to the other input side of the analog switch circuit 98 via an amplifier 103.
The output side of the analog switch circuit 98 is coupled to the video signal side of the video signal output terminal 18.

【0017】前記バス結合端子20にはゲ−ト回路10
4およびFIFO(First−In First−O
ut)回路106を介してマイコン108が結合し、こ
のマイコン108にはシリアルバス110を介してメモ
リコントロ−ラ112が結合している。前記ゲ−ト回路
104は、DIPSW(ディップスイッチ)114で設
定された前記画像処理ユニット10のユニットアドレス
(例えばカ−ドアドレス)をデコ−ドするAD(アドレ
ス)デコ−ダ116によって開閉が制御される。前記シ
リアルバス110は前記Y/C分離回路80、AFC回
路82、クロック変換回路84およびRGBマトリック
ス回路86の制御端子に結合している。
A gate circuit 10 is provided at the bus coupling terminal 20.
4 and FIFO (First-In First-O
ut) The microcomputer 108 is connected via the circuit 106, and the memory controller 112 is connected to the microcomputer 108 via the serial bus 110. Opening and closing of the gate circuit 104 is controlled by an AD (address) decoder 116 which decodes a unit address (for example, a card address) of the image processing unit 10 set by a DIPSW (dip switch) 114. To be done. The serial bus 110 is coupled to the control terminals of the Y / C separation circuit 80, the AFC circuit 82, the clock conversion circuit 84 and the RGB matrix circuit 86.

【0018】前記AGC回路76の出力側には同期分離
回路118が結合し、この同期分離回路118は前記マ
イコン108のWVSYNC端子と前記メモリコントロ
−ラ112のライト系のVSYNC端子に同期信号を出
力している。前記Y/C分離回路80から出力するタイ
ミング信号は、前記マイコン108のWFLD端子と前
記メモリコントロ−ラ112のライト系のFLDおよび
CLK端子とに入力するように構成されている。前記A
FC回路82から出力するタイミング信号は、前記メモ
リコントロ−ラ112のライト系のHSYNC端子に入
力するように構成されている。
A sync separation circuit 118 is coupled to the output side of the AGC circuit 76, and the sync separation circuit 118 outputs a sync signal to the WVSYNC terminal of the microcomputer 108 and the write system VSYNC terminal of the memory controller 112. is doing. The timing signal output from the Y / C separation circuit 80 is configured to be input to the WFLD terminal of the microcomputer 108 and the FLD and CLK terminals of the write system of the memory controller 112. The A
The timing signal output from the FC circuit 82 is configured to be input to the write system HSYNC terminal of the memory controller 112.

【0019】前記タイミング信号伝送線路100は、1
/2分周回路120およびCLK選択回路122を介し
て前記メモリコントロ−ラ112のリ−ド系のCLK端
子に結合し、さらにFLD判別回路124を介して前記
メモリコントロ−ラ112のリ−ド系のFLD端子に結
合し、そのうえ直接前記メモリコントロ−ラ112のリ
−ド系のVSYNC端子およびHSYNC端子に結合し
ている。
The timing signal transmission line 100 has one
It is coupled to the CLK terminal of the read system of the memory controller 112 through the 1/2 frequency dividing circuit 120 and the CLK selection circuit 122, and further, the read of the memory controller 112 is performed through the FLD discrimination circuit 124. It is connected to the FLD terminal of the system, and is also directly connected to the VSYNC terminal and the HSYNC terminal of the lead system of the memory controller 112.

【0020】前記メモリコントロ−ラ112のメモリ制
御端子は前記画像メモリの制御端子に結合し、(ビデオ
画/パソコン画)切換端子は前記アナログスイッチ回路
98の制御端子に結合している。前記画像処理ユニット
30、50は、具体的には、前記画像処理ユニット10
と同様に構成されている
The memory control terminal of the memory controller 112 is connected to the control terminal of the image memory, and the (video image / personal computer image) switching terminal is connected to the control terminal of the analog switch circuit 98. The image processing units 30 and 50 are, specifically, the image processing unit 10.
Configured similarly to

【0021】つぎに、前記実施例の作用を図3を併用し
て説明する。 (イ)画像処理ユニット30の第1映像信号入力端子1
4に入力したビデオ信号は、A/D変換回路78でディ
ジタル信号に変換され、Y/C分離回路80によってY
信号とC信号に分離され、AFC回路82、クロック変
換回路84、RGBマトリックス回路86およびBF8
8、90、92を介して画像メモリ94に書き込まれ
る。
Next, the operation of the above embodiment will be described with reference to FIG. (A) First video signal input terminal 1 of the image processing unit 30
The video signal input to the A.D.
AFC circuit 82, clock conversion circuit 84, RGB matrix circuit 86 and BF8 are separated into signals and C signals.
It is written in the image memory 94 via 8, 90 and 92.

【0022】(ロ)このとき、パソコン70からの制御
コマンドが、バス結合端子20、ゲ−ト回路104およ
びFIFO106を介してマイコン108に入力し、こ
のマイコン108からシリアルバス110を介してY/
C分離回路80、AFC回路82、クロック変換回路8
4、RGBマトリックス回路86メモリコントロ−ラ1
12に制御信号が入力し、かつメモリコントロ−ラ11
2のライト系のタイミング信号入力端子には同期分離回
路118からの同期信号と、Y/C分離回路80からの
タイミング信号と、AFC回路82からのタイミング信
号とが入力しているので、所定の画像加工処理および走
査変換処理が行なわれる。
(B) At this time, a control command from the personal computer 70 is input to the microcomputer 108 via the bus coupling terminal 20, the gate circuit 104 and the FIFO 106, and the microcomputer 108 outputs Y / Y via the serial bus 110.
C separation circuit 80, AFC circuit 82, clock conversion circuit 8
4, RGB matrix circuit 86 memory controller 1
A control signal is input to 12 and a memory controller 11
Since the sync signal from the sync separation circuit 118, the timing signal from the Y / C separation circuit 80, and the timing signal from the AFC circuit 82 are input to the timing signal input terminal of the write system 2 of FIG. Image processing and scan conversion processing are performed.

【0023】(ハ)すなわち、クロック変換回路84に
よるサンプリング周波数の変換によって表示画面の縮小
率/拡大率を可変する処理がなされる。また、メモリコ
ントロ−ラ112による書き込み制御によって、画像メ
モリ94へのディジタルのビデオ信号の書き込みは、第
1映像信号入力端子14に入力したビデオ信号の同期信
号と同期して行なわれる。
(C) That is, the process of changing the reduction rate / enlargement rate of the display screen is performed by the conversion of the sampling frequency by the clock conversion circuit 84. Further, by the writing control by the memory controller 112, the writing of the digital video signal in the image memory 94 is performed in synchronization with the synchronizing signal of the video signal input to the first video signal input terminal 14.

【0024】(ニ)ついで、メモリコントロ−ラ112
による読み出し制御によって、画像メモリ94からディ
ジタルのビデオ信号が読み出され、D/A変換回路96
を介してアナログスイッチ回路回路98の一方の入力側
に入力する。このとき、パソコン70からの制御コマン
ドが、バス結合端子20、ゲ−ト回路104およびFI
FO106を介してマイコン108に入力し、このマイ
コン108からシリアルバス110を介してメモリコン
トロ−ラ112に制御信号が入力し、かつメモリコント
ロ−ラ112のリ−ド系のタイミング信号入力端子には
第2映像信号入力端子16を介して入力したパソコン7
0からのタイミング信号が入力しているので、所定の画
像加工処理と走査変換処理とが行なわれる。
(D) Next, the memory controller 112
A digital video signal is read from the image memory 94 by read control by the D / A conversion circuit 96.
Is input to one input side of the analog switch circuit circuit 98 via. At this time, the control command from the personal computer 70 sends the bus coupling terminal 20, the gate circuit 104 and the FI.
The signal is input to the microcomputer 108 via the FO 106, a control signal is input from the microcomputer 108 to the memory controller 112 via the serial bus 110, and the read timing signal input terminal of the memory controller 112 is connected to the memory controller 112. The personal computer 7 input through the second video signal input terminal 16
Since the timing signal from 0 is input, predetermined image processing processing and scan conversion processing are performed.

【0025】(ホ)すなわち、メモリコントロ−ラ11
2による読み出しタイミングによって表示画面の縮小率
/拡大率を可変する処理がなされる。また、第2映像信
号入力端子16に入力するパソコン信号の同期信号と同
期して画像メモリ94からディジタルのビデオ信号が読
み出される。したがって、ビデオ信号はパソコン信号の
走査周波数と一致した走査周波数に変換され、かつ同期
した信号としてアナログスイッチ回路98に至る。
(E) That is, the memory controller 11
A process of changing the reduction ratio / enlargement ratio of the display screen is performed according to the read timing of 2. Further, a digital video signal is read out from the image memory 94 in synchronization with the synchronization signal of the personal computer signal input to the second video signal input terminal 16. Therefore, the video signal is converted into a scanning frequency that matches the scanning frequency of the personal computer signal, and reaches the analog switch circuit 98 as a synchronized signal.

【0026】(ヘ)アナログスイッチ回路98は、メモ
リコントロ−ラ112からの(ビデオ画/パソコン画)
切換制御信号に基づいて、所定の画像処理がなされたビ
デオ信号とパソコン信号とを所定のタイミングで切り換
えて映像信号出力端子18に出力する。このため、映像
信号出力端子18には、モニタ74で表示した場合に図
3の(a)に示すような、パソコン画にビデオ画を重
ね合わせた画面表示となる映像信号が出力する。
(F) The analog switch circuit 98 is (video image / personal computer image) from the memory controller 112.
Based on the switching control signal, the video signal subjected to the predetermined image processing and the personal computer signal are switched at a predetermined timing and output to the video signal output terminal 18. Therefore, the video signal output terminal 18 outputs a video signal, which is displayed on the monitor 74 as a screen display in which a video image is superimposed on a personal computer image as shown in FIG.

【0027】(ト)初段の画像処理ユニット10の映像
信号出力端子18から出力した映像信号は、第2段目の
画像処理ユニット30の第2映像信号入力端子36に入
力し、この画像処理ユニット30の第1映像信号入力端
子34にはビデオ信号が入力している。第2段目の画
像処理ユニット30は、初段の画像処理ユニット10と
同様に作用するので、その映像信号出力端子38には、
モニタ74で表示した場合に図3の(b)に示すよう
な、パソコン画にビデオ画を重ね合わせた画面表示
となる映像信号が出力する。
(G) The video signal output from the video signal output terminal 18 of the first-stage image processing unit 10 is input to the second video signal input terminal 36 of the second-stage image processing unit 30, and this image processing unit A video signal is input to the first video signal input terminal 34 of 30. The second-stage image processing unit 30 operates in the same manner as the first-stage image processing unit 10, so that the video signal output terminal 38 is
When the image is displayed on the monitor 74, a video signal which is a screen display in which a video image is superimposed on a personal computer image as shown in FIG. 3B is output.

【0028】(チ)第2段目の画像処理ユニット30の
映像信号出力端子38から出力した映像信号は、末段の
画像処理ユニット50の第2映像信号入力端子56に入
力し、この画像処理ユニット50の第1映像信号入力端
子54にはビデオ信号が入力している。末段の画像処
理ユニット50は、初段の画像処理ユニット10と同様
に作用するので、その映像信号出力端子58から出力し
た映像信号によって、モニタ74は、図3の(c)に示
すような、パソコン画にビデオ画を重ね合わせた
画面を表示する。
(H) The video signal output from the video signal output terminal 38 of the second stage image processing unit 30 is input to the second video signal input terminal 56 of the final stage image processing unit 50, and this image processing is performed. A video signal is input to the first video signal input terminal 54 of the unit 50. Since the image processing unit 50 in the last stage operates in the same manner as the image processing unit 10 in the first stage, the monitor 74 uses the video signal output from the video signal output terminal 58 thereof, as shown in (c) of FIG. Display the screen in which the video image is superimposed on the computer image.

【0029】前記実施例では、3つの画像処理ユニット
を直列に結合した場合について説明したが、本発明はこ
れに限るものでなく、複数の画像処理ユニットを直列に
結合した場合について利用できること勿論である。
In the above embodiment, the case where three image processing units are connected in series has been described, but the present invention is not limited to this, and it goes without saying that the present invention can be used when a plurality of image processing units are connected in series. is there.

【0030】[0030]

【発明の効果】本発明による多入力映像信号表示装置
は、上記のように、画像処理ユニットに第1、第2映像
信号入力端子および映像信号出力端子を設け、前段の画
像処理ユニットの映像出力端子が後段の画像処理ユニッ
トの第2映像信号入力端子に結合するように複数の画像
処理ユニットを直列に結合し、末段の画像処理ユニット
の映像信号出力端子にモニタを結合したので、このモニ
タによって、複数の画像処理ユニットの第1映像信号入
力端子に入力する映像信号による複数の画面と、コンピ
ュ−タから初段の画像処理ユニットの第2映像信号入力
端子に入力する映像信号による画面とを重ねあわせて表
示することができる。
As described above, in the multi-input video signal display device according to the present invention, the image processing unit is provided with the first and second video signal input terminals and the video signal output terminal, and the video output of the preceding image processing unit is performed. Since a plurality of image processing units are connected in series so that the terminal is connected to the second video signal input terminal of the image processing unit in the subsequent stage, and the monitor is connected to the video signal output terminal of the image processing unit in the last stage, this monitor According to a plurality of screens by the video signal input to the first video signal input terminals of the plurality of image processing units, and a screen by the video signal input from the computer to the second video signal input terminal of the first stage image processing unit. It can be displayed superimposed.

【0031】しかも、それぞれの画像処理ユニットは、
第1映像信号入力端子に入力した映像信号をデジタル化
して表示画面の縮小/拡大や表示位置の指示のための画
像加工処理と走査周波数を変換するための走査変換処理
とを行なう画像処理手段と、この画像処理手段で処理し
た映像デ−タをアナログ化した信号と第2映像信号入力
端子に入力した映像信号とを切り換えて映像信号出力端
子に出力する切換制御手段とを具備しているので、複数
の画像処理ユニットの第1映像信号入力端子に入力する
複数の映像信号が相互に同期していなくとも、または、
これらの複数の映像信号がコンピュ−タからの映像信号
と同期していなくとも、同一のモニタで複数の画面を同
期して重ねあわせて表示することができる。すなわち、
コンピュ−タ(例えばパソコン)のモニタによって、コ
ンピュ−タによる画面(例えばパソコン画)に、非同期
の複数のビデオ画を合成して表示することができる。
Moreover, each image processing unit is
Image processing means for digitizing a video signal input to the first video signal input terminal to perform an image processing process for reducing / enlarging a display screen and instructing a display position and a scan conversion process for converting a scanning frequency. Since there is provided switching control means for switching between the analog signal of the video data processed by the image processing means and the video signal input to the second video signal input terminal and outputting it to the video signal output terminal. , Even if the plurality of video signals input to the first video signal input terminals of the plurality of image processing units are not synchronized with each other, or
Even if these plurality of video signals are not synchronized with the video signals from the computer, a plurality of screens can be synchronously superimposed and displayed on the same monitor. That is,
By a monitor of a computer (for example, a personal computer), a plurality of asynchronous video images can be combined and displayed on a screen (for example, a personal computer image) of the computer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による多入力映像信号表示装置の一実施
例を示す概略構成図である。
FIG. 1 is a schematic configuration diagram showing an embodiment of a multi-input video signal display device according to the present invention.

【図2】図1の画像処理ユニットの具体例を示すブロッ
ク図である。
FIG. 2 is a block diagram showing a specific example of the image processing unit shown in FIG.

【図3】図1の作用を説明する説明図である。FIG. 3 is an explanatory diagram illustrating the operation of FIG. 1.

【符号の説明】[Explanation of symbols]

10、30、50…画像処理ユニット、 12、32、
52…基板、14、34、54…第1映像信号入力端
子、16、36、56…第2映像信号入力端子、18、
38、58…映像信号出力端子、 20、40、60…
バス結合端子、22、42、62…画像処理手段、 2
4、44、64…切換スイッチ回路、26、46、66
…切換制御手段、70…パソコン、74…モニタ、84
…クロック変換回路、94…画像メモリ、98…アナロ
グスイッチ回路、108…マイコン、112…メモリコ
ントロ−ラ。
10, 30, 50 ... Image processing unit, 12, 32,
52 ... Board, 14, 34, 54 ... First video signal input terminal, 16, 36, 56 ... Second video signal input terminal, 18,
38, 58 ... Video signal output terminals, 20, 40, 60 ...
Bus connection terminals, 22, 42, 62 ... Image processing means, 2
4, 44, 64 ... Changeover switch circuit, 26, 46, 66
... switching control means, 70 ... personal computer, 74 ... monitor, 84
... clock conversion circuit, 94 ... image memory, 98 ... analog switch circuit, 108 ... microcomputer, 112 ... memory controller.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1、第2映像信号入力端子、映像信号出
力端子およびバス結合端子を基板に設けるとともに、前
記第1映像信号入力端子に入力した映像信号をデジタル
化して表示画面の縮小/拡大や表示位置の指示のための
画像加工処理と走査周波数を変換するための走査変換処
理とを行なう画像処理手段と、この画像処理手段で処理
した映像デ−タをアナログ化した信号と前記第2映像信
号入力端子に入力した映像信号とを切り換えて前記映像
信号出力端子に出力する切換制御手段とを前記基板に設
けることによって画像処理ユニットを形成し、前段の画
像処理ユニットの映像出力端子が後段の画像処理ユニッ
トの第2映像信号入力端子に結合するように複数の画像
処理ユニットを直列に結合し、前記複数の画像処理ユニ
ットのバス結合端子にコンピュ−タのバスを結合し、末
段の画像処理ユニットの映像信号出力端子にモニタを結
合してなり、前記複数の画像処理ユニットの第1映像信
号入力端子に入力する映像信号による複数の画面と、前
記コンピュ−タから初段の画像処理ユニットの第2映像
信号入力端子に入力する映像信号による画面とを、前記
モニタで重ねあわせて表示するようにしたことを特徴と
する多入力映像信号表示装置。
1. A display screen is reduced by digitizing a video signal input to the first video signal input terminal while providing first and second video signal input terminals, a video signal output terminal and a bus coupling terminal on a substrate. Image processing means for performing image processing processing for instructing enlargement or display position and scanning conversion processing for converting scanning frequency, a signal obtained by analogizing the video data processed by the image processing means, and the first signal. (2) An image processing unit is formed by providing switching control means for switching the video signal input to the video signal input terminal and outputting the video signal to the video signal output terminal to form an image processing unit. A plurality of image processing units are connected in series so as to be connected to the second video signal input terminal of the subsequent image processing unit, and a bus connection end of the plurality of image processing units is connected. Is connected to a computer bus, and a monitor is connected to the video signal output terminal of the last-stage image processing unit, and a plurality of video signals are input to the first video signal input terminals of the plurality of image processing units. A multi-input video signal, characterized in that a screen and a screen based on a video signal input to the second video signal input terminal of the first-stage image processing unit from the computer are superimposed and displayed on the monitor. Display device.
JP3356280A 1991-12-24 1991-12-24 Multi-input video signal display device Pending JPH05176229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3356280A JPH05176229A (en) 1991-12-24 1991-12-24 Multi-input video signal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3356280A JPH05176229A (en) 1991-12-24 1991-12-24 Multi-input video signal display device

Publications (1)

Publication Number Publication Date
JPH05176229A true JPH05176229A (en) 1993-07-13

Family

ID=18448240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3356280A Pending JPH05176229A (en) 1991-12-24 1991-12-24 Multi-input video signal display device

Country Status (1)

Country Link
JP (1) JPH05176229A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879782A (en) * 1994-08-31 1996-03-22 Nippon Denki Syst Kensetsu Kk Moving image processing unit for personal computer
WO2011040077A1 (en) 2009-09-29 2011-04-07 シャープ株式会社 Image output device and image synthesizing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0879782A (en) * 1994-08-31 1996-03-22 Nippon Denki Syst Kensetsu Kk Moving image processing unit for personal computer
WO2011040077A1 (en) 2009-09-29 2011-04-07 シャープ株式会社 Image output device and image synthesizing method
JP5280546B2 (en) * 2009-09-29 2013-09-04 シャープ株式会社 Video output device and video composition method

Similar Documents

Publication Publication Date Title
US5557342A (en) Video display apparatus for displaying a plurality of video signals having different scanning frequencies and a multi-screen display system using the video display apparatus
US5838381A (en) Image display apparatus capable of displaying personal computer signals and television signal by conversion into a signal of a higher number of pixels
US6025884A (en) Multimedia display monitor apparatus
US6211918B1 (en) Video signal converter and television signal processing apparatus
JPH0832904A (en) Multipanel display system
JPH0775014A (en) Video display device, multi-screen display system and magnification processing circuit
JPH05176229A (en) Multi-input video signal display device
JP3536312B2 (en) Video processing device and computer system
JPH05173530A (en) Multiinput video signal display device
JPH05173525A (en) Device for displaying two input video signal
JPH0937183A (en) Image display device
WO2022137325A1 (en) Device, method, and program for synthesizing video signals
WO2022137326A1 (en) Video and sound synthesis device, method, and program
JPH07154680A (en) Video display device, screen display system using it, multi-pattern display system and magnification printed circuit board inserted to video display device main body
WO2023017577A1 (en) Apparatus, method, and program for combining video signals
JPH08202321A (en) Television personal computer
JP3217820B2 (en) Video synthesizing method and external synchronous display device
JPH08125946A (en) Picture signal processor
JPH0468680A (en) Television receiver
KR0143167B1 (en) Pip display circuit of wide screen television receiver
JPH099164A (en) Multi-screen signal processing unit
JPH0359696A (en) Composing device for image signal
JP2000125284A (en) Monitor camera system
JPS6047792B2 (en) 2-screen color television receiver
KR0128684B1 (en) Video signal process apparatus & method for displaying pip at once