JPH05175846A - Digitizing circuit - Google Patents

Digitizing circuit

Info

Publication number
JPH05175846A
JPH05175846A JP35521191A JP35521191A JPH05175846A JP H05175846 A JPH05175846 A JP H05175846A JP 35521191 A JP35521191 A JP 35521191A JP 35521191 A JP35521191 A JP 35521191A JP H05175846 A JPH05175846 A JP H05175846A
Authority
JP
Japan
Prior art keywords
signal
triangular wave
peak
comparator
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35521191A
Other languages
Japanese (ja)
Inventor
Mamoru Endo
守 遠藤
Yoshitaka Uchida
吉孝 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP35521191A priority Critical patent/JPH05175846A/en
Publication of JPH05175846A publication Critical patent/JPH05175846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To easily detect the peak level of an input signal and to digitize the signal by detecting the amplitude of the input signal at plural levels and generating plural pulse sequences based on the detected levels. CONSTITUTION:A correlative output signal is transmitted to the minus terminals of respective comparators C1-Cn, the level of the correlative output signal is compared with the levels of respective reference voltages Vr1-Vrn at all times, and a comparator output is outputted from the comparator for which the level higher than the respective reference voltages is inputted. Next, since a correlative output waveform is a triangular wave and respective digital signals are not started at the same time, the waveforms of digital signals are extended by monostable multivibrators M1-Mn so as to be sampled by a clock CL. Next, the width of the digital signals is equalized by a latch L so as to easily operate an encoder E. Finally, the signal is converted to any binary number by the encoder E. Thus, the peak of the impulse signal like the triangular wave is caught and can be held for a long time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はコンボルバから出力され
る相関ピーク等の所望の時間幅を有する入力信号をディ
ジタル信号に変換するためのディジタル化回路の改良に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a digitizing circuit for converting an input signal having a desired time width such as a correlation peak output from a convolver into a digital signal.

【0002】[0002]

【従来の技術】従来、コンボルバから出力される相関ピ
ークをディジタル信号に変換する方式としては、A/D
変換方式、コンパレータ方式、ピークホールド方式があ
り、これらの方式により相関ピークの2値化処理を行っ
てディジタル信号へ変換していた。
2. Description of the Related Art Conventionally, as a method for converting a correlation peak output from a convolver into a digital signal, A / D
There are a conversion method, a comparator method, and a peak hold method, and the correlation peaks are binarized by these methods and converted into digital signals.

【0003】A/D変換方式は図5に示すようにA/D
変換器1を用いて相関ピーク(a)をサンプリングして
2値化されたディジタル信号(b)を得る方式である。
また、コンパレータ方式は図6に示すように、コンパレ
ータ2を用いて相関ピーク(a)をしきい値電圧VR
比較することにより2値化されたディジタル信号(b)
を得る方式である。更にピークホールド回路方式は図7
に示すように、バッファアンプBA1,BA2及びコンデ
ンサCから成るピークホールド回路3を用いて、相関ピ
ーク(a)をホールドして2値化されたディジタル信号
(b)を得る方式である。
The A / D conversion method is as shown in FIG.
This is a method of sampling the correlation peak (a) using the converter 1 to obtain a binarized digital signal (b).
As shown in FIG. 6, the comparator system uses a comparator 2 to compare the correlation peak (a) with the threshold voltage V R to binarize the digital signal (b).
Is a method of obtaining. Furthermore, the peak hold circuit system is shown in Fig. 7.
As shown in FIG. 3, a peak hold circuit 3 including buffer amplifiers BA 1 and BA 2 and a capacitor C is used to hold the correlation peak (a) to obtain a binarized digital signal (b).

【0004】[0004]

【発明が解決しようとする課題】しかし、コンボルバを
用いた相関では、相関出力波形が鋭い三角波になるた
め、例えば、A/D変換方式を用いた場合、その三角波
のピークを捕えるためには、A/D変換のサンプリング
クロックの周波数をかなり高くしなければならない。サ
ンプリングクロックの周波数が低い場合、つまり、サン
プリングの間隔が長いと、急峻な三角波のピークを捕捉
できない可能性が高くなるからである。例えば、三角波
を幅t、高さhとし、それをt/2の時間でサンプリン
グするとした場合、図8の三角波4のように、サンプリ
ングパルスがピークに同期していれば良いが(この三角
波4の場合、相関出力のピークとサンプリングパルスと
が同期しているので、ピークを確実に把握できる)、通
常そのようなことを行うには、かなり大変である。その
ため三角波のサンプリングは、非同期で行われる。する
と、図8の三角波1のようにサンプリングによりh1,
h2の高さが得られる。この得られる高さの大きい方h
H、即ち、h2の範囲はh/2≦hH≦hの間にあり、平
均高さはhH=3h/4となり、実際の高さよりh/4
ほど低くなってしまう。
However, in the correlation using the convolver, since the correlation output waveform becomes a sharp triangular wave, for example, when the A / D conversion method is used, in order to catch the peak of the triangular wave, The frequency of the sampling clock for A / D conversion must be increased considerably. This is because when the frequency of the sampling clock is low, that is, when the sampling interval is long, there is a high possibility that a steep triangular wave peak cannot be captured. For example, if the triangular wave has a width of t and a height of h and is sampled at a time of t / 2, the sampling pulse may be synchronized with the peak as shown by the triangular wave 4 in FIG. In this case, since the peak of the correlation output and the sampling pulse are synchronized, the peak can be surely grasped.) Usually, it is quite difficult to do such a thing. Therefore, the sampling of the triangular wave is performed asynchronously. Then, as shown by the triangular wave 1 in FIG.
A height of h2 is obtained. The higher the obtained height h
H , that is, the range of h2 is between h / 2 ≦ h H ≦ h, and the average height is h H = 3h / 4, which is h / 4 from the actual height.
It becomes so low.

【0005】例えば、図8の三角波1において、その三
角波の幅がtでサンプリングパルスのパルス幅がt/2
の場合、三角波の立上り、立下り部分がリニアであるな
らば、図9のようになったとき、h1=h2(=h/
2)となり、前記hHの最小値になるhHが最大値にな
るのは三角波4のように相関出力のピークとサンプリン
グパルスとが同期したときである。hHの範囲がh/2
≦hH≦hなので、従ってhHの平均値は、(やはり三角
波の立上り、立下り部がリニアであるという条件下で)
(h+h/2)×1/2=3/4hとなる。
For example, in the triangular wave 1 of FIG. 8, the width of the triangular wave is t and the pulse width of the sampling pulse is t / 2.
In the case of, if the rising and falling parts of the triangular wave are linear, h1 = h2 (= h /
2), and hH that is the minimum value of h H becomes maximum when the peak of the correlation output and the sampling pulse are synchronized as in the triangular wave 4. The range of h H is h / 2
Since ≦ h H ≦ h, therefore the average value of h H is (under the condition that the rising and falling parts of the triangular wave are linear).
(H + h / 2) × 1/2 = 3 / 4h.

【0006】A/D変換出力より2値化する方法は、ビ
ットを1ビットずらしたディジタルデータと比較を行い
2値信号に変換する。例示したように三角波の幅tに対
してサンプリングパルスの周期をt/2の関係では三角
波のレベルの平均値が3/4に対応する三角波の高さh
をできるだけ正確に把握することが必要であるが、平均
値として3/4にまで低下するのに許容できるものとは
いえない。
In the method of binarizing the A / D converted output, it is converted into a binary signal by comparing with digital data whose bit is shifted by 1 bit. As illustrated, in the relationship of the sampling pulse period t / 2 with respect to the width t of the triangular wave, the height h of the triangular wave corresponding to the average value of the level of the triangular wave is 3/4.
It is necessary to grasp as accurately as possible, but it cannot be said that the average value is reduced to 3/4.

【0007】以上のように、三角波のピークを検出する
方法として、A/D変換の場合、構造上、信号をサンプ
リングしコンパレータを行うためピークを検出するため
には、高速にサンプリングしなければならないが、いか
に高速化しても三角波のレベルの平均値が多少低下する
のを免れることはできない。また、コンパレータ方式を
用いた2値化処理の場合では、相関出力に変動がおきた
場合、その変動に追従して、しきい値を変化させなけれ
ばならない。
As described above, in the case of A / D conversion as a method for detecting the peak of a triangular wave, the signal must be sampled and the comparator must be used in order to detect the peak because of the structure. Therefore, high-speed sampling must be performed. However, no matter how the speed is increased, the average value of the triangular wave level is unavoidably lowered. Further, in the case of the binarization processing using the comparator method, when the correlation output fluctuates, it is necessary to follow the fluctuation and change the threshold value.

【0008】例えば、図6のようなレベル変動した三角
波が有り、これをしきい値sに固定したコンパレータで
変換した場合、三角波1,2,3は2値化されている
が、三角波3はしきい値よりレベルが低いため2値に変
換されない。このため、これを回避するためには、しき
い値を変動に合わせて変化させるか、もしくは三角波の
変動をなくすかしなければならない(AGC回路が必
要)。
For example, if there is a triangular wave whose level has fluctuated as shown in FIG. 6, and this is converted by a comparator having a fixed threshold value s, the triangular waves 1, 2 and 3 are binarized, but the triangular wave 3 is Since the level is lower than the threshold, it is not converted into binary. Therefore, in order to avoid this, it is necessary to change the threshold value in accordance with the fluctuation or eliminate the fluctuation of the triangular wave (the AGC circuit is required).

【0009】また別の方法として、アナログ方式による
ピークホールド回路方式が挙げられる。しかしこの方法
では三角波が鋭いためコンデンサにピーク電圧が充電で
きない。またさらに、三角波の発生時間間隔が長いため
キャパシタからのリークが発生するため長い時間保持で
きない。
As another method, there is a peak hold circuit method using an analog method. However, with this method, the triangular voltage is sharp and the capacitor cannot be charged with the peak voltage. Furthermore, since the triangular wave generation time interval is long, leakage from the capacitor occurs, so that it cannot be held for a long time.

【0010】本発明の目的は、コンボルバ出力の相関ピ
ークのような入力信号のピークレベルをA/D変換方式
のようにサンプリングクロックに左右されず、容易に検
出しデジタル信号に変換することができるディジタル化
回路を提供することにある。
An object of the present invention is to detect a peak level of an input signal such as a correlation peak of a convolver output without being influenced by a sampling clock as in the A / D conversion method, and to easily detect and convert it into a digital signal. It is to provide a digitizing circuit.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明のディジタル化回路は、所定の時間幅の入力
信号の振幅を、複数の所望のレベルで検出する検出手段
と、前記検出手段により検出されたレベルに基づいて、
複数のパルス列を発生させるパルス発生手段と、前記パ
ルス発生手段により発生されたパルス列をディジタル信
号に変換する変換手段と、を有することを要旨とする。
本発明の好適な実施例において、前記検出手段は、それ
ぞれ異なったしきい値を有する、複数のコンパレータ回
路である。また、前記パルス発生手段は、前記コンパレ
ータ回路のそれぞれの出力に基づいてパルスを発生させ
るモノマルチ回路である。更に、前記変換手段は、前記
モノマルチ回路の出力を二進数に変換するエンコーダで
ある。
In order to achieve the above object, the digitizing circuit of the present invention comprises a detecting means for detecting the amplitude of an input signal having a predetermined time width at a plurality of desired levels, and the detecting means. Based on the level detected by
The gist of the present invention is to have pulse generation means for generating a plurality of pulse trains and conversion means for converting the pulse trains generated by the pulse generation means into digital signals.
In a preferred embodiment of the present invention, the detecting means is a plurality of comparator circuits each having a different threshold value. Further, the pulse generating means is a mono-multi circuit that generates a pulse based on each output of the comparator circuit. Furthermore, the conversion means is an encoder that converts the output of the mono-multi circuit into a binary number.

【0012】[0012]

【作用】本発明のディジタル化回路において、相関ピー
クのような入力信号は、その振幅が複数の所望のレベル
で検出され、その検出レベルに基づいて複数のパルス列
が発生される。これらのパルス列が2進数のようなディ
ジタル信号に変換される。
In the digitizing circuit of the present invention, the amplitude of an input signal such as a correlation peak is detected at a plurality of desired levels, and a plurality of pulse trains are generated based on the detected levels. These pulse trains are converted into digital signals such as binary numbers.

【0013】[0013]

【実施例】以下図面に示す本発明の実施例を説明する。
図1は本発明によるディジタル化回路の一実施例で、R
1〜Rnは分割抵抗、C1〜Cnはコンパレータ、M1〜Mn
はモノマルチバイブレータ回路、Lはラッチ回路、Eは
エンコーダ回路である。
Embodiments of the present invention shown in the drawings will be described below.
FIG. 1 shows an embodiment of a digitizing circuit according to the present invention.
1 to R n are dividing resistors, C 1 to C n are comparators, and M 1 to M n
Is a mono-multivibrator circuit, L is a latch circuit, and E is an encoder circuit.

【0014】コンパレータC1〜Cnの(+)端子には分
割抵抗R1〜Rnで設定された基準電圧Vr1〜Vrnが印
加され、また、各(−)端子には入力信号VINが印加さ
れている。更に、ラッチ回路L及び各モノマルチバイブ
レータ回路M1〜Mnには所定のクロックCLが与えられ
ている。
[0014] The (+) terminal of the comparator C 1 -C n split resistor R 1 to R n reference voltage Vr 1 through Vr n set in is applied, and each (-) to the terminal input signal V IN is applied. Further, a predetermined clock CL is given to the latch circuit L and each of the mono multivibrator circuits M 1 to M n .

【0015】n=4で、各分割抵抗の抵抗値をRとした
場合、コンパレータC1〜C4の各基準電圧Vr1〜Vr4
は Vr1=V Vr2=V・3R/4R=3/4V Vr3=V/2 Vr4=V/4 と、4分割されて設定される。この例では同じ抵抗値R
を用いてリニアに4分割しているが、抵抗値を意識的に
変化させて、三角波のレベルの任意の範囲で分解能精度
を挙げる等の加工が抵抗値の選択という簡単な操作で自
由にできる。また、入力信号のFEL振幅のレベルの分
割数は4分割に限定されるものではなく、必要に応じて
任意に設定すればよい。
[0015] In n = 4, if the resistance value of each divided resistors and R, the reference voltage Vr of the comparator C 1 ~C 4 1 ~Vr 4
Are set by dividing into four, that is, Vr 1 = V Vr 2 = V · 3R / 4R = 3 / 4V Vr 3 = V / 2 Vr 4 = V / 4. In this example, the same resistance value R
Although it is linearly divided into four parts by using, the processing such as consciously changing the resistance value to raise the resolution accuracy in an arbitrary range of the level of the triangular wave can be freely performed by the simple operation of selecting the resistance value. .. Further, the number of divisions of the FEL amplitude level of the input signal is not limited to four divisions, and may be arbitrarily set as necessary.

【0016】前記実施例において、まず相関出力信号
(三角波)が各コンパレータC1〜C4の(−)端子へ送
られる。相関出力信号と各基準電圧Vr1〜Vr4がコン
パレータC1〜C4により常にレベル比較を行い(図2
(a))、各基準電圧以上のレベルが入力されたコンパ
レータからコンパレータ出力CO1〜CO4が出される
(図2(b))。なお、図2(a),(b)の詳細を図
3に示す。
[0016] In the embodiment, first correlation output signal (triangular wave) of the comparators C 1 -C 4 (-) is sent to the terminal. The correlation output signal and each reference voltage Vr 1 to Vr 4 are constantly compared in level by the comparators C 1 to C 4 (see FIG. 2).
(A)), Comparator outputs CO 1 to CO 4 are output from the comparator to which a level higher than each reference voltage is input (FIG. 2 (b)). The details of FIGS. 2A and 2B are shown in FIG.

【0017】次に、相関出力波形が三角波のために各デ
ィジタル信号の始まりが、同時でないために、モノマル
チバイブレータM1〜M4によりディジタル信号の波形を
引き延ばしクロックCLでサンプリングできるようにす
る。さらに、この時三角波と三角波の間の波形データは
いらないので、この三角波と次の三角波の時間長より若
干短い時間だけ波形を引き延ばしている(図2
(c))。
Next, since the start of each digital signal is not the same because the correlation output waveform is a triangular wave, the waveforms of the digital signals are stretched by the mono-multivibrators M 1 to M 4 so that they can be sampled at the clock CL. Further, at this time, since the waveform data between the triangular waves is not needed, the waveform is stretched for a time slightly shorter than the time length of this triangular wave and the next triangular wave (FIG. 2).
(C)).

【0018】相関出力の三角波間の時間はあらかじめ設
定されているものであり、その時間を越えない範囲(越
えてしまうと、モノマルチ動作中に、リセットされる前
に、次の起動タイミングがきてしまう)でモノマルチバ
イブレータのクロックを設定すればよい。コンパレータ
の出力の立上りをトリガとして、各モノマルチバイブレ
ータM1〜M4を動作させる。前述の通りモノマルチバイ
ブレータのクロックtcは図4に示す如く三角波間の間
隔Tよりも小さい所定値に設定されており、三角波間の
時間の大部分がモノマルチバイブレータの動作期間中と
なる。このように動作させることにより、図2(a),
(b),(c)から明らかなように、幅の狭いパルス群
を可能な限り長く引き延ばしたパルスとして把握するこ
とが可能になり、動作を安定させることができる。
The time between the triangular waves of the correlation output is set in advance, and the time that does not exceed that time (if it exceeds the time, the next start timing comes before resetting during mono-multi operation. You can set the clock of the mono multivibrator. The mono-multivibrators M 1 to M 4 are operated by using the rising edge of the output of the comparator as a trigger. As described above, the clock tc of the mono-multivibrator is set to a predetermined value smaller than the interval T between the triangular waves as shown in FIG. 4, and most of the time between the triangular waves is during the operating period of the mono-multivibrator. By operating in this way, as shown in FIG.
As is clear from (b) and (c), it becomes possible to grasp a pulse group having a narrow width as a pulse stretched as long as possible, and it is possible to stabilize the operation.

【0019】即ち、コンパレータ出力は、幅の狭いパル
スであるため、フェージング等の影響により、検出でき
なくなることもあり得るが、図2(c)(最終的には
(d))のような波形にすることで、そのようなことの
起こる可能性を低減できる。また、三角波のピークとい
う継続時間の極めて短い現象の把握をモノマルチの出力
という安定した現象に置き換えて行うことができ、誤動
作を防ぐことも可能である。
That is, since the comparator output is a pulse having a narrow width, it may not be detected due to the influence of fading or the like, but the waveform as shown in FIG. 2C (finally (d)). By doing so, the possibility that such a thing will occur can be reduced. Further, it is possible to grasp the phenomenon of the triangular wave peak, which has a very short duration, by replacing it with the stable phenomenon of the output of the mono-multi, and it is possible to prevent malfunction.

【0020】次に、エンコーダが動作し易いようにする
ためラッチによりディジタル信号の幅をそろえる(図2
(d))。データの2値化は、モノマルチの出力波形の
長さに基づいて行われるものであって、ラッチにより始
端を揃えることは何も問題無いことである。最後にエン
コーダにより2進数に変換する。このように、三角波の
ようなインパルス性の信号のピークを捕え長く保持する
ことが可能となる。
Next, in order to make the encoder easier to operate, the width of the digital signal is made uniform by the latch (see FIG. 2).
(D)). The binarization of the data is performed based on the length of the output waveform of the monomulti, and there is no problem in aligning the start ends with the latch. Finally, it is converted into a binary number by the encoder. In this way, the peak of an impulse-like signal such as a triangular wave can be captured and held for a long time.

【0021】[0021]

【発明の効果】以上説明したように本発明のディジタル
化回路によれば、相関ピークのような入力信号のピーク
レベルを、従来方式のようにサンプリングクロック等に
影響されず容易かつ正確に検出してディジタル化するこ
とができ、更には上記相関ピークの三角波と三角波の間
のような不要なデータをマスクして処理すべきデータ量
を少なくすることが可能となる。
As described above, according to the digitizing circuit of the present invention, the peak level of the input signal such as the correlation peak can be easily and accurately detected without being influenced by the sampling clock and the like as in the conventional method. It is possible to reduce the amount of data to be processed by masking unnecessary data such as between the triangular waves of the above correlation peak.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】上記実施例の動作説明用のタイムチャートであ
る。
FIG. 2 is a time chart for explaining the operation of the above embodiment.

【図3】図2(a),(b)の詳細波形図である。FIG. 3 is a detailed waveform diagram of FIGS. 2 (a) and 2 (b).

【図4】前記実施例の動作説明用のタイムチャートであ
る。
FIG. 4 is a time chart for explaining the operation of the embodiment.

【図5】従来のA/D変換方式の説明図である。FIG. 5 is an explanatory diagram of a conventional A / D conversion method.

【図6】従来のコンパレータ方式の説明図である。FIG. 6 is an explanatory diagram of a conventional comparator system.

【図7】従来のピークホールド回路方式の説明図であ
る。
FIG. 7 is an explanatory diagram of a conventional peak hold circuit system.

【図8】上記A/D変換方式の動作説明用の波形図であ
る。
FIG. 8 is a waveform diagram for explaining the operation of the A / D conversion method.

【図9】図8の三角波の詳細を示す波形図である。FIG. 9 is a waveform diagram showing details of the triangular wave in FIG.

【符号の説明】[Explanation of symbols]

1〜Rn 分割抵抗 C1〜Rn コンパレータ L ラッチ回路 E エンコーダR 1 to R n division resistance C 1 to R n comparator L latch circuit E encoder

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 所定の時間幅の入力信号の振幅を、複数
の所望のレベルで検出する検出手段と、 前記検出手段により検出されたレベルに基づいて、複数
のパルス列を発生させるパルス発生手段と、 前記パルス発生手段により発生されたパルス列をディジ
タル信号に変換する変換手段と、 を有することを特徴とするディジタル化回路。
1. A detection means for detecting an amplitude of an input signal having a predetermined time width at a plurality of desired levels, and a pulse generation means for generating a plurality of pulse trains based on the levels detected by the detection means. A digitizing circuit comprising: a converting means for converting the pulse train generated by the pulse generating means into a digital signal;
【請求項2】 前記検出手段は、それぞれ異なったしき
い値を有する、複数のコンパレータ回路である請求項1
に記載のディジタル化回路。
2. The detection means is a plurality of comparator circuits each having a different threshold value.
The digitizing circuit according to.
【請求項3】 前記パルス発生手段は、前記コンパレー
タ回路のそれぞれの出力に基づいてパルスを発生させる
モノマルチ回路である請求項2に記載のディジタル化回
路。
3. The digitizing circuit according to claim 2, wherein the pulse generating means is a mono-multi circuit that generates a pulse based on each output of the comparator circuit.
【請求項4】 前記変換手段は、前記モノマルチ回路の
出力を2進数に変換するエンコーダである請求項3に記
載のディジタル化回路。
4. The digitizing circuit according to claim 3, wherein the converting means is an encoder that converts the output of the mono-multi circuit into a binary number.
JP35521191A 1991-12-20 1991-12-20 Digitizing circuit Pending JPH05175846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35521191A JPH05175846A (en) 1991-12-20 1991-12-20 Digitizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35521191A JPH05175846A (en) 1991-12-20 1991-12-20 Digitizing circuit

Publications (1)

Publication Number Publication Date
JPH05175846A true JPH05175846A (en) 1993-07-13

Family

ID=18442600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35521191A Pending JPH05175846A (en) 1991-12-20 1991-12-20 Digitizing circuit

Country Status (1)

Country Link
JP (1) JPH05175846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003757A1 (en) * 2017-06-29 2019-01-03 パナソニックIpマネジメント株式会社 Solenoid valve drive control circuit, solenoid valve drive device, and fuel injection apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003757A1 (en) * 2017-06-29 2019-01-03 パナソニックIpマネジメント株式会社 Solenoid valve drive control circuit, solenoid valve drive device, and fuel injection apparatus
JPWO2019003757A1 (en) * 2017-06-29 2020-04-30 パナソニックIpマネジメント株式会社 Solenoid valve drive control circuit, solenoid valve drive device, and fuel injection device

Similar Documents

Publication Publication Date Title
US6492929B1 (en) Analogue to digital converter and method of analogue to digital conversion with non-uniform sampling
US6621913B1 (en) Digital oscilloscope with trigger qualification based on pattern recognition
WO1998000722A1 (en) Precise digital frequency detection
EP1412764B1 (en) System and method for waveform processing
CH463808A (en) Method for analyzing signals supplied in the form of electrical wave trains and device for carrying out the same
US8024142B1 (en) Method and system for analyzing signal waveforms
GB2319915A (en) Analogue to digital converter system
US4634966A (en) Binary processing of sound spectrum
US6912474B2 (en) Method and apparatus for high-speed synchronous digital acquisition derived in real -time from analog samples
CN1120160A (en) A thermocouple testing method and apparatus for detecting an open circuit
JPH05175846A (en) Digitizing circuit
EP0004152A1 (en) Digitizing a recurring analog signal
CN109948223B (en) Pulse amplitude acquisition method based on Lagrange interpolation
US4884020A (en) Phase detection system
JP3347848B2 (en) Multi-level signal decoding circuit
US4558284A (en) Digital frequency-modulated demodulation
GB1562853A (en) Corona discharge detection apparatus
US7463308B2 (en) Data slicer circuit
CN1801626B (en) High-speed DAC linearity measurement method
US5367535A (en) Method and circuit for regenerating a binary bit stream from a ternary signal
US4412302A (en) Digital phase demodulation and correlation
CN110739971A (en) Determination method, device, equipment and medium of ADC sampling point sampling voltage
JP2002116225A (en) Serial pattern trigger circuit
CN111669182B (en) Signal sampling device, system and method
JPS6143886A (en) Data identification circuit