JPH05168234A - Switching power unit - Google Patents

Switching power unit

Info

Publication number
JPH05168234A
JPH05168234A JP35034691A JP35034691A JPH05168234A JP H05168234 A JPH05168234 A JP H05168234A JP 35034691 A JP35034691 A JP 35034691A JP 35034691 A JP35034691 A JP 35034691A JP H05168234 A JPH05168234 A JP H05168234A
Authority
JP
Japan
Prior art keywords
turn
capacitor
voltage
switch element
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35034691A
Other languages
Japanese (ja)
Inventor
Hiroyuki Haga
浩之 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP35034691A priority Critical patent/JPH05168234A/en
Publication of JPH05168234A publication Critical patent/JPH05168234A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce the noise at turn on and at turn off by adding a delay circuit to the control circuit of a switching power unit, and connecting a capacitor in parallel with a switching element. CONSTITUTION:When the secondary current I2 of a transformer 5 becomes zero, a diode 6 checks a reverse current, and on the primary side, an LC resonance circuit is constituted of the exciting inductance of the transformer 5 and a capacitance 2, and the voltage VDS of the switching element 4 drops in the shape of full sine waves. Here, while a secondary current is flowing, a display circuit 8 does not turn on the switching element 4 and turns off the switching element 4 at the point of time when the VDS has dropped completely. Accordingly, the turn on voltage is low enough, and it reduces turn-on loss and turn-on noise. Moreover, at turn off, the rise of the voltage is gentled to reduce the turn on noise.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は低ノイズのスイッチング
電源装置を提供する事にある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is to provide a low noise switching power supply device.

【0002】[0002]

【従来の技術】図1は従来のフライバックコンバ−タの
一例であり、1は直流電源、2はキャパシタ、3はダイ
オ−ド、4はスイッチ素子、5は変換トランスで5−1
はその1次巻線、5−2は2次巻線、5−3は補助巻線
である。6はダイオ−ド、7はキャパシタである。図1
の回路の動作波形を図3に示す。この図のVDS波形に
示されるように、スイッチ素子トル4は入力電圧Vin
を印加された状態でタ−ンオンする。
2. Description of the Related Art FIG. 1 shows an example of a conventional flyback converter. 1 is a DC power supply, 2 is a capacitor, 3 is a diode, 4 is a switch element, 5 is a conversion transformer, and 5-1.
Is its primary winding, 5-2 is a secondary winding, and 5-3 is an auxiliary winding. 6 is a diode and 7 is a capacitor. Figure 1
FIG. 3 shows the operation waveform of the circuit of FIG. As shown in the VDS waveform of this figure, the switching element 4 has an input voltage Vin
Is turned on with the voltage applied.

【0003】何故ならスイッチ素子トル4のゲ−トには
補助巻線電圧Vsubが印加されており、この電圧がゼ
ロから正になる瞬間にスイッチ素子トル4はタ−ンオン
するからである。巻線電圧がゼロという事はスイッチ素
子トル4には直流電源1の電圧が印加されている事を意
味する。
This is because the auxiliary winding voltage Vsub is applied to the gate of the switching element torque 4, and the switching element torque 4 turns on at the moment when this voltage becomes positive from zero. The winding voltage of zero means that the voltage of the DC power supply 1 is applied to the switching element 4.

【0004】[0004]

【従来技術の問題点】以上に述べた如く、従来回路では
スイッチ素子4は、電圧を持ちつつタ−ンオンする為キ
ャパシタ2を短絡する事による損失およびスイッチング
ノイズを発生するという問題がある。
As described above, in the conventional circuit, since the switch element 4 turns on while having a voltage, there is a problem in that loss and switching noise are generated by short-circuiting the capacitor 2.

【0005】[0005]

【発明の目的】本発明は以上の様な従来技術の問題点を
解決して低ノイズのスイッチング電源装置を提供するも
のである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a low noise switching power supply device by solving the above problems of the prior art.

【0006】[0006]

【実施例】図2は、本発明の一実施例であって1は直流
電源、2はキャパシタ、3はダイオ−ド、4はスイッチ
素子、5は変換トランスで5−1はその1次巻線、5−
2は2次巻線、5−3は3次巻線、6はダイオ−ド、7
はキャパシタ、8はディレイ回路である。
FIG. 2 shows an embodiment of the present invention, in which 1 is a DC power source, 2 is a capacitor, 3 is a diode, 4 is a switch element, 5 is a conversion transformer, and 5-1 is its primary winding. Line, 5-
2 is a secondary winding, 5-3 is a tertiary winding, 6 is a diode, 7
Is a capacitor, and 8 is a delay circuit.

【0007】ディレイ回路8の一実施例は図2−1に示
す。また図2に係る各部波形を図4に示す。図4におい
て、時刻t1でトランス2次電流I2がゼロになると、逆
電流はダイオ−ド6によって阻止される為流れず2次側
はオ−プンとなる。従って1次側で変換トランス5の励
磁インダクタンスとキャパシタ2とでLC共振回路が構
成され、スイッチ素子4の電圧VDSは余弦波状に下が
る。
An example of the delay circuit 8 is shown in FIG. Further, FIG. 4 shows waveforms of respective parts according to FIG. In FIG. 4, when the transformer secondary current I2 becomes zero at time t1, the reverse current is blocked by the diode 6 and does not flow, and the secondary side becomes open. Therefore, on the primary side, the exciting inductance of the conversion transformer 5 and the capacitor 2 form an LC resonance circuit, and the voltage VDS of the switch element 4 drops in a cosine wave shape.

【0008】この時の等価回路を図6に示す。直流電源
1は交流的にはインピ−ダンスを持たないので、ここで
キャパシタ2は変換トランス5の励磁インダクタンスと
並列に接続されていても等価である。次に、VDSがVin
まで下がるまでは従来回路と同じ動作である。VDSがV
inより下がるという事はVSUBに正の電圧が現われる事
を意味するが、ディレイ回路8によって、スイッチ素子
4のゲ−トにこの電圧が印加される事は阻止されて、ス
イッチ素子4はタ−ンオンしない。従って、VDSはさら
に下がり続け回路中の抵抗分を無視すると図7に示すよ
うにVinを中心として(初期電圧−Vin)の振幅で振動
する。このことは、図6の等価回路より明らかである。
トランスの巻数をnとし、図2に示すようにトランスの
巻数比をn:1、入力電圧をVin、出力電圧をVoとす
ると、LC共振開始時のVDSの初期電圧はVin+nVoで
表される。これは、2次電流が流れている間は2次巻線
電圧がVoにクランプされる為、1次巻線はnVoにクラ
ンプされる事から明らかである。
An equivalent circuit at this time is shown in FIG. Since the DC power supply 1 has no impedance in terms of AC, the capacitor 2 is equivalent here even if it is connected in parallel with the exciting inductance of the conversion transformer 5. Next, VDS is Vin
Until it goes down, the operation is the same as the conventional circuit. VDS is V
A voltage lower than in means that a positive voltage appears in VSUB, but the delay circuit 8 prevents this voltage from being applied to the gate of the switch element 4, and the switch element 4 is turned off. Do not turn on. Therefore, VDS continues to drop further, and if the resistance component in the circuit is ignored, as shown in FIG. 7, it oscillates with an amplitude of (initial voltage −Vin) around Vin. This is clear from the equivalent circuit of FIG.
When the number of turns of the transformer is n, the turns ratio of the transformer is n: 1, the input voltage is Vin, and the output voltage is Vo as shown in FIG. 2, the initial voltage of VDS at the start of LC resonance is represented by Vin + nVo. This is clear from the fact that the primary winding is clamped at nVo because the secondary winding voltage is clamped at Vo while the secondary current is flowing.

【0009】図4に示す様にVDSが下がり切った点(時
刻t2)でスイッチ素子4をタ−ンオンさせる事によ
り、従来型と比べnVoも低い電圧でスイッチ素子4をタ
−ンオンさせる事が可能となり、タ−ンオンロス及びこ
の時発生するノイズを低減できる。次に、VDSはキャパ
シタ2に印加されている電圧でもあり、VDSが下がるこ
とは、キャパシタ2の持つエネルギ−1/2CV2が減
少することを意味する。減った分のエネルギ−は直流電
源1に帰還される為全くロスにならない。つまり、図2
に示す回路では従来スイッチ素子4で消費されていたエ
ネルギ−を直流電源1に帰還させる動作をしている。
As shown in FIG. 4, by turning on the switch element 4 at a point (time t2) when VDS is completely lowered, it is possible to turn on the switch element 4 at a voltage lower than that of the conventional type by nVo. This makes it possible to reduce the turn-on loss and the noise generated at this time. Next, VDS is also the voltage applied to the capacitor 2, and the decrease of VDS means that the energy −1 / 2CV2 of the capacitor 2 decreases. The reduced amount of energy is returned to the DC power source 1 and is not lost at all. That is, FIG.
In the circuit shown in FIG. 3, the energy consumed by the conventional switch element 4 is fed back to the DC power supply 1.

【0010】以上から明らかな様にnVo>Vinの条件を
満たせば、VDSをゼロまで下げる事が可能である。図5
はその場合の波形であって完全なゼロ電圧でスイッチ素
子4がタ−ンオンしている。この場合、原理的にタ−ン
オンロス及びノイズは全く発生しない。
As is clear from the above, VDS can be reduced to zero by satisfying the condition of nVo> Vin. Figure 5
Is the waveform in that case, and the switch element 4 is turned on at a completely zero voltage. In this case, in principle, no turn-on loss and noise occur.

【0011】図2−1はディレイ回路の一実施例であっ
て11はキャパシタ、12は抵抗、13は第1のトラン
ジスタ、14は抵抗、15は第2のトランジスタ、16
および17は抵抗、18は第3のトランジスタ、19は
ダイオ−ドである。本ディレイ回路は端子A−B間に印
加される電圧の微分値がゼロになる点を検出して端子A
−C間を非導通状態から導通状態にするという動作をす
るものである。図2のVDSは入力電圧と1次巻線電圧の
和で表される。入力電圧は一定であるからその微分値は
常にゼロであり、VDSの微分値がゼロになる点を検出す
るには1次巻線電圧の微分値を検出すればよい。各巻線
電圧の波形は相似であるので、3次巻線電圧を検出して
も同様の結果が得られる。つまり、図2−1の端子AB
を補助巻線に接続する事により、VDSの微分値がゼロに
なる点を検出し、その後端子A−C間を非導通状態から
導通状態にする動作をする。A−C間が導通する事によ
り3次巻線電圧が図2のスイッチ素子トル4のゲ−トに
印加され、スイッチ素子トル4がタ−ンオンする。
FIG. 2A shows an embodiment of a delay circuit, 11 is a capacitor, 12 is a resistor, 13 is a first transistor, 14 is a resistor, 15 is a second transistor, 16
And 17 are resistors, 18 is a third transistor, and 19 is a diode. This delay circuit detects the point where the differential value of the voltage applied between terminals A and B becomes zero and
The operation of changing the non-conducting state between -C and the conducting state is performed. VDS in FIG. 2 is represented by the sum of the input voltage and the primary winding voltage. Since the input voltage is constant, its differential value is always zero. To detect the point where the differential value of VDS becomes zero, the differential value of the primary winding voltage may be detected. Since the waveforms of the winding voltages are similar, the same result can be obtained by detecting the tertiary winding voltage. That is, the terminal AB of FIG.
Is connected to the auxiliary winding, the point where the differential value of VDS becomes zero is detected, and then the operation between the non-conducting state and the conducting state between terminals A and C is performed. The third winding voltage is applied to the gate of the switching element torque 4 shown in FIG. 2 by the conduction between A and C, and the switching element torque 4 is turned on.

【0012】図2による回路のメリットは入力電圧Vi
n、トランスの巻線比n:1、出力電圧Voの値によら
ず、常に最適のタイミングでタ−ンオンできる事にあ
る。図4の様にVDSがゼロまで下がらない場合は、VDS
が最も小さい時にタ−ンオンし、図5の様にゼロ迄下が
った時はゼロになった瞬間にタ−ンオンする。これはVD
Sの微分値がゼロになった点でタ−ンオンする事から明
らかである。
The advantage of the circuit according to FIG. 2 is that the input voltage Vi
n, the winding ratio of the transformer is n: 1, and the turn-on can always be performed at the optimum timing regardless of the value of the output voltage Vo. If VDS does not drop to zero as shown in Fig. 4, VDS
Turns on when is the smallest, and when it reaches zero as shown in FIG. 5, it turns on when it reaches zero. This is VD
It is obvious from turning on at the point where the differential value of S becomes zero.

【0013】次に図2−1による回路の動作を具体的に
説明する。図2−1において端子ABの電圧をVAB、キ
ャパシタ11の電圧をVC、トランジスタ13のベ−ス
・エミッタ電圧をVBEと図の様に決める。トランジスタ
13のベ−ス電流をIBとし、抵抗12の抵抗値をR、
キャパシタ11の容量をCとすると、 IB=C dVc/dt−VBE/R =C d(VAB−VBE)/dt−VBE/R =C dVAB/dt−C dVBE/ dt−VBE/R トランジスタ13がオンしている間はトランジスタの性
質よりVBEは一定であるから dVBE/dt=0 ∴IB=C dVAB/dt−VBE/R VBE/Rは微少なので無視すると、dVAB/dtがゼロ
になるとIBもゼロになる事になる。IBがゼロになると
第1のトランジスタ13はタ−ンオフし、抵抗14を通
して第2のトランジスタ15のベ−スに電流が流れ、第
2のトランジスタ15がタ−ンオンする。すると第3の
トランジスタ18にベ−ス電流が流れ、第3のトランジ
スタ18がタ−ンオンし、端子A−C間が導通状態にな
る。
Next, the operation of the circuit shown in FIG. 2-1 will be specifically described. In FIG. 2A, the voltage at the terminal AB is VAB, the voltage at the capacitor 11 is VC, and the base-emitter voltage of the transistor 13 is VBE. The base current of the transistor 13 is IB, the resistance value of the resistor 12 is R,
When the capacitance of the capacitor 11 is C, IB = C dVc / dt-VBE / R = Cd (VAB-VBE) / dt-VBE / R = C dVAB / dt-C dVBE / dt-VBE / R transistor 13 Since VBE is constant due to the nature of the transistor while it is on, dVBE / dt = 0 ∴IB = C dVAB / dt-VBE / R VBE / R is so small that if ignoring it, IB will also be IB. It will be zero. When IB becomes zero, the first transistor 13 turns off, a current flows through the resistor 14 to the base of the second transistor 15, and the second transistor 15 turns on. Then, a base current flows through the third transistor 18, the third transistor 18 turns on, and the terminals A and C become conductive.

【0014】この様に図2−1のディレイ回路はVABの
電圧変化がゼロになる点を検出し、端子A−C間を非導
通状態から導通状態にする動作をするものである。一般
にスイッチ素子はタ−ンオン時のみならずタ−ンオフ時
にもノイズを発生するが、並列にキャパシタを付ける事
によって電圧の立ち上がりをゆるやかにすることにより
タ−ンオフノイズを低減できる。一般のコンバ−タでも
同様の事が言えるが、単にキャパシタを付けただけでは
タ−ンオフノイズが改善されるのと引き換えに、タ−ン
オン時のロスが増えてしまい現実的ではない。本発明の
回路では充分なキャパシタを付けてタ−ンオフノイズを
低減しつつ、キャパシタに蓄積されたエネルギ−を入力
電源に帰還する事によってタ−ンオンロスの増大を抑え
ているので、タ−ンオン時、タ−ンオフ時共ノイズを低
減する事ができ、全体として低ノイズのコンバ−タを実
現する事ができる。
As described above, the delay circuit shown in FIG. 2-1 detects the point where the voltage change of VAB becomes zero, and operates to bring the terminals A and C from the non-conducting state to the conducting state. Generally, the switch element generates noise not only at turn-on but also at turn-off, but the turn-off noise can be reduced by arranging a capacitor in parallel to slow the rise of voltage. The same thing can be said for a general converter, but the mere addition of a capacitor improves the turn-off noise, but at the cost of increasing the turn-on loss, it is not realistic. In the circuit of the present invention, while reducing the turn-off noise by attaching a sufficient capacitor, the increase in the turn-on loss is suppressed by returning the energy stored in the capacitor to the input power source. Noise can be reduced at the time of turn-off, and a low noise converter can be realized as a whole.

【0015】図2−2はディレイ回路の別の実施例であ
って30はキャパシタ、31は抵抗、32はトランジス
タである。本ディレイ回路は端子A−B間に印加される
電圧の微分値がゼロになる点を検出した後、端子A−B
間の電圧を端子C−B間に伝えるものである。本ディレ
イ回路のトランジスタの動作は図2−1のディレイ回路
の第1のトランジスタと全く同様で、端子A−B間の電
圧の微分値が正の間導通状態となり、これがゼロとなっ
た時非導通となる。トランジスタが導通すれば端子B−
C間の電圧はゼロとなって、図2のスイッチ素子は導通
せずトランジスタが非導通となれば端子A−B間の電圧
が端子C−B間に現われ、図2のスイッチ素子は導通す
る。この様に本ディレイ回路は図2−1のディレイ回路
と全く同じ動作をするものである。図2−1と図2−2
によるそれぞれの実施例を比較すると、図2−2と図2
−1との実施例を比べると、図2−2のものは部品点数
が約1/3と少ないメリットがあるが、一方図2−2ト
ランジスタ32の短絡によるロスが発生するデメリット
がある。従って、その目的に応じて適宜に使いわける必
要がある。
FIG. 2-2 shows another embodiment of the delay circuit, in which 30 is a capacitor, 31 is a resistor, and 32 is a transistor. This delay circuit detects the point where the differential value of the voltage applied between terminals A and B becomes zero, and then detects
The voltage between them is transmitted between terminals CB. The operation of the transistor of this delay circuit is exactly the same as that of the first transistor of the delay circuit of FIG. 2A. When the differential value of the voltage between the terminals A and B is positive, it is conductive, and when it becomes zero, It becomes conductive. If the transistor conducts, terminal B-
When the voltage between C becomes zero and the switch element of FIG. 2 does not conduct and the transistor becomes non-conductive, the voltage between terminals A and B appears between terminals CB and the switch element of FIG. 2 conducts. .. Thus, this delay circuit operates exactly the same as the delay circuit of FIG. 2-1 and 2-2
2-2 and FIG.
2-2 has a merit that the number of parts is about 1/3, which is small compared to the embodiment of FIG. 2B, but has a demerit that loss due to short circuit of the transistor 32 occurs in FIG. 2-2. Therefore, it is necessary to use them properly according to the purpose.

【0016】次に実際にどれだけのノイズ低減効果があ
るのかを、実験により得られたデ−タを基に説明する。
図8が実験で用いた回路図である。原理的には図2と同
じ回路である。入力電圧は216〜390VDC出力は
15V2ADCで、ディレイ回路8として図2−1の回
路を用いた。キャパシタ22を削除し、ディレイ回路を
短絡すると従来のリンギング・チョ−クコンバ−タ(R
CC)と同じ回路となる。従来のRCC回路と、キャパ
シタとディレイ回路を付加した状態とで入力帰還ノイズ
を比較する。実験パラメ−タとして、直流入力電圧39
0V、直流出力15V2Aとして、従来のRCCと、図8
に示す如くキャパシタ22(1000PF)を付加し、
さらにディレイ回路8を挿入した場合とで入力帰還ノイ
ズを比較すると、キャパシタを付加し、ディレイ回路を
挿入した場合には、周波数1MHZ−30MHZ帯域で、20
−30dBノイズが低減され、著しいノイズ低減効果が
あることがわかる。
Next, the actual noise reduction effect will be described based on data obtained by experiments.
FIG. 8 is a circuit diagram used in the experiment. In principle, the circuit is the same as in FIG. The input voltage is 216 to 390 VDC, the output is 15V2 ADC, and the circuit of FIG. 2-1 is used as the delay circuit 8. When the capacitor 22 is removed and the delay circuit is short-circuited, the conventional ringing choke converter (R
It becomes the same circuit as CC). Input feedback noise is compared between a conventional RCC circuit and a state in which a capacitor and a delay circuit are added. As an experimental parameter, the DC input voltage 39
0V, DC output 15V 2A, conventional RCC,
Add a capacitor 22 (1000PF) as shown in
Further, comparing the input feedback noise with the case where the delay circuit 8 is inserted, when a capacitor is added and the delay circuit is inserted, the frequency is 1 MHz to 30 MHz, and
It can be seen that -30 dB noise is reduced, and there is a remarkable noise reduction effect.

【0017】次にロスの低減効果を計算により求めてみ
る。入力電圧200VAC、出力100Wのコンバ−タ
を想定する。効率を80%とすると、総ロスは25Wと
なる。さて、図2のキャパシタ2を1000PF、周波
数を100KHZとすると、キャパシタ2を入力電圧を
持った状態で短絡する事によるロスは、 ロス=1/2CV2f =1/2×1000×10-12×(√2×200)2×100×10-3 =4W ここで、 C:キャパシタの容量 V:キャパシタに印加される電圧 f:周波数 このロスを低減できるのであるから、総ロスの16%を
低減する事が可能になる計算になる。この時の効率は8
2.6%で2.6%上昇する。また、従来のRCCでは、
軽負荷時周波数が上がる為にスイッチ素子のロスが増加
して温度が上昇するという問題があった。これを解決す
る為に出力にダミ−抵抗を付けて周波数が上がるのを抑
えると、ダミ−抵抗のロスで全体の効率が下がってしま
う。図2の回路では元々スイッチ素子のロスは低減され
ている為この様な問題はなく、この点からも高効率化に
寄与する。
Next, the loss reducing effect will be calculated. A converter with an input voltage of 200 VAC and an output of 100 W is assumed. If the efficiency is 80%, the total loss is 25W. Now, assuming that the capacitor 2 in FIG. 2 is 1000 PF and the frequency is 100 KHz, the loss due to short-circuiting the capacitor 2 with the input voltage is: loss = 1/2 CV2f = 1/2 × 1000 × 10-12 × ( √2 × 200) 2 × 100 × 10 -3 = 4W where C: capacitance of the capacitor V: voltage applied to the capacitor f: frequency Since this loss can be reduced, 16% of the total loss is reduced. It becomes a calculation that makes things possible. The efficiency at this time is 8
It will rise 2.6% at 2.6%. Moreover, in the conventional RCC,
There is a problem that the loss of the switch element increases and the temperature rises because the frequency increases at light load. In order to solve this, if a dummy resistor is attached to the output to suppress the frequency from rising, the loss of the dummy resistor will reduce the overall efficiency. Since the loss of the switch element is originally reduced in the circuit of FIG. 2, there is no such problem, and this point also contributes to high efficiency.

【0018】[0018]

【発明の効果】スイッチング電源装置の制御回路にディ
レイ回路を付加する事によってタ−ンオン時のノイズを
低減し、スイッチ素子に並列にキャパシタを接続する事
でタ−ンオフ時のノイズを低減できるので、本発明は小
形且つ低ノイズの電源が強く要求される通信機器用、E
DP用そしてOA機器用の電源としての使用が有効であ
る。
The noise at turn-on can be reduced by adding a delay circuit to the control circuit of the switching power supply device, and the noise at turn-off can be reduced by connecting a capacitor in parallel with the switch element. The present invention is for communication equipment that requires a small and low noise power source, E
Use as a power source for DP and OA equipment is effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のフライバックコンバ−タの回路例1 is a circuit example of a conventional flyback converter.

【図2】本発明の一実施例FIG. 2 shows an embodiment of the present invention

【図2−1】ディレイ回路の一実施例[Fig. 2-1] One example of a delay circuit

【図2−2】ディレイ回路の別の一実施例FIG. 2-2 is another embodiment of the delay circuit.

【図3】従来のフライバックコンバ−タ(図1)の動作
波形
FIG. 3 is an operation waveform of a conventional flyback converter (FIG. 1)

【図4】本発明の一実施例(図2)の動作波形FIG. 4 is an operation waveform of one embodiment (FIG. 2) of the present invention.

【図5】nVo>Vin時のVDSの波形[Fig. 5] Waveform of VDS when nVo> Vin

【図6】図2に係る時刻t1−t2間における等価回路FIG. 6 is an equivalent circuit between times t1 and t2 according to FIG.

【図7】図2に係るスイッチ素子4のタ−ンオンを遅ら
せた場合のVDS波形
7 is a VDS waveform when the turn-on of the switch element 4 according to FIG. 2 is delayed.

【図8】本発明の効果を確認するために実験で使用した
回路
FIG. 8 is a circuit used in an experiment for confirming the effect of the present invention.

【符号の説明】[Explanation of symbols]

1 直流電源 2 キャパシタ 3 ダイオ−ド 4 スイッチ素子 5 変換トランス 5−1 変換トランスの1次巻線 5−2 変換トランスの2次巻線 5−3 変換トランスの3次巻線 6 ダイオ−ド 7 キャパシタ 8 ディレイ回路 11 キャパシタ 12 抵抗 13 第1のトランジスタ 14 抵抗 15 第2のトランジスタ 16 抵抗 17 抵抗 18 第3のトランジスタ 19 ダイオ−ド 21 直流電源 22 キャパシタ 23 ダイオ−ド 24 トランジスタ 25 変換トランス 26 ダイオ−ド 27 キャパシタ 30 キャパシタ 31 抵抗 32 トランジスタ Vin 直流入力 Vo 直流出力 A 端子 B 端子 C 端子 DESCRIPTION OF SYMBOLS 1 DC power supply 2 Capacitor 3 Diode 4 Switching element 5 Conversion transformer 5-1 Primary winding of conversion transformer 5-2 Secondary winding of conversion transformer 5-3 Tertiary winding of conversion transformer 6 Diode 7 Capacitor 8 Delay circuit 11 Capacitor 12 Resistor 13 First transistor 14 Resistor 15 Second transistor 16 Resistor 17 Resistor 18 Third transistor 19 Diode 21 DC power supply 22 Capacitor 23 Diode 24 Transistor 25 Conversion transformer 26 Diode Do 27 Capacitor 30 Capacitor 31 Resistor 32 Transistor Vin DC input Vo DC output A terminal B terminal C terminal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 直流電源に変換トランスの1次巻線とス
イッチ素子を直列に接続し、かつ前記スイッチ素子と並
列にダイオ−ド及びキャパシタを接続し、前記変換トラ
ンスの2次巻線には整流平滑回路を接続して直流出力を
得るようにしたコンバ−タにおいて、前記変換トランス
の3次巻線と、前記スイッチ素子のゲ−ト端子の間にデ
ィレイ回路を設ける事により、前記スイッチ素子と並列
に接続されたキャパシタに蓄積されたエネルギ−の一部
または全部を前記直流電源に帰還させる事を特徴とする
スイッチング電源装置。
1. A primary winding of a conversion transformer and a switch element are connected in series to a DC power source, and a diode and a capacitor are connected in parallel with the switch element, and a secondary winding of the conversion transformer is connected. A converter in which a rectifying / smoothing circuit is connected to obtain a direct current output, by providing a delay circuit between the tertiary winding of the conversion transformer and the gate terminal of the switching element, the switching element A switching power supply device, wherein a part or all of the energy stored in a capacitor connected in parallel with the DC power supply is fed back to the DC power supply.
【請求項2】 請求項1において、スイッチ素子と並列
に接続されるダイオ−ドの代わりに、スイッチ素子に寄
生的に存在する寄生ダイオ−ドを用いる事を特徴とする
スイッチング電源装置。
2. The switching power supply device according to claim 1, wherein a parasitic diode existing parasitically on the switch element is used instead of the diode connected in parallel with the switch element.
【請求項3】 請求項1において、スイッチ素子と並列
に接続されるキャパシタの代わりにスイッチ素子に寄生
的に存在する寄生容量を用いるか、或いは前記1次巻線
に並列にキャパシタを接続するか、或いは前記キャパシ
タを任意に併用する事を特徴とするスイッチング電源装
置。
3. The method according to claim 1, wherein the parasitic capacitance parasitically present in the switch element is used instead of the capacitor connected in parallel with the switch element, or the capacitor is connected in parallel with the primary winding. Alternatively, a switching power supply device characterized in that the capacitor is optionally used together.
JP35034691A 1991-12-09 1991-12-09 Switching power unit Pending JPH05168234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35034691A JPH05168234A (en) 1991-12-09 1991-12-09 Switching power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35034691A JPH05168234A (en) 1991-12-09 1991-12-09 Switching power unit

Publications (1)

Publication Number Publication Date
JPH05168234A true JPH05168234A (en) 1993-07-02

Family

ID=18409867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35034691A Pending JPH05168234A (en) 1991-12-09 1991-12-09 Switching power unit

Country Status (1)

Country Link
JP (1) JPH05168234A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043350A (en) * 2002-11-18 2004-05-24 현대모비스 주식회사 Audio system of vehicle
US8077488B2 (en) 2007-10-17 2011-12-13 Kawasaki Microelectronics, Inc. Switching-type power-supply unit and a method of switching in power-supply unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040043350A (en) * 2002-11-18 2004-05-24 현대모비스 주식회사 Audio system of vehicle
US8077488B2 (en) 2007-10-17 2011-12-13 Kawasaki Microelectronics, Inc. Switching-type power-supply unit and a method of switching in power-supply unit

Similar Documents

Publication Publication Date Title
US6587358B1 (en) Switching power supply circuit
KR100297340B1 (en) Asymmetry flyback converter
US6295211B1 (en) Switching power supply unit having delay circuit for reducing switching frequency
US7095630B2 (en) Capacitively coupled power supply
JP2004536543A (en) Isolated drive circuit used in switch mode power converter
EP0712546A1 (en) Pulse width modulated dc-to-dc boost converter
US9912241B2 (en) System and method for a cascode switch
JPH11235029A (en) Switching power supply
KR102116705B1 (en) Converter and driving method thereof
JPH04210775A (en) Switching power supply
US11923758B2 (en) Power conversion circuit with a transformer
US6282103B1 (en) Switching power supply using an inductor device to prevent harmonic current generation
KR102652342B1 (en) High performance two stage power converter with enhanced light load management
EP0058399A2 (en) High frequency switching circuit
US6038144A (en) DC-DC converter
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
JPH05168234A (en) Switching power unit
US20090059624A1 (en) DC to DC converter
KR0149668B1 (en) Amplifier drive circuit for inductive loads
JP2001008447A (en) Snubber circuit and switching power supply device employing the snubber circuit
JPH10136647A (en) Power circuit
US20230308020A1 (en) Boost converter
JP2001119934A (en) Switching power supply
KR100213671B1 (en) A reducing ripple current circuit for dc/dc converter
JPH04308461A (en) Dc-dc converter